JPH04336530A - 液晶ディスプレイ - Google Patents

液晶ディスプレイ

Info

Publication number
JPH04336530A
JPH04336530A JP3107909A JP10790991A JPH04336530A JP H04336530 A JPH04336530 A JP H04336530A JP 3107909 A JP3107909 A JP 3107909A JP 10790991 A JP10790991 A JP 10790991A JP H04336530 A JPH04336530 A JP H04336530A
Authority
JP
Japan
Prior art keywords
storage capacitor
liquid crystal
crystal display
dielectric film
transparent pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3107909A
Other languages
English (en)
Other versions
JP2827570B2 (ja
Inventor
Yoshinori Numano
沼野 良典
Masahiro Hayama
羽山 昌宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10790991A priority Critical patent/JP2827570B2/ja
Publication of JPH04336530A publication Critical patent/JPH04336530A/ja
Application granted granted Critical
Publication of JP2827570B2 publication Critical patent/JP2827570B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタをス
イッチング素子とする液晶ディスプレイに関わるもので
、開口率を低下させることなく、大きな保持容量を得ら
れる構造を有する液晶ディスプレイに関するものである
。
【0002】
【従来の技術】図11は、従来公知の非晶質珪素(アモ
ルファスSi)薄膜トランジスタをスイッチング素子と
する液晶ディスプレイにおいて、各画素毎に保持容量を
付加したことに関する従来技術の一例の1画素の断面図
である(特開平1−140129号公報参照)。図11
において、201はガラス基板、202a,202bは
ゲート配線、203はゲート絶縁膜、204,205は
アモルファスSii層およびアモルファスSin層、2
06は透明画素電極、207はデータ線、208は保持
容量下部電極、209はトランジスタの保護膜である。 従来の薄膜トランジスタTFTをスイッチング素子とす
る液晶ディスプレイでは、上記のように透明画素電極2
06と対向して保持容量下部電極208を形成し、その
間にゲート絶縁膜203を挟んで保持容量Cを構成して
いる。
【0003】上記した薄膜トランジスタTFTをスイッ
チング素子とする液晶ディスプレイにおいて、保持容量
Cを付加することにより、液晶の放電や薄膜トランジス
タTFTのオフ電流に起因する保持特性の低下を補い、
また、薄膜トランジスタTFTの寄生容量を介した液晶
への直流成分印加に起因する残像,焼き付きやフリッカ
などの画質低下を防止できる。
【0004】
【発明が解決しようとする課題】上記の画質低下を防止
するためには、画素部の液晶容量の3倍から4倍の保持
容量Cを付加しなければならないことがわかっている。 例えば、画素面積240μm×140μmの画素に、液
晶の画素部の容量の4倍の保持容量Cを付加するとする
と、1.7pFの保持容量Cが必要となる。保持容量C
を構成する誘電体膜(ゲート絶縁膜203)に窒化珪素
を用い、窒化珪素の誘電率7.0,膜厚を0.3μmと
すると、保持容量Cの面積は、90μm×90μm必要
となり、これは画素面積の24%に相当する。このよう
な大面積の保持容量Cを1画素内に作ると開口率が低下
し、薄膜トランジスタTFTをスイッチング素子とする
液晶ディスプレイの輝度が低下する。
【0005】従来の保持容量Cを付加した薄膜トランジ
スタTFTをスイッチング素子とする液晶ディスプレイ
は、図11のようにゲート絶縁膜203が保持容量Cの
誘電体膜を兼ねている。また、保持容量Cを構成する誘
電体膜が保持容量下部電極208を覆うように形成され
ている。従来の保持容量Cを付加した薄膜トランジスタ
TFTをスイッチング素子とする液晶ディスプレイは、
以上のような構造となっているため、保持容量Cを構成
する誘電体膜によって、保持容量下部電極208と透明
画素電極206を完全に絶縁する必要があり、保持容量
Cを構成する誘電体膜を薄膜化できない。このため、保
持容量Cを大きくするには保持容量Cの面積を大きくし
なければならず、1画素の開口率が低下し、透過光が減
少するため液晶ディスプレイの輝度が低下する。さらに
、ハイビジョンTVなどの高解像度を要求されるディス
プレイに対応するためには画素面積を小さくしなければ
ならず、従来の構造では必要な容量値をもつ保持容量C
を1画素内に形成することができない。
【0006】本発明は、上記のような問題点を解決し、
開口率を低下させることなく、大きな保持容量を得られ
る液晶ディスプレイを提供することを目的とする。
【0007】
【課題を解決するための手段】本発明の液晶ディスプレ
イは、保持容量を構成する誘電体膜と、保持容量下部電
極と透明画素電極を絶縁するための誘電体膜を異なる工
程で形成し、保持容量を構成する誘電体膜を任意の薄い
膜厚で形成できるようにしたものである。そして、保持
容量を構成する誘電体膜は、窒化珪素,二酸化珪素,酸
化タンタル,酸化アルミニウム,酸化クロムのいずれか
単層、あるいはこれらを積層したものを用いることがで
きる。さらに、半導体素子として多結晶珪素を用いるこ
とができ、また、保持容量下部電極をゲート線と共通化
してもよい。
【0008】
【作用】本発明において、保持容量を構成する誘電体膜
と、保持容量下部電極と透明画素電極を絶縁する誘電体
膜を異なる工程で形成するため、保持容量を構成する誘
電体膜を任意の膜厚で形成でき、保持容量を構成する誘
電体膜を薄くすることができる。これにより、保持容量
の専有面積を大きくしなくても保持容量を大きくするこ
とが可能となるため、薄膜トランジスタをスイッチング
素子とする液晶ディスプレイの開口率が大きくなり、高
輝度が得られる。
【0009】また、最適の保持容量を選べるため、残像
,焼き付きやフリッカのない高画質の薄膜トランジスタ
をスイッチング素子とする液晶ディスプレイが得られる
。さらに、ハイビジョンTVなどの高解像度を要求され
るディスプレイに対応するために1画素の面積を小さく
しても所望の保持容量を形成できる。また、大容量の保
持容量が作成できるため、比抵抗が1010Ω・cm以
下の液晶材料でも使用できる。そして、窒化珪素,二酸
化珪素,酸化タンタル,酸化アルミニウム,酸化クロム
等の誘電体膜を用いたことにより、液晶ディスプレイを
構成する他の膜との選択エッチング性が十分な絶縁体が
得られる。また、多結晶珪素を半導体素子に用いること
により、高精細,高密度液晶ディスプレイにおいて、高
移動度で微細加工ができる。さらに、保持容量下部電極
をゲート線と共通化したことにより、配線の交差個所が
減少し、配線短絡確率が下がる。
【0010】
【実施例】以下、本発明の一実施例を図について説明す
る。 (実施例1)図1は本発明の実施例1の1画素の断面を
示すもので、図2のAーA′線による断面図、図2はそ
の模式的平面図である。以下、実施例1の製造方法につ
いて説明する。はじめに、透明基板1を洗浄後、ゲート
電極2、例えばクロミニウム(Cr)をスパッタ法によ
り形成する。この時、同時に次段のゲート電極2を画素
内にのばして保持容量下部電極10を形成する。次に保
持容量Cを構成する誘電体膜3、例えば二酸化珪素(S
iO2 )をPCVD法により形成する。次いで、ゲー
ト絶縁膜4、例えば窒化珪素(Si3 N4 )、半導
体膜5、例えばアモルファスSi、チャネル保護膜6、
例えば窒化珪素(Si3 N4 )をPCVD法により
100Å〜3000Åの厚さで連続成膜した後、保持容
量下部電極10の端面を絶縁する部分にゲート絶縁膜4
を残して除去し、さらに、トランジスタとなる部分を残
して半導体膜5、チャネル絶縁膜6を除去する。次に、
透明画素電極8、例えばITO(Indium Tin
 Oxide)を形成する。ソース・ドレイン電極9と
オーミックコンタクトを取るために、半導体膜5上のチ
ャネル保護膜6の一部を除去し、その上に不純物をドー
プした半導体膜7、例えばリンをドープしたアモルファ
スSiを形成する。さらに、ソース・ドレイン電極9、
例えばアルミニウム(Al)を形成し、本発明の実施例
1の構造が完成する。
【0011】上記のように構成される保持容量Cを付加
した薄膜トランジスタTFTをスイッチング素子とする
液晶ディスプレイにおいては、保持容量下部電極10の
端面と透明画素電極8との絶縁をゲート絶縁膜4で行う
ため、保持容量Cを構成する誘電体膜3を任意の膜厚で
形成できる。このため、保持容量Cの専有面積を大きく
せずに、保持容量値を大きくすることが可能となる。ま
た、絶縁破壊の主な原因は断差部での電界集中であるが
、断差部を保持容量Cを形成する誘電体膜3とは別のゲ
ート絶縁膜4で絶縁するので、絶縁破壊の確率は低くな
る。
【0012】(実施例2)図3は本発明の実施例2の1
画素の断面図である。実施例1において、ソース・ドレ
イン電極9を形成した後に透明画素電極8の形成を行う
以外は実施例1と同じである。このような構成でも効果
は実施例1と同等である。
【0013】(実施例3)図4は本発明の実施例3の1
画素の断面を示すもので、図5のA−A′線による断面
図、図5はその模式的平面図を示す。実施例1と製造方
法,順序は同じであるが、保持容量下部電極10を次段
(i+1)のゲート電極2とは別に形成する。このよう
な構成でも効果は実施例1と同等である。
【0014】(実施例4)図6は本発明の実施例4の1
画素の断面図である。実施例1から実施例3までとは薄
膜トランジスタTFTの構造が異なる。はじめに、透明
基板1を洗浄後、ゲート電極2、例えばCrをスパッタ
法により形成する。この時、同時に次段のゲート電極2
を画素内にのばして保持容量下部電極10を形成する。 次に、保持容量Cを構成する誘電体膜3、例えば二酸化
珪素(SiO2 )をPCVD法により形成する。次い
で、ゲート絶縁膜4、例えば窒化珪素(Si3 N4 
)、半導体膜5、例えばアモルファスSi、不純物をド
ープした半導体膜7、例えば燐をドープしたアモルファ
スSiをPCVD法で連続成膜した後、保持容量下部電
極10の端面を絶縁する部分にゲート絶縁膜4を残して
除去し、さらにトランジスタとなる部分を残して半導体
膜5、不純物をドープした半導体膜7を除去する。次に
、透明画素電極8、例えばITOを形成する。ソース・
ドレイン電極9、例えばAlを形成し、チャネル部分の
不要な不純物をドープした半導体膜7を除去し、実施例
4の構造が完成する。このような薄膜トランジスタTF
Tの構造でも本発明の効果が得られる。また、実施例2
と同様に、透明画素電極8とソース・ドレイン電極9の
形成順序を変えた構造でも本発明の効果が得られる。
【0015】(実施例5)図7は本発明の実施例5の1
画素の断面を示すもので、第8図のA−A′線による断
面図、図8はその模式的平面図である。この実施例は薄
膜トランジスタTFTの半導体膜として多結晶質珪素を
用いた場合の製造方法である。はじめに、透明基板10
1を洗浄後、多結晶Si105を、例えばLPCVD法
により形成する。次に、ゲート絶縁膜104、例えば二
酸化珪素(SiO2 )を、例えば熱酸化法により形成
する。次に、ゲート電極102、例えば不純物をドープ
した多結晶Si膜を、例えばLPCVD法により形成す
る。この時、同時に保持容量下部電極110を形成する
。ゲート電極102をマスクとして、例えばイオン注入
法により多結晶Si105に不純物を拡散させ、ソース
・ドレイン領域107を形成する。多結晶Si105、
ソース・ドレイン領域107上以外のゲート絶縁膜10
4を除去した後、保持容量Cを構成する誘電体膜103
、例えば二酸化珪素(SiO2 )を形成し、端面保護
膜106、例えば窒化珪素(Si3 N4 )を形成す
る。透明画素電極108、例えば窒化珪素ITOを形成
した後、ソース・ドレイン電極109とコンタクトする
部分のゲート絶縁膜104を除去し、ソース・ドレイン
電極109、例えばAlを形成し、実施例5の構造が完
成する。
【0016】(実施例6)図9は本発明の実施例6の1
画素の断面を示すもので、図10のA−A′線による断
面図、図10はその模式的平面図を示す。実施例5と製
造方法,順序は同じであるが、保持容量下部電極10を
次段のゲート電極とは別に形成する。このような構成で
も他の実施例と同等である。
【0017】なお、上記実施例では、保持容量Cを構成
する誘電体膜3,103は二酸化珪素を用いたが、窒化
珪素を用いてもよい。また、タンタル(Ta),Al,
Crなどの金属の酸化膜を用いても同様の効果が得られ
る。さらに、これらの膜を多層に積層したものでもよい
。また、ソース・ドレイン電極9,109としてAlを
用いたが、Cr,チタニウム(Ti),Ta,Al−銅
(Cu)合金,Al−Si−Cu合金,あるいはこれら
を積層したものでもよい。さらに、透明画素電極8,1
08としてITOを用いたが、酸化錫,酸化インジュウ
ムを用いてもよい。
【0018】本発明の実施例1から実施例4では、ゲー
ト電極2としてCrを用いたが、Al,チタニウム(T
i),Ta,Al−Cu合金,Al−Si−Cu合金,
あるいはこれらを積層したものでもよい。また、実施例
5,実施例6ではゲート電極102として不純物をドー
プした多結晶Siを用いたが、Cr,Al,Ti,Ta
,Al−Cu合金、Al−Si−Cu合金,あるいはこ
れらを積層したものでもよい。
【0019】さらに、実施例1から実施例4は、ゲート
絶縁膜4として窒化珪素を用いたが、二酸化珪素を用い
てもよい。また、Ta,Al,Crなどの酸化膜を用い
ても同様の効果が得られる。さらに、これらの膜を多層
に積層したものでもよい。また、実施例5,実施例6で
は、ゲート酸化膜104として二酸化珪素を熱酸化法に
より形成したが、二酸化珪素,窒化珪素をPCVD法あ
るいはスパッタ法により形成してもよい。
【0020】さらに、本発明の実施例では、保持容量C
を構成する誘電体膜3,103を保持容量下部電極10
,110よりも内側の範囲に形成した例を示したが、保
持容量下部電極10,110よりも大きくしても、ある
いは半導体素子の一部を構成するようにしても効果は変
わらない。さらに、保持容量下部電極10,110の端
面と透明画素電極8,108の絶縁を、ゲート絶縁膜4
,104で兼ねた例を示したが、その他の絶縁膜で行っ
ても本発明の効果が得られる。
【0021】
【発明の効果】以上のように本発明は、保持容量を構成
する誘電体膜と、保持容量下部電極と透明画素電極を絶
縁する誘電体膜を異なる工程で形成するため、保持容量
を構成する誘電体膜を任意の膜厚で形成でき、保持容量
の専有面積を大きくしなくても保持容量値を大きくする
ことが可能となるため、薄膜トランジスタをスイッチン
グ素子とする液晶ディスプレイの開口率が大きくなり高
輝度が得られる。
【0022】また、最適の保持容量値を選べるため、残
像,焼き付きやフリッカのない高画質の薄膜トランジス
タをスイッチング素子とする液晶ディスプレイが得られ
る。さらに、ハイビジョンTVなどの高解像度を要求さ
れるディスプレイに対応するために1画素の面積を小さ
くしても所望の保持容量を形成できる。
【0023】さらに、大容量の保持容量が作成できるた
め、比抵抗が1010Ω・cm以下の液晶材料を使用で
きる。
【0024】また、保持容量を構成する誘電体膜が、窒
化珪素,二酸化珪素,酸化タンタル,酸化アルミニウム
,酸化クロム等を用いたので、液晶ディスプレイを構成
する他の膜との選択エッチング性が十分な絶縁体を得る
ことができる。さらに、半導体素子に多結晶質珪素を用
いたので、高移動度で微細な加工を施すことができる。 また、保持容量下部電極をゲート電極と共通化したこと
により、配線の交差個所が減少し、配線短絡確率が下が
り、歩留りの向上がはかれる。
【図面の簡単な説明】
【図1】本発明の実施例1を示す1画素の断面図である
。
【図2】本発明の実施例1を示す1画素の平面図である
。
【図3】本発明の実施例2を示す1画素の断面図である
。
【図4】本発明の実施例3を示す1画素の断面図である
。
【図5】本発明の実施例3を示す1画素の平面図である
。
【図6】本発明の実施例4を示す1画素の断面図である
。
【図7】本発明の実施例5を示す1画素の断面図である
。
【図8】本発明の実施例5を示す1画素の平面図である
。
【図9】本発明の実施例6を示す1画素の断面図である
。
【図10】本発明の実施例6を示す1画素の平面図であ
る。
【図11】薄膜トランジスタをスイッチング素子とする
液晶ディスプレイにおいて、各画素毎に保持容量を付加
したことに関する従来技術の1画素の断面図である。
【符号の説明】
1    透明基板 2    ゲート電極 3    保持容量を構成する誘電体膜4    ゲー
ト絶縁膜 5    半導体膜 6    チャネル保護膜 7    不純物をドープした半導体膜8    透明
画素電極 9    ソース・ドレイン電極 10  保持容量下部電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】複数本のゲート線とこれと交差する複数本
    のデータ線を有し、前記ゲート線と前記データ線の各交
    点に、透明画素電極およびこの透明画素電極に接続され
    る半導体素子を有し、かつ前記透明画素電極およびこの
    透明画素電極と対向する保持容量下部電極で誘電体膜を
    挟んで形成される電荷の保持容量を有する第1の基板と
    、基板面に表示電極を有する第2の基板とを対向してそ
    の間に液晶を挟持してなる液晶ディスプレイにおいて、
    前記保持容量を構成する誘電体膜を形成する工程とは異
    なる工程で、前記透明画素電極と対向する保持容量下部
    電極の端面と前記透明画素電極を絶縁する誘電体膜を前
    記保持容量を構成する誘電体膜より厚く形成したことを
    特徴とする液晶ディスプレイ。
  2. 【請求項2】保持容量を構成する誘電体膜が、窒化珪素
    ,二酸化珪素,酸化タンタル,酸化アルミニウム,酸化
    クロムのいずれか単層、あるいはこれらを積層した構造
    であることを特徴とする請求項1記載の液晶ディスプレ
    イ。
  3. 【請求項3】第1の基板上に形成される半導体素子が、
    多結晶質珪素からなることを特徴とする請求項1記載の
    液晶ディスプレイ。
  4. 【請求項4】透明画素電極と対向する保持容量下部電極
    を、ゲート線と共通としたことを特徴とする請求項1記
    載の液晶ディスプレイ。
JP10790991A 1991-05-14 1991-05-14 液晶ディスプレイ Expired - Lifetime JP2827570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10790991A JP2827570B2 (ja) 1991-05-14 1991-05-14 液晶ディスプレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10790991A JP2827570B2 (ja) 1991-05-14 1991-05-14 液晶ディスプレイ

Publications (2)

Publication Number Publication Date
JPH04336530A true JPH04336530A (ja) 1992-11-24
JP2827570B2 JP2827570B2 (ja) 1998-11-25

Family

ID=14471132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10790991A Expired - Lifetime JP2827570B2 (ja) 1991-05-14 1991-05-14 液晶ディスプレイ

Country Status (1)

Country Link
JP (1) JP2827570B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001281690A (ja) * 2000-03-31 2001-10-10 Fujitsu Ltd 液晶表示装置及びその修復方法
JP2002122881A (ja) * 2000-10-13 2002-04-26 Nec Corp 液晶表示装置及びその製造方法
JP2003098549A (ja) * 2001-09-26 2003-04-03 Semiconductor Energy Lab Co Ltd 半導体装置
JP2006276118A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
KR100696490B1 (ko) * 2005-02-03 2007-03-19 삼성에스디아이 주식회사 평판 디스플레이 장치 및 그 제조방법
JP2007108513A (ja) * 2005-10-14 2007-04-26 Koninkl Philips Electronics Nv 液晶表示装置およびその製造方法
US7294905B2 (en) 2001-07-12 2007-11-13 Hitachi, Ltd. Thin film capacitor and electronic circuit component
JP2008151826A (ja) * 2006-12-14 2008-07-03 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP2008225514A (ja) * 2005-09-13 2008-09-25 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
KR100869736B1 (ko) * 2001-12-29 2008-11-21 엘지디스플레이 주식회사 액정표시소자 및 그의 제조방법
US7573538B2 (en) 2006-12-04 2009-08-11 Epson Imaging Devices Corporation Liquid crystal display device and method for manufacturing the same
JP2011242786A (ja) * 2011-06-27 2011-12-01 Semiconductor Energy Lab Co Ltd 表示装置及びプロジェクター
JP2012113327A (ja) * 2001-09-26 2012-06-14 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法と液晶表示装置
CN103594457A (zh) * 2013-11-08 2014-02-19 溧阳市江大技术转移中心有限公司 一种透明电容

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4301259B2 (ja) 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001281690A (ja) * 2000-03-31 2001-10-10 Fujitsu Ltd 液晶表示装置及びその修復方法
JP2002122881A (ja) * 2000-10-13 2002-04-26 Nec Corp 液晶表示装置及びその製造方法
US7294905B2 (en) 2001-07-12 2007-11-13 Hitachi, Ltd. Thin film capacitor and electronic circuit component
JP2003098549A (ja) * 2001-09-26 2003-04-03 Semiconductor Energy Lab Co Ltd 半導体装置
US8502231B2 (en) 2001-09-26 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012113327A (ja) * 2001-09-26 2012-06-14 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法と液晶表示装置
US8183569B2 (en) 2001-09-26 2012-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100869736B1 (ko) * 2001-12-29 2008-11-21 엘지디스플레이 주식회사 액정표시소자 및 그의 제조방법
KR100696490B1 (ko) * 2005-02-03 2007-03-19 삼성에스디아이 주식회사 평판 디스플레이 장치 및 그 제조방법
JP2006276118A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2008225514A (ja) * 2005-09-13 2008-09-25 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP2007108513A (ja) * 2005-10-14 2007-04-26 Koninkl Philips Electronics Nv 液晶表示装置およびその製造方法
US7573538B2 (en) 2006-12-04 2009-08-11 Epson Imaging Devices Corporation Liquid crystal display device and method for manufacturing the same
JP2008151826A (ja) * 2006-12-14 2008-07-03 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP2011242786A (ja) * 2011-06-27 2011-12-01 Semiconductor Energy Lab Co Ltd 表示装置及びプロジェクター
CN103594457A (zh) * 2013-11-08 2014-02-19 溧阳市江大技术转移中心有限公司 一种透明电容

Also Published As

Publication number Publication date
JP2827570B2 (ja) 1998-11-25

Similar Documents

Publication Publication Date Title
US7259035B2 (en) Methods of forming thin-film transistor display devices
JPH07321328A (ja) 薄膜トランジスタ駆動液晶表示装置およびその製法
JP2001013518A (ja) 液晶表示装置およびその製造方法
JPH10319431A (ja) 薄膜トランジスタアレイ基板
JP2827570B2 (ja) 液晶ディスプレイ
CN101320181A (zh) 显示装置及其制造方法
US5670795A (en) Thin-film transistor array for display
EP0721214B1 (en) Circuitry with gate line crossing semiconductor line at two or more channels
JPH10153793A (ja) 液晶表示装置
JP3423380B2 (ja) 液晶表示装置
JP2906470B2 (ja) アクティブマトリックス基板
JPH0358019A (ja) 液晶表示装置
JPH11119240A (ja) アクティブマトリクス基板とこれを用いた液晶表示装置
JP2001021920A (ja) 薄膜トランジスタ基板および液晶表示装置
JP4370810B2 (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
US8059221B2 (en) Liquid crystal display and manufacturing method of the same
JPS6112271B2 (ja)
JP2001092377A (ja) 半導体装置及び表示装置
JPH052189A (ja) 液晶表示装置
JPH04240824A (ja) 液晶表示装置用アレイ基板
JPH04280228A (ja) 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法
JP2838792B2 (ja) 液晶表示器の製造方法
JPH06120503A (ja) 薄膜トランジスタとその製造方法
JPH05323378A (ja) 液晶表示装置用アレイ基板
JPH09197436A (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070918

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100918

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110918

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110918

Year of fee payment: 13