JPH0216107B2 - - Google Patents
Info
- Publication number
- JPH0216107B2 JPH0216107B2 JP19207183A JP19207183A JPH0216107B2 JP H0216107 B2 JPH0216107 B2 JP H0216107B2 JP 19207183 A JP19207183 A JP 19207183A JP 19207183 A JP19207183 A JP 19207183A JP H0216107 B2 JPH0216107 B2 JP H0216107B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- multiphase
- pulse width
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
発明の分野
本発明は高周波スイツチング手段により入力電
流波形を改善し得る多相整流器の制御方法、特に
最大パルス幅制限方法に関する。
流波形を改善し得る多相整流器の制御方法、特に
最大パルス幅制限方法に関する。
従来の技術
一般に高周波スイツチング方式による電力変換
器の制御には、トランスの磁気飽和及び制御過剰
応答を防止するために、スイツチング手段の導通
パルス幅に対し最大パルス幅制限を設けている。
従来、この様な制限要素として適当な固定された
値、又は入力電圧の瞬時値、若しくは平均値或は
整流平滑化電圧に反比例する値が用いられてい
る。しかし、特願昭57−173645号、特願昭57−
173646号、特願昭57−173647号に係る発明の様に
入力電流波形を改善し得る多相整流方式の場合、
前述の様な従来の制限要素を用いて最大パルス幅
制限を行うと、過渡時における電流波形の改善な
どに対して効果が失われてしまうという欠点があ
つた。
器の制御には、トランスの磁気飽和及び制御過剰
応答を防止するために、スイツチング手段の導通
パルス幅に対し最大パルス幅制限を設けている。
従来、この様な制限要素として適当な固定された
値、又は入力電圧の瞬時値、若しくは平均値或は
整流平滑化電圧に反比例する値が用いられてい
る。しかし、特願昭57−173645号、特願昭57−
173646号、特願昭57−173647号に係る発明の様に
入力電流波形を改善し得る多相整流方式の場合、
前述の様な従来の制限要素を用いて最大パルス幅
制限を行うと、過渡時における電流波形の改善な
どに対して効果が失われてしまうという欠点があ
つた。
本発明の目的
本発明は、多相交流入力の各相における入力瞬
時電圧とそれらの２乗の総和に等しい値とを用い
て、高周波スイツチング方式の多相整流装置の改
善された最大パルス幅制限方法などを得ることを
目的としている。
時電圧とそれらの２乗の総和に等しい値とを用い
て、高周波スイツチング方式の多相整流装置の改
善された最大パルス幅制限方法などを得ることを
目的としている。
本発明の詳細な説明
先ず本発明の一実施例を説明する前にこの発明
に係る制御方法が適用される多相整流装置の一例
を第１図及び第２図により説明する。この多相整
流装置のパルス幅制御方法は、対称の多相交流及
び２相３線式の入力側とその一定負荷を有する
DC出力側においてはエネルギの流れの瞬時値が
一定になるという知見に基づき、多相交流入力電
流が正弦波状の波形で流れる様に各スイツチング
素子の導通期間を特定の方法で制御することによ
り、多相交流入力電流の高調波成分を低減し、且
つリツプル分の小さい一定の直流出力を得ること
が出来ることを特徴としている。
に係る制御方法が適用される多相整流装置の一例
を第１図及び第２図により説明する。この多相整
流装置のパルス幅制御方法は、対称の多相交流及
び２相３線式の入力側とその一定負荷を有する
DC出力側においてはエネルギの流れの瞬時値が
一定になるという知見に基づき、多相交流入力電
流が正弦波状の波形で流れる様に各スイツチング
素子の導通期間を特定の方法で制御することによ
り、多相交流入力電流の高調波成分を低減し、且
つリツプル分の小さい一定の直流出力を得ること
が出来ることを特徴としている。
第１図に示す整流装置の主回路は３相交流入力
の各相Ｕ，Ｖ，Ｗの各ラインに直列接続されたイ
ンダクタLu，Lv，Lw、相間に接続されたコンデ
ンサCu，Cv，Cw、単相全波整流器Ｄとコンデン
サC1′とよりなる同一構成の整流回路Rec１，Rec
２，Rec３、同時にスイツチング動作を行う一対
のスイツチングトランジスタQ1とQ1′、１次巻線
N1と２次巻線N2とを有する変圧器Ｔ及びスイツ
チングトランジスタQ1とQ1′のオフ時に導通して
変圧器Ｔに蓄えられた励磁エネルギなどをコンデ
ンサC1′に放出するためのダイオードD7とD8から
なる同一構成の変換部Ｇ１，Ｇ２，Ｇ３、各変換
部の出力を並列に組合せる様に接続された整流器
D9，D9′，D9″、フライホイーリング用ダイオー
ドD10、平滑回路を構成するインダクタL2，L2′と
コンデンサC2，C2′及びコンデンサC3からなり、
その出力端には負荷Ｆが接続されている。
の各相Ｕ，Ｖ，Ｗの各ラインに直列接続されたイ
ンダクタLu，Lv，Lw、相間に接続されたコンデ
ンサCu，Cv，Cw、単相全波整流器Ｄとコンデン
サC1′とよりなる同一構成の整流回路Rec１，Rec
２，Rec３、同時にスイツチング動作を行う一対
のスイツチングトランジスタQ1とQ1′、１次巻線
N1と２次巻線N2とを有する変圧器Ｔ及びスイツ
チングトランジスタQ1とQ1′のオフ時に導通して
変圧器Ｔに蓄えられた励磁エネルギなどをコンデ
ンサC1′に放出するためのダイオードD7とD8から
なる同一構成の変換部Ｇ１，Ｇ２，Ｇ３、各変換
部の出力を並列に組合せる様に接続された整流器
D9，D9′，D9″、フライホイーリング用ダイオー
ドD10、平滑回路を構成するインダクタL2，L2′と
コンデンサC2，C2′及びコンデンサC3からなり、
その出力端には負荷Ｆが接続されている。
この例における整流装置は各相間電圧を整流す
る整流回路と変換部との間に入力周波数用の平滑
回路を設ける必要のないことを構成上の１つの特
徴としており、第２図に示す様に出力電圧検出信
号Sdと多相入力の各相間電圧に比例する正弦波状
電圧との積に比例するパルス幅で各スイツチング
トランジスタQ1とQ1′をスイツチング動作させ
て、整流された正弦波状の電圧を開閉することに
より、高調波成分の充分に小さい入力電流、リツ
プルの十分に小さい安定化した直流出力を得るこ
とが出来る。
る整流回路と変換部との間に入力周波数用の平滑
回路を設ける必要のないことを構成上の１つの特
徴としており、第２図に示す様に出力電圧検出信
号Sdと多相入力の各相間電圧に比例する正弦波状
電圧との積に比例するパルス幅で各スイツチング
トランジスタQ1とQ1′をスイツチング動作させ
て、整流された正弦波状の電圧を開閉することに
より、高調波成分の充分に小さい入力電流、リツ
プルの十分に小さい安定化した直流出力を得るこ
とが出来る。
第３図により斯かる多相整流装置などに適用さ
れる本発明に係る制御方法の一実施例を説明す
る。第３図において、高周波コンバータ１は、例
えば第１図における各相の整流回路Rec、半導体
スイツチング素子を備えた各相の変換部Ｇ及び出
力側の整流平滑回路に相当する回路、並びに半導
体スイツチング素子を流れる電流を検出する電流
検出回路などを備えている。２乗和回路２は３相
交流入力電圧に比例する各相間電圧の瞬時値
Vu-v，Vv-w，Vw-uを２乗した値V2 u-v，V2 v-w，
V2 w-uを加算した値（V2 u-v＋V2 v-w＋V2 w-u）に比例
した電圧を生じ、電圧−電流変換回路３はこの電
圧に比例した電流を各相の積分比較回路４Ｕ，４
Ｖ，４Ｗに与える。これら積分比較回路は同一に
構成されており、ゲート５は高周波コンバータ１
における半導体スイツチング素子を電流が流れて
いる時間だけゲートされて、回路３からの電流を
コンデンサＣに流す。従つて、ゲート５は高周波
コンバータの変換周波数の周期毎に開閉し、コン
デンサＣは各周期におけるゲート５がゲートされ
ている期間のみ充電される。コンデンサＣに並列
に接続されたリセツト用スイツチSWはパルス発
生器７における駆動信号の消失に同期して瞬時に
閉じてコンデンサＣの充電々荷を瞬間的に放電
し、直ぐに再び開く。よつてコンデンサＣは多相
交流入力電圧の各相における瞬時値の２乗の和
（V2 u-v＋V2 v-w＋V2 w-u）に比例する値を高周波変換
周波数の周期毎に積分して第１の電圧Vc1を比較
器６の一方の端子に入力する。比較器６の他方の
端子Tuには、多相交流入力電圧の瞬時値の絶対
値に比例する図示のような第２の電圧Vs1が入力
される。比較器６は前記第１の電圧Vc1と第２の
電圧Vs1とを比較し、前者が後者に等しくなると
き最大パルス幅制限信号をパルス発生器７に出力
する。これに伴いパルス発生器７から発生された
駆動信号が存在するとき、この駆動信号が消失
し、蓄積時間経過後に高周波コンバータ１におけ
る半導体スイツチング素子はターンオフする。こ
の様な動作を各相とも同様に繰返す。尚、出力制
御回路８はパルス発生器７と共働して、第１図及
び第２図に関連して述べた様な高周波パルス幅制
御を行う制御回路を構成する。
れる本発明に係る制御方法の一実施例を説明す
る。第３図において、高周波コンバータ１は、例
えば第１図における各相の整流回路Rec、半導体
スイツチング素子を備えた各相の変換部Ｇ及び出
力側の整流平滑回路に相当する回路、並びに半導
体スイツチング素子を流れる電流を検出する電流
検出回路などを備えている。２乗和回路２は３相
交流入力電圧に比例する各相間電圧の瞬時値
Vu-v，Vv-w，Vw-uを２乗した値V2 u-v，V2 v-w，
V2 w-uを加算した値（V2 u-v＋V2 v-w＋V2 w-u）に比例
した電圧を生じ、電圧−電流変換回路３はこの電
圧に比例した電流を各相の積分比較回路４Ｕ，４
Ｖ，４Ｗに与える。これら積分比較回路は同一に
構成されており、ゲート５は高周波コンバータ１
における半導体スイツチング素子を電流が流れて
いる時間だけゲートされて、回路３からの電流を
コンデンサＣに流す。従つて、ゲート５は高周波
コンバータの変換周波数の周期毎に開閉し、コン
デンサＣは各周期におけるゲート５がゲートされ
ている期間のみ充電される。コンデンサＣに並列
に接続されたリセツト用スイツチSWはパルス発
生器７における駆動信号の消失に同期して瞬時に
閉じてコンデンサＣの充電々荷を瞬間的に放電
し、直ぐに再び開く。よつてコンデンサＣは多相
交流入力電圧の各相における瞬時値の２乗の和
（V2 u-v＋V2 v-w＋V2 w-u）に比例する値を高周波変換
周波数の周期毎に積分して第１の電圧Vc1を比較
器６の一方の端子に入力する。比較器６の他方の
端子Tuには、多相交流入力電圧の瞬時値の絶対
値に比例する図示のような第２の電圧Vs1が入力
される。比較器６は前記第１の電圧Vc1と第２の
電圧Vs1とを比較し、前者が後者に等しくなると
き最大パルス幅制限信号をパルス発生器７に出力
する。これに伴いパルス発生器７から発生された
駆動信号が存在するとき、この駆動信号が消失
し、蓄積時間経過後に高周波コンバータ１におけ
る半導体スイツチング素子はターンオフする。こ
の様な動作を各相とも同様に繰返す。尚、出力制
御回路８はパルス発生器７と共働して、第１図及
び第２図に関連して述べた様な高周波パルス幅制
御を行う制御回路を構成する。
以上述べたような回路動作を行うとき、多相交
流入力の相数をｎ、その実効電圧をVn、コンデ
ンサＣの容量をCs、多相交流入力電圧の瞬時値の
絶対値をVj、半導体スイツチング素子に印加さ
れる駆動信号の最大パルス幅をTj、比例定数を
K1とすると、対称の多相交流電力においては各
相間電圧の瞬時値を２乗した値の和はnV2 nとなる
から、比較器６の比較動作により次式が成立す
る。
流入力の相数をｎ、その実効電圧をVn、コンデ
ンサＣの容量をCs、多相交流入力電圧の瞬時値の
絶対値をVj、半導体スイツチング素子に印加さ
れる駆動信号の最大パルス幅をTj、比例定数を
K1とすると、対称の多相交流電力においては各
相間電圧の瞬時値を２乗した値の和はnV2 nとなる
から、比較器６の比較動作により次式が成立す
る。
K1nV2／nTj／Cs＝Vj …(4)
また電圧Vjは、
Vj＝K2√２Vnsin（ωt−2π／ｎ（ｊ−１）） …(5)
但し、ｊ＝１、２、…ｎ、K2は比例定数であ
るから、(4)及び(5)式より ここで√２CsK2／K1n＝Ｋとおくと、 Tj＝Ｋ／Vnsin（ωt−2π／ｎ（ｊ−１））…(7) となり、各相間の最大パルス幅Tjは多相交流電
圧の実効値Vnに反比例し、かつ各相間電圧に対
応した正弦波に変調される。従つて、過渡応答時
などにおいて出力制御回路８が最大パルス幅駆動
命令をパルス発生器７に送出したとき、パルス発
生器７が多相交流入力電圧の実効値に反比例する
最適の最大パルス幅に制限された駆動信号を発生
でき、最大パルス幅が多相交流入力電圧の実効値
に反比例するため、高周波コンバータにおける変
換用トランスに対する入力電圧の変動があつて
も、最大磁束変化を一定値に制限できる。従つ
て、過渡時における入力電流波形及び出力特性を
向上させるばかりでなく、トランスの小型化が可
能である。
るから、(4)及び(5)式より ここで√２CsK2／K1n＝Ｋとおくと、 Tj＝Ｋ／Vnsin（ωt−2π／ｎ（ｊ−１））…(7) となり、各相間の最大パルス幅Tjは多相交流電
圧の実効値Vnに反比例し、かつ各相間電圧に対
応した正弦波に変調される。従つて、過渡応答時
などにおいて出力制御回路８が最大パルス幅駆動
命令をパルス発生器７に送出したとき、パルス発
生器７が多相交流入力電圧の実効値に反比例する
最適の最大パルス幅に制限された駆動信号を発生
でき、最大パルス幅が多相交流入力電圧の実効値
に反比例するため、高周波コンバータにおける変
換用トランスに対する入力電圧の変動があつて
も、最大磁束変化を一定値に制限できる。従つ
て、過渡時における入力電流波形及び出力特性を
向上させるばかりでなく、トランスの小型化が可
能である。
更にまた、本発明に係る制御方法によれば、多
相交流入力に対しフイードフオワードの作用があ
るため、帰還制御を必要としないような精度の出
力で良い電源では、例えば出力制御回路８を設け
ることなく、多相交流入力電圧の変動を補正した
出力を得ることが出来、経済的に有利である。
相交流入力に対しフイードフオワードの作用があ
るため、帰還制御を必要としないような精度の出
力で良い電源では、例えば出力制御回路８を設け
ることなく、多相交流入力電圧の変動を補正した
出力を得ることが出来、経済的に有利である。
尚、ゲート５は高周波コンバータ１における半
導体スイツチング素子を電流が通流している期間
ゲートされており、リセツト用スイツチSWは駆
動信号の消失に同期して極く短い期間のみ閉じて
コンデンサＣの充電々荷を瞬時に放電した後、直
ぐに再び開くので、コンデンサＣは半導体スイツ
チング素子の蓄積時間中も充電され、直ぐ次の周
期ではこの蓄積時間による充電々圧に重畳されて
前述の通りコンデンサＣが充電されるので、半導
体スイツチング素子の蓄積時間が補正された最大
パルス幅を得ることが出来る。
導体スイツチング素子を電流が通流している期間
ゲートされており、リセツト用スイツチSWは駆
動信号の消失に同期して極く短い期間のみ閉じて
コンデンサＣの充電々荷を瞬時に放電した後、直
ぐに再び開くので、コンデンサＣは半導体スイツ
チング素子の蓄積時間中も充電され、直ぐ次の周
期ではこの蓄積時間による充電々圧に重畳されて
前述の通りコンデンサＣが充電されるので、半導
体スイツチング素子の蓄積時間が補正された最大
パルス幅を得ることが出来る。
以上述べた様に本発明に係る制御方法によれ
ば、高周波コンバータにおける半導体スイツチン
グ素子に印加される駆動信号の最大パルス幅を多
相交流入力電圧の実効値に反比例させると同時に
各相電圧に対応した正弦波に変調して制限できる
ので、多相交流入力電圧が変動しても高周波コン
バータにおけるトランスの最大磁束変化を一定値
以下に制限でき、トランスの小型化が可能である
ことは勿論のこと、過渡特性を含めて改善された
多相交流入力電流波形及び安定な出力を得ること
が出来る。
ば、高周波コンバータにおける半導体スイツチン
グ素子に印加される駆動信号の最大パルス幅を多
相交流入力電圧の実効値に反比例させると同時に
各相電圧に対応した正弦波に変調して制限できる
ので、多相交流入力電圧が変動しても高周波コン
バータにおけるトランスの最大磁束変化を一定値
以下に制限でき、トランスの小型化が可能である
ことは勿論のこと、過渡特性を含めて改善された
多相交流入力電流波形及び安定な出力を得ること
が出来る。
尚、前記実施例は各相をデルタ結線した場合に
ついて述べたが、各相をＹ結線した場合には、各
相間電圧を各相電圧とすることにより同様にでき
る。
ついて述べたが、各相をＹ結線した場合には、各
相間電圧を各相電圧とすることにより同様にでき
る。
第１図は高周波スイツチング方式による多相整
流装置の一例を示す図、第２図Ａ，Ｂはその制御
方法を説明するための各部の電圧波形を示す図、
第３図は本発明の一実施例を実現するための回路
を示す図である。 １……高周波コンバータ、２……２乗和回路、
３……電圧−電流変換回路、４……積分比較回
路、５……ゲート回路、６……比較器、７……パ
ルス発生器、８……出力制御回路。
流装置の一例を示す図、第２図Ａ，Ｂはその制御
方法を説明するための各部の電圧波形を示す図、
第３図は本発明の一実施例を実現するための回路
を示す図である。 １……高周波コンバータ、２……２乗和回路、
３……電圧−電流変換回路、４……積分比較回
路、５……ゲート回路、６……比較器、７……パ
ルス発生器、８……出力制御回路。
Claims (1)
- 【特許請求の範囲】 １ 多相交流を入力とし、半導体スイツチング素
子を高周波変換周波数でパルス幅変調して制御さ
れた出力を得る多相整流装置において、前記多相
交流入力電圧の各相における瞬時値の２乗の各相
の和に比例する値を高周波変換周波数の周期毎に
積分して第１の電圧を得ると共に、前記多相交流
入力電圧の各相の瞬時値の絶対値に比例する第２
の電圧を得、これら第１、第２の電圧を比較した
結果に応じて前記半導体スイツチング素子の最大
制御パルス幅を制限することを特徴とする多相整
流装置の制御方法。 ２ 多相交流を入力とし、半導体スイツチング素
子を高周波変換周波数でパルス幅変調して制御さ
れた出力を得る多相整流装置において、前記多相
交流入力電圧の各相における瞬時値の２乗の各相
の和に比例する値を高周波変換周波数の周期毎に
積分して第１の電圧を得ると共に、前記多相交流
入力電圧の各相の瞬時値の絶対値に比例する第２
の電圧を得、これら第１、第２の電圧を比較した
結果に応じて前記パルス幅変調を行うことを特徴
とする多相整流装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19207183A JPS6084970A (ja) | 1983-10-14 | 1983-10-14 | 多相整流装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19207183A JPS6084970A (ja) | 1983-10-14 | 1983-10-14 | 多相整流装置の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6084970A JPS6084970A (ja) | 1985-05-14 |
| JPH0216107B2 true JPH0216107B2 (ja) | 1990-04-16 |
Family
ID=16285142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19207183A Granted JPS6084970A (ja) | 1983-10-14 | 1983-10-14 | 多相整流装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084970A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0365054A (ja) * | 1989-08-02 | 1991-03-20 | Nec Corp | Ｄｃ―ｄｃコンバータ |
| JP5166101B2 (ja) * | 2008-04-18 | 2013-03-21 | コーセル株式会社 | 三相力率改善回路 |
-
1983
- 1983-10-14 JP JP19207183A patent/JPS6084970A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6084970A (ja) | 1985-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563487A (en) | Control circuit for an inductive load | |
| KR100982124B1 (ko) | 정류 회로 및 3상 정류 장치 | |
| US4354223A (en) | Step-up/step down chopper | |
| JP3478700B2 (ja) | ３相力率改善型コンバータ | |
| US10320306B1 (en) | Matrix converter system with current control mode operation | |
| JP2527911B2 (ja) | Ｐｗｍコンバ―タ | |
| JP3129971B2 (ja) | トランスレス型三相コンバータ装置 | |
| JPH0216107B2 (ja) | ||
| CN112075019B (zh) | 具有升压开关的降压矩阵式整流器及其在一相损耗期间的操作 | |
| JPS642033B2 (ja) | ||
| JPH0634577B2 (ja) | 電源装置 | |
| JPS5849112B2 (ja) | 転流回路 | |
| JP3478701B2 (ja) | ３相力率改善型コンバータ | |
| RU2204880C2 (ru) | Многоуровневый автономный инвертор фазных напряжений | |
| JP3399288B2 (ja) | サイリスタ変換装置 | |
| JPH0113313B2 (ja) | ||
| JP3070314B2 (ja) | インバータの出力電圧補償回路 | |
| JP3690558B2 (ja) | 多相電圧形コンバータ | |
| JP4275223B2 (ja) | 電源装置 | |
| JP3246584B2 (ja) | Ａｃ／ｄｃコンバータ | |
| Kwon et al. | Three-phase PWM synchronous rectifiers without line-voltage sensors | |
| JP3580089B2 (ja) | ダイオード整流回路 | |
| JPS6035892B2 (ja) | 電力変換装置 | |
| US12334830B2 (en) | Multi-phase cascaded bridge for DC/DC, AC/DC, and DC/AC applications | |
| JPH0667196B2 (ja) | 整流装置 |