JPS642033B2 - - Google Patents
Info
- Publication number
- JPS642033B2 JPS642033B2 JP57173646A JP17364682A JPS642033B2 JP S642033 B2 JPS642033 B2 JP S642033B2 JP 57173646 A JP57173646 A JP 57173646A JP 17364682 A JP17364682 A JP 17364682A JP S642033 B2 JPS642033 B2 JP S642033B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- input
- output
- rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
〔産業上の利用分野〕
本発明は多相交流入力の周期よりも充分に短い
周期毎に多相交流の瞬時電圧値の２乗に比例する
値と制御量との所定の関係に依存するエネルギを
出力に得るAC―DC変換に関する。 〔従来の技術〕 多相交流入力、例えば商用の３相交流入力から
所望の値の直流電圧を得たい場合の従来の代表的
なスイツチングモードの整流装置としては第１図
に示す様なものがある。この従来の整流装置は各
３相交流入力端子に直列に接続されたインダクタ
Lu，Lv，Lw６個の整流器D1〜D6からなり、３相
交流入力を全波整流する３相全波整流回路Rec
１、この３相全波整流回路の出力を平滑する平滑
回路を構成するインダクタL1とコンデンサC1、
トランスＴの１次巻線N1介して互いに直列接続
されたスイツチングトランジスタQ1，Q1′、これ
らのスイツチングトランジスタのオフ期間に導通
してトランスにおけるエネルギをコンデンサC1
に流すダイオードD7とD8、トランスＴの２次巻
線N2の電圧を整流する整流器D9、フライホイー
ルダイオードD10、出力フイルタ回路を構成する
インダクタL2とコンデンサC2、出力端子Ｏ，
O′及び出力端子Ｏ，O′間の直流出力電圧を一定
にする様にスイツチングトランジスタQ1，Q1′を
パルス幅制御する制御回路Cpoからなつている。 〔発明が解決しようとする課題〕 斯かる従来の整流装置では３相交流入力を３相
全波整流回路Rec１で整流した後にインダクタL1
とコンデンサC1とからなる平滑回路でもつて平
滑された直流にしているので、最も電圧の高い相
のダイオードを介して各相をパルス状電流が通流
するために高調波成分を多く含んでいる。整流回
路Rec１に設けたインダクタLu，Lv，Lwをもつ
てしても少くとも低次の高調波成分は除去出来な
い。この高調波成分は通信回路に誘導障害を与え
てこれを誤動作させる大きな原因となるばかりで
なく、同じ給電源に接続された周辺機器にも悪影
響を与えたり、多相交流の給電源の電力損失の増
大及び発電機との組合せでは発電機の電力損失の
増加などによる容量の増大を招来する。また平滑
用インダクタL1とコンデンサC1が必要であると
いう欠点がある。 〔課題を解決するための手段〕 本発明はこの様な従来の欠点を除去するもので
あつて、対称の多相交流及び２相３線式の入力側
とその一定負荷を有するDC出力側においてはエ
ネルギの流れの瞬時値が一定になるという知見に
基づき、多相交流入力電流が正弦波状の波形で流
れる様に各スイツチング素子の導通期間を特定の
方法で制御することにより、多相交流入力電流の
高調波成分を低減し、且つリツプル分の小さい一
定の直流出力を得ることが出来ることを特徴とし
ている。 対称負荷を有する対称ｎ相交流装置（ｎ≧３）
においては、入力側の瞬時電圧Vjは、 Vj＝√２Vnsin｛ωt−2π(j-1)/n｝ ……(1) で表わされる。但しｊ＝１、２、３、……ｎ、 Vnは入力電圧Vjの実効値である。 ここで各相間に接続される負荷が夫々抵抗値Ｒ
を有する抵抗負荷の場合には、入力部に供給され
る瞬時電力Piは、 Pi＝o 〓j=1 Vj 2／Ｒ ＝2Vn 2／Ｒo 〓j=1 sin2｛ωt−2π(j-1)/n｝ ……(2) になり、o 〓j=1 sin2（ωt−2π（ｊ−１）／ｎ｝はｎ／
２になるので、結局入力部の瞬時電力Piは、 Pi＝ｎ・Vn 2／Ｒ ……(3) になる。 この(3)式は対称ｎ相交流装置において流れるエ
ネルギが一定であることを示す。従つてこのこと
から交流入力に対する負荷が線形になるようにし
ながら直流出力側に一定のエネルギを得る様に制
御すれば、入力側には正弦波状の多相交流入力電
流が流れるので十分に高調波成分を低減できる。 また直流出力側に一定のエネルギを取り出すに
は、上記(2)式から多相交流入力の各時点における
各相の瞬時電圧値の２乗に比例するエネルギを取
り出せば良いことが分る。 この瞬時電圧値をより精密に得るためには変換
周波数を多相交流入力の周波数と比較して、可能
な限り高い値に選ぶことが望ましい。 本発明は以上述べた様な知見に基づく具体的な
AC―DC変換を提供するものである。 〔実施例〕 以下図面により本発明に係るAC―DC変換の各
実施例について詳述する。 先ず第２図乃至第５図により本発明の一実施例
を説明する。 第２図に示す整流装置の主回路は３相交流入力
の各相Ｕ、Ｖ、Ｗの各ラインに直列接続されたイ
ンダクタLu，Lv，Lw、相間に接続されたコンデ
ンサCu，Lv，Cw単相全波整流器Ｄとコンデンサ
C1′とよりなる同一構成の整流回路Rec１，Rec
２，Rec３、同時にスイツチング動作を行う一対
のスイツチングトランジスタQ1とQ1′、１次巻線
N1と２次巻線N2とを有すする変圧器Ｔ及スイツ
チングトランジスタQ1とQ1′のオフ時に導通して
変圧器Ｔに蓄えられた励磁エネルギなどをコンデ
ンサC1′に帰還するためのダイオードD7とD8から
なる同一構成の変換部Ｇ１，Ｇ２，Ｇ３、各変換
部の出力を並列に組合せる様に接続された整流器
D9，D9′，D9″、フライホイーリング用ダイオー
ドD10、平滑回路を構成するインダクタL2，L2′と
コンデンサC2，C2′及びコンデンサC3からなり、
その出力端には負荷Ｆが接続されている。 この実施例における整流装置は各相間電圧を整
流する整流回路と変換部との間に入力周波数用の
平滑回路を設ける必要のないことを構成上の１つ
の特徴としており、後述する全く新規な制御方法
によつて各スイツチングトランジスタQ1とQ1′を
スイツチング動作させて整流された正弦波状の電
圧を開閉することにより入力電流の高調波成分を
大幅に低減すると共に、リツプル分の極めて低い
安定化した直流出力を得るものである。 第３図はこの制御方法を行う制御回路のブロツ
ク構成の一例を示し、第４図は各部の動作のタイ
ミングを示す信号を表示しており、第５図Ａ，Ｂ
は夫々変換部の入、出力波形を説明するための図
である。第３図において、基準信号発振器１は多
相交流入力の周波数よりも充分に高い周波数、例
えば20KHzの基準パルス信号を生ずる。この基準
パルス信号は第４図において時刻t1で発生される
信号ａで示される。この信号ａの立上りでリセツ
トパルス形成回路２は所定パルス幅、例えば1μ
秒のパルス幅のリセツトパルスを生ずる。このリ
セツトパルスはOR回路５を介してリセツト用
FET６のゲートに印加され、このFET６をその
パルス幅だけターンオンさせてキヤパシタ７の電
荷をほぼ零まで放電させる。遅延回路３はリセツ
トパルスの立下がりからスイツチングトランジス
タQ1，Q1′のキヤリア蓄積時間にほぼ等しい時間
だけ遅れた時刻、つまり信号ａから時間τだけ遅
延した時刻t2にオン信号ｂを駆動ラツチ回路４に
与える。これに伴い駆動ラツチ回路４は第１の変
換部Ｇ１のスイツチングトランジスタQ1，Q1′の
ベースに駆動信号S1を与えて、信号ｄで示す様に
ターンオンさせる。 FET６に並列に接続されたキヤパシタ７は誤
差増幅器８からの誤差信号によつて定電流値が制
御される可制御定電流源９からの定電流により充
電される。誤差増幅器８が出力する誤差信号は整
流装置における直流出力電圧に比例する検出信号
Sdと基準値との間の差に依存する。従つてキヤパ
シタ７の充電々圧は基準信号ａに基づくリセツト
パルスにより一且ほぼ零値まで降下した後、制御
量、この実施例では出力電圧検出信号Sdと基準値
との差の大きさに比例する上昇率をもつて上昇す
る。キヤパシタ７の充電々圧は各比較較器１０，
１０′，１０″の正端子に印加される。これら比較
器の負端子には夫々全波整流器１１，１１′，１
１″の直流側端子と抵抗１２，１２′，１２″が
夫々接続され、全波整流器１１の交流側端子１
３，１４間には３相交流入力のＵ―Ｖ相間電圧に
比例する電圧が、全波整流器１１′の交流側端子
１３′，１４′間にはＶ―Ｗ相間電圧に比例する電
圧が、また全波整流器１１″の交流側端子１３″，
１４″間にはＷ―Ｕ相間電圧に比例する電圧が
夫々印加されているので、比較器１０の負端子に
はＵ―Ｗ相間の交流電圧を全波整流した正弦波形
状の電圧が現出し、同様に比較器１０′，１０″の
夫々の負端子にはＶ―Ｗ相間の交流電圧、Ｗ―Ｕ
相間の交流電圧を夫々整流した正弦波形状の電圧
が印加される。夫々の比較器１０，１０′，１
０″は正、負端子に印加される前述の様な電圧を
比較し、正端子の電圧が負端子の電圧に等しくな
つたときオフ信号を出力する。比較器１０のオフ
信号ｃは時刻t3で駆動ラツチ回路４に入力され、
これに伴い駆動ラツチ回路４は変換部Ｇ１におけ
るスイツチングトランジスタQ1，Q1′に対するベ
ース駆動信号S1の供給を停止する。従つてトラン
ジスタQ1，Q1′は第４図において信号ｄで示す様
に蓄積時間の経過した後の時刻t4でターンオフす
る。 次に比較器１０からの出力信号ｃは回路２と同
一構成のリセツトパルス形成回路２′に入力され
る。これに伴い回路２′は回路２が生ずるリセツ
トパルスと同様なリセツトパルスをOR回路５を
介してFET６のゲートに与え、これをターンオ
ンしてキヤパシタ７の電荷を放電させる。また回
路３と同一構成の遅延回路３′はリセツトパルス
を受けて信号ｃよりキヤリア蓄積時間にほぼ等し
い時間τだけ遅延した時刻t5にオン信号ｅを駆動
ラツチ回路４′に与える。これに伴い回路４′は変
換部Ｇ２のスイツチングトランジスタに駆動信号
S2を与えてこれをターンオンさせる（信号ｇ）。
再びキヤパシタ７は変換部Ｇ２のオン動作期間に
おける出力電圧検出信号Sdの大きさに依存する定
電流により充電される。この充電々圧は比較器１
０′によつて前述と同様にＶ―Ｗ相間電圧に比例
する電圧を全波整流した正弦波形状の電圧と比較
され、双方の電圧が等しくなつた時点t6で信号ｆ
を駆動ラツチ回路４′に与えると共にリセツトパ
ルス形成回路２″に与える。駆動ラツチ回路４′は
信号ｆを受けると直ちにベース駆動信号S2の送出
を停止し、これに伴い変換部Ｇ２はそのスイツチ
ングトランジスタの蓄積時間経過後の時刻t7でタ
ーンオフする。 次にリセツトパルス形成回路２″は比較回路１
０′から信号ｆを受けてリセツトパルスをOR回
路５を介してFET６のゲートに与え、これをタ
ーンオンさせてキヤパシタ７の電荷を瞬時に放電
させる。第３の遅延回路３″は回路２″からのリセ
ツトパルスを受けて、信号ｆから時間τだけ遅延
された時刻t8にオン信号ｈを駆動ラツチ回路４″
に与える。これに伴い該回路４″は駆動信号S3を
変換部Ｇ３のスイツチングトランジスタに印加し
てこれをターンオンさせる（信号ｊ）。キヤパシ
タ７はFET６のオンにより一且放電され、再び
出力電圧検出信号Sdに比例する定電流で充電され
る。キヤパシタ７の充電々圧は比較器１０″によ
り３相交流入力のＷ―Ｕ相間電圧に比例する電圧
を全波整流した正弦波形状電圧と比較され、比較
器１０″はこれら双方の電圧が等しくなつた時点
t9でオフ信号ｉを駆動ラツチ回路４″に与える。
これに伴い回路４″は駆動信号S3の供給を停止し、
変換部Ｇ３はそのスイツチングトランジスタの蓄
積時間の経過ターンオフする（信号ｊ）。整流器
９，９′，９″のいずれもが非導通の区間ではイン
ダクタL2に蓄えられたエネルギがダイオードD10
を介して通流する。この様に各部が動作して１周
期Ｔが終了する。尚、第３図において１５は各全
波整流器１１，１１′，１１″の順方向ドロツプに
よる悪影響を打消すための補償用ダイオードであ
る。以上の動作説明を要約すれば、各変換部にお
けるスイツチングトランジスタは時分割、つまり
多相交流入力電圧の１周期よりも充分に小さい各
周期内で順次スイツチング動作し、しかもオンし
ているスイツチングトランジスタのターンオフに
伴い次のスイツチングトランジスタがオンする様
になつており、更に各変換部におけるスイツチン
グトランジスタは出力電圧検出信号と各相間電圧
に比例する正弦波形状電圧との積に比例するパル
ス幅で制御され、且つ各スイツチング素子は各相
間電圧の整流された正弦波状電圧を開閉してい
る。従つて各変換部のスイツチングトランジスタ
は、多相交流の周期よりも充分に短い周期毎に多
相交流の各相より出力側に取り出されるエネルギ
が多相交流の瞬時電圧値の２乗に比例する値
（Ksin2θt：Ｋは定数）と制御量との積に比例する
様に、スイツチング制御されるのが分る。 更にこの制御方法を分り易くするために第５図
によつてＵ相を中心にした180゜区間における変換
部の３相交流入力波形を説明する。第５図Ａにお
いてV1はＵ―Ｖ相間電圧波形、V2はＶ―Ｗ相間
電圧波形、V3はＷ―Ｕ相間電圧波形を示し、同
図ＢにおいてU1，U2，U3は３相交流入力波形の
30゜間隔に相当する時刻t0〜t5から始まる夫々の周
期における整流器D9，D9′，D9″の出力波形を拡
大して夫々示している。各変換部Ｇ１〜Ｇ３は、
例えば20KHzの変換周波数で動作し、各変換部Ｇ
１〜Ｇ３が３相交流入力の対応する相間電圧を
20KHzの変換周波数で開閉する。第５図において
鎖線で示す様に、Ｕ―Ｖ相間電圧V1が零値であ
る時刻t0から始まる１周期における各出力電圧波
形は、前記実施例で詳述した様に出力電圧検出信
号Sdに依存するキヤパシタ７の充電々圧と相当す
る各相間電圧の瞬時値との比較によつて決定され
るパルス幅で各変換部Ｇ１〜Ｇ３のスイツチング
トランジスタが制御され、且つこれらのスイツチ
ングトランジスタが相当する各相間電圧を全波整
流した正弦波状電圧を開閉することを考え併せれ
ば、時刻t0における入力V1に対応する出力U1は
パルス幅及び振幅ともに非常に小さく、入力V2
に対応する出力U2及び入力V3に対応する出力U3
は双方共にほぼ等しく、かつ出力U1に比べてパ
ルス幅と振幅の双方とも充分に大きくなることが
容易に理解される。 次に図示の関係上、相交流入力のＵ相の30゜に
相当する時刻t1（勿論時刻t0〜t1の間でも20KHzの
変換周波数で各変換部は動作している）で始まる
周期について説明すると、出力U1は入力V1が正
弦波形で上昇するに伴いパルス幅及び振幅ともに
増大し、出力U2は入力V2が最大振幅になるに伴
いそのパルス幅及び振幅ともに最大になる。また
出力U3は時刻t1で入力V3がV1にほぼ等しくなる
に伴い、パルス幅及び振幅ともに出力U1にほぼ
等しくなる。以下時刻t2，t3……t5から始まる各
周期についても同様に説明される。 つまりこの実施例では多相交流入力の周波数を
50Hzとすると、その各周期を20KHzの変換周波数
で400等分し、この400等分した各変換周期におい
て変換部Ｇ１〜Ｇ３を前述の通りの制御方法で時
分割制御している。400等分された各変換周期に
おける出力電圧Ｕ１〜Ｕ３の総和は出力電圧検出
信号Vdと基準値との差である誤差信号に対応し
て制御されるので、この検出信号Vdが一定であ
れば、上記式(3)により各周期における出力電圧Ｕ
１〜Ｕ３の総和が互いにすべて等くなることが分
かる。この様子は第５図Ｂにおいて、出力電圧Ｕ
１，Ｕ２，Ｕ３を時間の経過にそつて一列に並べ
て変換周波数を充分高くして考えてみれば、その
包絡線は限りなく直流に近づくことで分かる。 従つて前述の(3)式より入力側の瞬時電力Piは一
定であるので、出力側に得られる瞬時電力が一定
となり、前述のパルス幅制御が入力周波数に対し
て十分に高い変換周波数であれば、当然に入力側
では高周波成分を除くだけで正弦波形状の電流が
流れる。この実施例でも多相交流入力の周波数よ
りも充分に高い20KHzの変換周波数による各周期
の出力U1〜U3の総和がほぼ一定なので、リツプ
ルの小さい直流出力電圧を得ることが出来、入力
側には高調波成分の極めて少ない正弦波形状の電
流が流れることが容易に理解できる。 またこのAC―DC変換によれば、前述からも分
る様に変換部Ｇ１のスイツチングトランジスタの
オフに伴い変換部Ｇ２のスイツチングトランジス
タがターンオンし、そのターンオフに伴い変換部
Ｇ３のスイツチングトランジスタがターンオンす
る様に制御し得るので、オン―オン型のコンバー
タを利用して出力側を並列接続でき、かつ低電圧
大電流において高調波化し易く、しかも実施例に
用いたコンバータの最大デユーテイである1/2ま
で利用率を高めることが出来る。この様な追従制
御を可能とするためには、各変換部におけるスイ
ツチングトランジスタのキヤリア蓄積時間の影響
を除くためにほぼ等しい時間だけ遅延してオン信
号が与えられる様にすると共に、パルス幅におけ
る入力電圧との比例精度を向上させるため、コン
デンサ７の充電はこの遅延時間が始まる前より行
われ始めることが望ましい。 次に斯かるAC―DC変換により得られた具体的
な特性例を述べる。但し高調波は２次から45次ま
での範囲である。 入力が３相交流（50Hz）の200V、出力が
DC48V、30Aの場合： 入力電圧の高調波分―Ｕ―Ｖ：1.67％、Ｖ―
Ｗ：1.41％、Ｗ―Ｕ：2.22％ 入力電流の高調波分―Ｕ：5.02％、Ｖ：4.07
％、Ｗ：4.75％ 力率―0.982、効率―88.3％ となる。 前述の様な制御方法は第６図に示す構成の整流
装置にも適用でき、この整流装置において整流器
D9，D9′及びD9″の出力はダイオードD11，D11′及
びD11″などを介して直列接続される。 次に第７図は変換部Ｇ１〜Ｇ３がスイツチング
素子によりブリツジ構成され、セツタタツプの両
波整流回路が直列接続されている場合を示す。 この整流装置においても基本的な制御方法は前
に述べた実施例の方法と全く同じであるので詳述
しない。 次に第８図に示す整流装置は出力側の整流回路
を全波整流ブリツジD9，D9′，D9″とし、夫々の
一方の整流アームd1，d1′，d1″を並列接続して第
１のインダクタL2に直列し、他方の整流アーム
d2，d2′，d2″を並列接続して別の第２のインダク
タL2″に直列している。この装置の基本的な制御
方法も最初の実施例と同じであるが、各変換部が
１個のインダクタL2又はL2′に供給する電圧の波
形の最大デユーテイは１に制限されるから、正、
負のサイクルに分けて各変換部の出力電圧波形の
最大デユーテイの1/2まで利用できるよう、別々
のインダクタL2，L2′から電流を取り出す様にし
たことを特徴とし、スイツチング素子の利用率を
向上させることが出来る。 次に第９図は６個の双方向性スイツチング素子
Ｓ１〜Ｓ６を３相全波整流構成に接続した基本的
なオン―オン型の３相整流装置を示し、平滑用イ
ンダクタL2はこれを流れる電流が変換周期で一
定になる程度に大きなインダクタンスを有する。 基本的な制御技術は第２図に関連して述べた制
御方法と同じなので詳述しないが、下記表にＵ―
Ｖ相間電圧の0゜から2πまでの期間におけるスイツ
チング素子Ｓ１〜Ｓ６のスイツチング動作のシー
ケンスの一例を示す。
周期毎に多相交流の瞬時電圧値の２乗に比例する
値と制御量との所定の関係に依存するエネルギを
出力に得るAC―DC変換に関する。 〔従来の技術〕 多相交流入力、例えば商用の３相交流入力から
所望の値の直流電圧を得たい場合の従来の代表的
なスイツチングモードの整流装置としては第１図
に示す様なものがある。この従来の整流装置は各
３相交流入力端子に直列に接続されたインダクタ
Lu，Lv，Lw６個の整流器D1〜D6からなり、３相
交流入力を全波整流する３相全波整流回路Rec
１、この３相全波整流回路の出力を平滑する平滑
回路を構成するインダクタL1とコンデンサC1、
トランスＴの１次巻線N1介して互いに直列接続
されたスイツチングトランジスタQ1，Q1′、これ
らのスイツチングトランジスタのオフ期間に導通
してトランスにおけるエネルギをコンデンサC1
に流すダイオードD7とD8、トランスＴの２次巻
線N2の電圧を整流する整流器D9、フライホイー
ルダイオードD10、出力フイルタ回路を構成する
インダクタL2とコンデンサC2、出力端子Ｏ，
O′及び出力端子Ｏ，O′間の直流出力電圧を一定
にする様にスイツチングトランジスタQ1，Q1′を
パルス幅制御する制御回路Cpoからなつている。 〔発明が解決しようとする課題〕 斯かる従来の整流装置では３相交流入力を３相
全波整流回路Rec１で整流した後にインダクタL1
とコンデンサC1とからなる平滑回路でもつて平
滑された直流にしているので、最も電圧の高い相
のダイオードを介して各相をパルス状電流が通流
するために高調波成分を多く含んでいる。整流回
路Rec１に設けたインダクタLu，Lv，Lwをもつ
てしても少くとも低次の高調波成分は除去出来な
い。この高調波成分は通信回路に誘導障害を与え
てこれを誤動作させる大きな原因となるばかりで
なく、同じ給電源に接続された周辺機器にも悪影
響を与えたり、多相交流の給電源の電力損失の増
大及び発電機との組合せでは発電機の電力損失の
増加などによる容量の増大を招来する。また平滑
用インダクタL1とコンデンサC1が必要であると
いう欠点がある。 〔課題を解決するための手段〕 本発明はこの様な従来の欠点を除去するもので
あつて、対称の多相交流及び２相３線式の入力側
とその一定負荷を有するDC出力側においてはエ
ネルギの流れの瞬時値が一定になるという知見に
基づき、多相交流入力電流が正弦波状の波形で流
れる様に各スイツチング素子の導通期間を特定の
方法で制御することにより、多相交流入力電流の
高調波成分を低減し、且つリツプル分の小さい一
定の直流出力を得ることが出来ることを特徴とし
ている。 対称負荷を有する対称ｎ相交流装置（ｎ≧３）
においては、入力側の瞬時電圧Vjは、 Vj＝√２Vnsin｛ωt−2π(j-1)/n｝ ……(1) で表わされる。但しｊ＝１、２、３、……ｎ、 Vnは入力電圧Vjの実効値である。 ここで各相間に接続される負荷が夫々抵抗値Ｒ
を有する抵抗負荷の場合には、入力部に供給され
る瞬時電力Piは、 Pi＝o 〓j=1 Vj 2／Ｒ ＝2Vn 2／Ｒo 〓j=1 sin2｛ωt−2π(j-1)/n｝ ……(2) になり、o 〓j=1 sin2（ωt−2π（ｊ−１）／ｎ｝はｎ／
２になるので、結局入力部の瞬時電力Piは、 Pi＝ｎ・Vn 2／Ｒ ……(3) になる。 この(3)式は対称ｎ相交流装置において流れるエ
ネルギが一定であることを示す。従つてこのこと
から交流入力に対する負荷が線形になるようにし
ながら直流出力側に一定のエネルギを得る様に制
御すれば、入力側には正弦波状の多相交流入力電
流が流れるので十分に高調波成分を低減できる。 また直流出力側に一定のエネルギを取り出すに
は、上記(2)式から多相交流入力の各時点における
各相の瞬時電圧値の２乗に比例するエネルギを取
り出せば良いことが分る。 この瞬時電圧値をより精密に得るためには変換
周波数を多相交流入力の周波数と比較して、可能
な限り高い値に選ぶことが望ましい。 本発明は以上述べた様な知見に基づく具体的な
AC―DC変換を提供するものである。 〔実施例〕 以下図面により本発明に係るAC―DC変換の各
実施例について詳述する。 先ず第２図乃至第５図により本発明の一実施例
を説明する。 第２図に示す整流装置の主回路は３相交流入力
の各相Ｕ、Ｖ、Ｗの各ラインに直列接続されたイ
ンダクタLu，Lv，Lw、相間に接続されたコンデ
ンサCu，Lv，Cw単相全波整流器Ｄとコンデンサ
C1′とよりなる同一構成の整流回路Rec１，Rec
２，Rec３、同時にスイツチング動作を行う一対
のスイツチングトランジスタQ1とQ1′、１次巻線
N1と２次巻線N2とを有すする変圧器Ｔ及スイツ
チングトランジスタQ1とQ1′のオフ時に導通して
変圧器Ｔに蓄えられた励磁エネルギなどをコンデ
ンサC1′に帰還するためのダイオードD7とD8から
なる同一構成の変換部Ｇ１，Ｇ２，Ｇ３、各変換
部の出力を並列に組合せる様に接続された整流器
D9，D9′，D9″、フライホイーリング用ダイオー
ドD10、平滑回路を構成するインダクタL2，L2′と
コンデンサC2，C2′及びコンデンサC3からなり、
その出力端には負荷Ｆが接続されている。 この実施例における整流装置は各相間電圧を整
流する整流回路と変換部との間に入力周波数用の
平滑回路を設ける必要のないことを構成上の１つ
の特徴としており、後述する全く新規な制御方法
によつて各スイツチングトランジスタQ1とQ1′を
スイツチング動作させて整流された正弦波状の電
圧を開閉することにより入力電流の高調波成分を
大幅に低減すると共に、リツプル分の極めて低い
安定化した直流出力を得るものである。 第３図はこの制御方法を行う制御回路のブロツ
ク構成の一例を示し、第４図は各部の動作のタイ
ミングを示す信号を表示しており、第５図Ａ，Ｂ
は夫々変換部の入、出力波形を説明するための図
である。第３図において、基準信号発振器１は多
相交流入力の周波数よりも充分に高い周波数、例
えば20KHzの基準パルス信号を生ずる。この基準
パルス信号は第４図において時刻t1で発生される
信号ａで示される。この信号ａの立上りでリセツ
トパルス形成回路２は所定パルス幅、例えば1μ
秒のパルス幅のリセツトパルスを生ずる。このリ
セツトパルスはOR回路５を介してリセツト用
FET６のゲートに印加され、このFET６をその
パルス幅だけターンオンさせてキヤパシタ７の電
荷をほぼ零まで放電させる。遅延回路３はリセツ
トパルスの立下がりからスイツチングトランジス
タQ1，Q1′のキヤリア蓄積時間にほぼ等しい時間
だけ遅れた時刻、つまり信号ａから時間τだけ遅
延した時刻t2にオン信号ｂを駆動ラツチ回路４に
与える。これに伴い駆動ラツチ回路４は第１の変
換部Ｇ１のスイツチングトランジスタQ1，Q1′の
ベースに駆動信号S1を与えて、信号ｄで示す様に
ターンオンさせる。 FET６に並列に接続されたキヤパシタ７は誤
差増幅器８からの誤差信号によつて定電流値が制
御される可制御定電流源９からの定電流により充
電される。誤差増幅器８が出力する誤差信号は整
流装置における直流出力電圧に比例する検出信号
Sdと基準値との間の差に依存する。従つてキヤパ
シタ７の充電々圧は基準信号ａに基づくリセツト
パルスにより一且ほぼ零値まで降下した後、制御
量、この実施例では出力電圧検出信号Sdと基準値
との差の大きさに比例する上昇率をもつて上昇す
る。キヤパシタ７の充電々圧は各比較較器１０，
１０′，１０″の正端子に印加される。これら比較
器の負端子には夫々全波整流器１１，１１′，１
１″の直流側端子と抵抗１２，１２′，１２″が
夫々接続され、全波整流器１１の交流側端子１
３，１４間には３相交流入力のＵ―Ｖ相間電圧に
比例する電圧が、全波整流器１１′の交流側端子
１３′，１４′間にはＶ―Ｗ相間電圧に比例する電
圧が、また全波整流器１１″の交流側端子１３″，
１４″間にはＷ―Ｕ相間電圧に比例する電圧が
夫々印加されているので、比較器１０の負端子に
はＵ―Ｗ相間の交流電圧を全波整流した正弦波形
状の電圧が現出し、同様に比較器１０′，１０″の
夫々の負端子にはＶ―Ｗ相間の交流電圧、Ｗ―Ｕ
相間の交流電圧を夫々整流した正弦波形状の電圧
が印加される。夫々の比較器１０，１０′，１
０″は正、負端子に印加される前述の様な電圧を
比較し、正端子の電圧が負端子の電圧に等しくな
つたときオフ信号を出力する。比較器１０のオフ
信号ｃは時刻t3で駆動ラツチ回路４に入力され、
これに伴い駆動ラツチ回路４は変換部Ｇ１におけ
るスイツチングトランジスタQ1，Q1′に対するベ
ース駆動信号S1の供給を停止する。従つてトラン
ジスタQ1，Q1′は第４図において信号ｄで示す様
に蓄積時間の経過した後の時刻t4でターンオフす
る。 次に比較器１０からの出力信号ｃは回路２と同
一構成のリセツトパルス形成回路２′に入力され
る。これに伴い回路２′は回路２が生ずるリセツ
トパルスと同様なリセツトパルスをOR回路５を
介してFET６のゲートに与え、これをターンオ
ンしてキヤパシタ７の電荷を放電させる。また回
路３と同一構成の遅延回路３′はリセツトパルス
を受けて信号ｃよりキヤリア蓄積時間にほぼ等し
い時間τだけ遅延した時刻t5にオン信号ｅを駆動
ラツチ回路４′に与える。これに伴い回路４′は変
換部Ｇ２のスイツチングトランジスタに駆動信号
S2を与えてこれをターンオンさせる（信号ｇ）。
再びキヤパシタ７は変換部Ｇ２のオン動作期間に
おける出力電圧検出信号Sdの大きさに依存する定
電流により充電される。この充電々圧は比較器１
０′によつて前述と同様にＶ―Ｗ相間電圧に比例
する電圧を全波整流した正弦波形状の電圧と比較
され、双方の電圧が等しくなつた時点t6で信号ｆ
を駆動ラツチ回路４′に与えると共にリセツトパ
ルス形成回路２″に与える。駆動ラツチ回路４′は
信号ｆを受けると直ちにベース駆動信号S2の送出
を停止し、これに伴い変換部Ｇ２はそのスイツチ
ングトランジスタの蓄積時間経過後の時刻t7でタ
ーンオフする。 次にリセツトパルス形成回路２″は比較回路１
０′から信号ｆを受けてリセツトパルスをOR回
路５を介してFET６のゲートに与え、これをタ
ーンオンさせてキヤパシタ７の電荷を瞬時に放電
させる。第３の遅延回路３″は回路２″からのリセ
ツトパルスを受けて、信号ｆから時間τだけ遅延
された時刻t8にオン信号ｈを駆動ラツチ回路４″
に与える。これに伴い該回路４″は駆動信号S3を
変換部Ｇ３のスイツチングトランジスタに印加し
てこれをターンオンさせる（信号ｊ）。キヤパシ
タ７はFET６のオンにより一且放電され、再び
出力電圧検出信号Sdに比例する定電流で充電され
る。キヤパシタ７の充電々圧は比較器１０″によ
り３相交流入力のＷ―Ｕ相間電圧に比例する電圧
を全波整流した正弦波形状電圧と比較され、比較
器１０″はこれら双方の電圧が等しくなつた時点
t9でオフ信号ｉを駆動ラツチ回路４″に与える。
これに伴い回路４″は駆動信号S3の供給を停止し、
変換部Ｇ３はそのスイツチングトランジスタの蓄
積時間の経過ターンオフする（信号ｊ）。整流器
９，９′，９″のいずれもが非導通の区間ではイン
ダクタL2に蓄えられたエネルギがダイオードD10
を介して通流する。この様に各部が動作して１周
期Ｔが終了する。尚、第３図において１５は各全
波整流器１１，１１′，１１″の順方向ドロツプに
よる悪影響を打消すための補償用ダイオードであ
る。以上の動作説明を要約すれば、各変換部にお
けるスイツチングトランジスタは時分割、つまり
多相交流入力電圧の１周期よりも充分に小さい各
周期内で順次スイツチング動作し、しかもオンし
ているスイツチングトランジスタのターンオフに
伴い次のスイツチングトランジスタがオンする様
になつており、更に各変換部におけるスイツチン
グトランジスタは出力電圧検出信号と各相間電圧
に比例する正弦波形状電圧との積に比例するパル
ス幅で制御され、且つ各スイツチング素子は各相
間電圧の整流された正弦波状電圧を開閉してい
る。従つて各変換部のスイツチングトランジスタ
は、多相交流の周期よりも充分に短い周期毎に多
相交流の各相より出力側に取り出されるエネルギ
が多相交流の瞬時電圧値の２乗に比例する値
（Ksin2θt：Ｋは定数）と制御量との積に比例する
様に、スイツチング制御されるのが分る。 更にこの制御方法を分り易くするために第５図
によつてＵ相を中心にした180゜区間における変換
部の３相交流入力波形を説明する。第５図Ａにお
いてV1はＵ―Ｖ相間電圧波形、V2はＶ―Ｗ相間
電圧波形、V3はＷ―Ｕ相間電圧波形を示し、同
図ＢにおいてU1，U2，U3は３相交流入力波形の
30゜間隔に相当する時刻t0〜t5から始まる夫々の周
期における整流器D9，D9′，D9″の出力波形を拡
大して夫々示している。各変換部Ｇ１〜Ｇ３は、
例えば20KHzの変換周波数で動作し、各変換部Ｇ
１〜Ｇ３が３相交流入力の対応する相間電圧を
20KHzの変換周波数で開閉する。第５図において
鎖線で示す様に、Ｕ―Ｖ相間電圧V1が零値であ
る時刻t0から始まる１周期における各出力電圧波
形は、前記実施例で詳述した様に出力電圧検出信
号Sdに依存するキヤパシタ７の充電々圧と相当す
る各相間電圧の瞬時値との比較によつて決定され
るパルス幅で各変換部Ｇ１〜Ｇ３のスイツチング
トランジスタが制御され、且つこれらのスイツチ
ングトランジスタが相当する各相間電圧を全波整
流した正弦波状電圧を開閉することを考え併せれ
ば、時刻t0における入力V1に対応する出力U1は
パルス幅及び振幅ともに非常に小さく、入力V2
に対応する出力U2及び入力V3に対応する出力U3
は双方共にほぼ等しく、かつ出力U1に比べてパ
ルス幅と振幅の双方とも充分に大きくなることが
容易に理解される。 次に図示の関係上、相交流入力のＵ相の30゜に
相当する時刻t1（勿論時刻t0〜t1の間でも20KHzの
変換周波数で各変換部は動作している）で始まる
周期について説明すると、出力U1は入力V1が正
弦波形で上昇するに伴いパルス幅及び振幅ともに
増大し、出力U2は入力V2が最大振幅になるに伴
いそのパルス幅及び振幅ともに最大になる。また
出力U3は時刻t1で入力V3がV1にほぼ等しくなる
に伴い、パルス幅及び振幅ともに出力U1にほぼ
等しくなる。以下時刻t2，t3……t5から始まる各
周期についても同様に説明される。 つまりこの実施例では多相交流入力の周波数を
50Hzとすると、その各周期を20KHzの変換周波数
で400等分し、この400等分した各変換周期におい
て変換部Ｇ１〜Ｇ３を前述の通りの制御方法で時
分割制御している。400等分された各変換周期に
おける出力電圧Ｕ１〜Ｕ３の総和は出力電圧検出
信号Vdと基準値との差である誤差信号に対応し
て制御されるので、この検出信号Vdが一定であ
れば、上記式(3)により各周期における出力電圧Ｕ
１〜Ｕ３の総和が互いにすべて等くなることが分
かる。この様子は第５図Ｂにおいて、出力電圧Ｕ
１，Ｕ２，Ｕ３を時間の経過にそつて一列に並べ
て変換周波数を充分高くして考えてみれば、その
包絡線は限りなく直流に近づくことで分かる。 従つて前述の(3)式より入力側の瞬時電力Piは一
定であるので、出力側に得られる瞬時電力が一定
となり、前述のパルス幅制御が入力周波数に対し
て十分に高い変換周波数であれば、当然に入力側
では高周波成分を除くだけで正弦波形状の電流が
流れる。この実施例でも多相交流入力の周波数よ
りも充分に高い20KHzの変換周波数による各周期
の出力U1〜U3の総和がほぼ一定なので、リツプ
ルの小さい直流出力電圧を得ることが出来、入力
側には高調波成分の極めて少ない正弦波形状の電
流が流れることが容易に理解できる。 またこのAC―DC変換によれば、前述からも分
る様に変換部Ｇ１のスイツチングトランジスタの
オフに伴い変換部Ｇ２のスイツチングトランジス
タがターンオンし、そのターンオフに伴い変換部
Ｇ３のスイツチングトランジスタがターンオンす
る様に制御し得るので、オン―オン型のコンバー
タを利用して出力側を並列接続でき、かつ低電圧
大電流において高調波化し易く、しかも実施例に
用いたコンバータの最大デユーテイである1/2ま
で利用率を高めることが出来る。この様な追従制
御を可能とするためには、各変換部におけるスイ
ツチングトランジスタのキヤリア蓄積時間の影響
を除くためにほぼ等しい時間だけ遅延してオン信
号が与えられる様にすると共に、パルス幅におけ
る入力電圧との比例精度を向上させるため、コン
デンサ７の充電はこの遅延時間が始まる前より行
われ始めることが望ましい。 次に斯かるAC―DC変換により得られた具体的
な特性例を述べる。但し高調波は２次から45次ま
での範囲である。 入力が３相交流（50Hz）の200V、出力が
DC48V、30Aの場合： 入力電圧の高調波分―Ｕ―Ｖ：1.67％、Ｖ―
Ｗ：1.41％、Ｗ―Ｕ：2.22％ 入力電流の高調波分―Ｕ：5.02％、Ｖ：4.07
％、Ｗ：4.75％ 力率―0.982、効率―88.3％ となる。 前述の様な制御方法は第６図に示す構成の整流
装置にも適用でき、この整流装置において整流器
D9，D9′及びD9″の出力はダイオードD11，D11′及
びD11″などを介して直列接続される。 次に第７図は変換部Ｇ１〜Ｇ３がスイツチング
素子によりブリツジ構成され、セツタタツプの両
波整流回路が直列接続されている場合を示す。 この整流装置においても基本的な制御方法は前
に述べた実施例の方法と全く同じであるので詳述
しない。 次に第８図に示す整流装置は出力側の整流回路
を全波整流ブリツジD9，D9′，D9″とし、夫々の
一方の整流アームd1，d1′，d1″を並列接続して第
１のインダクタL2に直列し、他方の整流アーム
d2，d2′，d2″を並列接続して別の第２のインダク
タL2″に直列している。この装置の基本的な制御
方法も最初の実施例と同じであるが、各変換部が
１個のインダクタL2又はL2′に供給する電圧の波
形の最大デユーテイは１に制限されるから、正、
負のサイクルに分けて各変換部の出力電圧波形の
最大デユーテイの1/2まで利用できるよう、別々
のインダクタL2，L2′から電流を取り出す様にし
たことを特徴とし、スイツチング素子の利用率を
向上させることが出来る。 次に第９図は６個の双方向性スイツチング素子
Ｓ１〜Ｓ６を３相全波整流構成に接続した基本的
なオン―オン型の３相整流装置を示し、平滑用イ
ンダクタL2はこれを流れる電流が変換周期で一
定になる程度に大きなインダクタンスを有する。 基本的な制御技術は第２図に関連して述べた制
御方法と同じなので詳述しないが、下記表にＵ―
Ｖ相間電圧の0゜から2πまでの期間におけるスイツ
チング素子Ｓ１〜Ｓ６のスイツチング動作のシー
ケンスの一例を示す。
以上述べた様に本発明によれば、スイツチング
素子を多相交流の周波数よりかなり高い変換周波
数でスイツチングさせ、その変換周波数による周
期毎に各相より出力側に取り出すエネルギが多相
交流の２乗と制御量との積に比例すると共に、各
相から取り出すエネルギの総和が前記制御量に比
例する様に制御しているので、高調波成分の非常
に小さい入力電流を流すことが出来るために通信
回路などにおける高調波成分による誘導障害を防
ぐことが出来、また高周波リツプルの小さい一定
の出力電圧を得ることが出来る。更にこの発明に
よれば、入力側の整流回路と変換部との間に平滑
回路を設ける必要がないので装置を小型化でき
る。 尚、スイツチング素子としてトランジスタの他
にサイリスタなどを用いることが出来るのは当然
であり、以上の実施例では対称３相交流入力につ
いて述べたが、他の多相入力又は２相３線式でも
同様であり、入力波形が多少変形している場合で
も帰還ループでもつて入力におけるエネルギの流
れを一定に制御することにより出力におけるリツ
プルの低減を行える。
素子を多相交流の周波数よりかなり高い変換周波
数でスイツチングさせ、その変換周波数による周
期毎に各相より出力側に取り出すエネルギが多相
交流の２乗と制御量との積に比例すると共に、各
相から取り出すエネルギの総和が前記制御量に比
例する様に制御しているので、高調波成分の非常
に小さい入力電流を流すことが出来るために通信
回路などにおける高調波成分による誘導障害を防
ぐことが出来、また高周波リツプルの小さい一定
の出力電圧を得ることが出来る。更にこの発明に
よれば、入力側の整流回路と変換部との間に平滑
回路を設ける必要がないので装置を小型化でき
る。 尚、スイツチング素子としてトランジスタの他
にサイリスタなどを用いることが出来るのは当然
であり、以上の実施例では対称３相交流入力につ
いて述べたが、他の多相入力又は２相３線式でも
同様であり、入力波形が多少変形している場合で
も帰還ループでもつて入力におけるエネルギの流
れを一定に制御することにより出力におけるリツ
プルの低減を行える。
第１図は従来の整流装置の制御方法を説明する
ための図、第２図は本発明の一実施例を実施する
ための整流装置の一例を示す図、第３図はその制
御回路のブロツク構成を示す図、第４図は各部の
動作のタイミングを示す信号を表わした図、第５
図は入、出力側の波形を説明するための図、第６
図乃至第８図及び第９図乃至第１１図は夫々本発
明に係る整流制御の制御方法を実施例するための
整流装置の異なる例を示す図である。 Rec１〜Rec３……整流回路、Ｇ１〜Ｇ３……
変換部、Ｆ……負荷、Cpo……制御回路、１……
基準信号発生器、２，２′，２″……リセツトパル
ス形成回路、３，３′，３″……遅延回路、４，
４′，４″……駆動ラツチ回路、５……OR回路、
８……誤差増幅器、９……可制御定電流源、１
０，１０′，１０″……比較器。
ための図、第２図は本発明の一実施例を実施する
ための整流装置の一例を示す図、第３図はその制
御回路のブロツク構成を示す図、第４図は各部の
動作のタイミングを示す信号を表わした図、第５
図は入、出力側の波形を説明するための図、第６
図乃至第８図及び第９図乃至第１１図は夫々本発
明に係る整流制御の制御方法を実施例するための
整流装置の異なる例を示す図である。 Rec１〜Rec３……整流回路、Ｇ１〜Ｇ３……
変換部、Ｆ……負荷、Cpo……制御回路、１……
基準信号発生器、２，２′，２″……リセツトパル
ス形成回路、３，３′，３″……遅延回路、４，
４′，４″……駆動ラツチ回路、５……OR回路、
８……誤差増幅器、９……可制御定電流源、１
０，１０′，１０″……比較器。
Claims (1)
- 【特許請求の範囲】 １ 多相交流を入力とし、スイツチング素子のオ
ン時に該スツチング素子を介して出力にエネルギ
を送出して出力電圧を得る整流装置の制御方法に
おいて、前記各相のスイツチング素子を多相交流
の周波数より高い変換周波数で、且つこの変換周
波数で決まる各周期においてオンしている相のス
イツチング素子のオフに伴い他の相のスイツチン
グ素子がオンするごとくして上記各相のスイツチ
ング素子が順次一通りスイツチング動作を行う様
に制御すると共に、前記変換周波数で決まる各周
期において多相交流の各相より出力側に取り出れ
る電力が多相交流の瞬時電圧の２乗に比例する値
と検出信号に応じた制御量とに依存する様に制御
することを特徴とする整流装置の制御方法。 ２ 各相の前記スイツチング素子が予め決められ
たシーケンスでスイツチング動作を行うことを特
徴とする特許請求の範囲１に記載した整流装置の
制御方法。 ３ 各相の前記スイツチング素子が多相交流入力
の各相における検出された電圧値の大きい又は小
さい相の順序でスイツチング動作を行うことを特
徴とする特許請求の範囲１に記載した整流装置の
制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173646A JPS5963976A (ja) | 1982-10-01 | 1982-10-01 | 整流装置の制御方法 |
| JP1030640A JPH01252174A (ja) | 1982-10-01 | 1989-02-09 | 整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173646A JPS5963976A (ja) | 1982-10-01 | 1982-10-01 | 整流装置の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963976A JPS5963976A (ja) | 1984-04-11 |
| JPS642033B2 true JPS642033B2 (ja) | 1989-01-13 |
Family
ID=15964467
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57173646A Granted JPS5963976A (ja) | 1982-10-01 | 1982-10-01 | 整流装置の制御方法 |
| JP1030640A Pending JPH01252174A (ja) | 1982-10-01 | 1989-02-09 | 整流装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1030640A Pending JPH01252174A (ja) | 1982-10-01 | 1989-02-09 | 整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JPS5963976A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0523983U (ja) * | 1991-05-10 | 1993-03-30 | 東京ユタカ電子株式会社 | 疑似線香立て |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06101932B2 (ja) * | 1986-01-11 | 1994-12-12 | 株式会社日立製作所 | Ｐｗｍ形コンバ−タの制御装置 |
| DE3603071A1 (de) * | 1986-02-01 | 1987-08-06 | Leybold Heraeus Gmbh & Co Kg | Gleichstrom-wechselstrom-wandler mit asymmetrischer halbbrueckenschaltung |
| JP2566579B2 (ja) * | 1987-06-25 | 1996-12-25 | 三菱電機株式会社 | 電力変換装置 |
| JPH05336752A (ja) * | 1992-05-27 | 1993-12-17 | Hitachi Ltd | スイッチングレギュレータ |
| JP2005223978A (ja) * | 2004-02-04 | 2005-08-18 | Fuji Electric Fa Components & Systems Co Ltd | モータ駆動装置 |
| US8687388B2 (en) * | 2012-01-31 | 2014-04-01 | Delta Electronics, Inc. | Three-phase soft-switched PFC rectifiers |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58133170A (ja) * | 1982-01-29 | 1983-08-08 | Matsushita Electric Works Ltd | 直流電源装置 |
-
1982
- 1982-10-01 JP JP57173646A patent/JPS5963976A/ja active Granted
-
1989
- 1989-02-09 JP JP1030640A patent/JPH01252174A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0523983U (ja) * | 1991-05-10 | 1993-03-30 | 東京ユタカ電子株式会社 | 疑似線香立て |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5963976A (ja) | 1984-04-11 |
| JPH01252174A (ja) | 1989-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5283726A (en) | AC line current controller utilizing line connected inductance and DC voltage component | |
| EP0021714B1 (en) | Rectifier power-supply circuits | |
| EP0678972B1 (en) | A control circuit for an inductive load | |
| US5519306A (en) | Constant voltage circuit and a stabilized power supply unit | |
| US7659700B2 (en) | Charge-transfer apparatus and method | |
| US20120235607A1 (en) | Dc bus boost method and system for regenerative brake | |
| US10998829B2 (en) | True DC current source | |
| US20180048242A1 (en) | Three-phase/single-phase matrix converter | |
| KR20170064100A (ko) | 고역률 고효율 인터리브드 듀얼-벅 컨버터 및 제어방법 | |
| GB2294165A (en) | Power supply for providing a dc supply from a multiphase ac source | |
| US4253139A (en) | Power conversion and regulation system | |
| JPS642033B2 (ja) | ||
| Kwon et al. | Automatic voltage regulator with fast dynamic speed | |
| JP3129971B2 (ja) | トランスレス型三相コンバータ装置 | |
| Borst et al. | Voltage control by means of power thyristors | |
| JPH0113313B2 (ja) | ||
| Sayed et al. | Modeling and control of bidirectional isolated battery charging and discharging converter based high-frequency link transformer | |
| GB2152771A (en) | Power supply circuit | |
| JPH0789742B2 (ja) | 電力変換装置 | |
| Takahashi et al. | High power factor switching regulator with no rush current | |
| JP5748804B2 (ja) | 電力変換装置 | |
| JP3690558B2 (ja) | 多相電圧形コンバータ | |
| JP2618931B2 (ja) | 電力変換装置 | |
| Chibani et al. | A new control topology of single-stage HF link switch-mode rectifier with sinusoidal line current | |
| JPS6035892B2 (ja) | 電力変換装置 |