JPH021613A - 抵抗手段を利用したｃ−ｍｏｓｔｔｌインプットバッファー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、抵抗手段を利用したＣ−ＭＯＳＴＴＬインプ
ットバッファーに関するもので、第１バツフアーと第２
バツフアーに供給電圧を１個ずつ追加するのにおいて、
抵抗を介在して外部の供給電圧と外部の接地電圧により
ロジックが構成されるＣ−ＭＯ８回路と、ＴＴＬ電圧水
準を持つシステムとのインタフェースを一層効果的に遂
行するようにしたものである。

（従来の技術） Ｃ−ＭＯＳ回路のＴＴＬインプットバッファーは、その
目的がＴＴＬロジックの電圧水準を受は入れて、それを
Ｃ−ＭＯＳロジックの電圧水準にて効果的に伝達するこ
とである。このようなＣ−ＭＯＳ　　ＴＴＬイ°ンプッ
トバツファーが取り揃える理想的な条件としては、第１
に、Ｃ−ＭＯ８回路が動作をしていない間のスタンバイ
電流が小さいこと。第２に、ＴＴＬ電圧水準に流入する
入力ハイ電圧Ｖ　と入力ロー電圧ＶｌＬ間に、その情報
ｌｌ をＣ−ＭＯ８回路内に伝達する速度の変化幅が小さいこ
とであるし、第３にＣ−ＭＯ８回路に供給される外部の
電圧■Ｃｏの変化に対する速度の変化幅が小さいこと。

第４に、ＴＴＬ入力電圧のマージンが十分であること、
第５に、ＴＴＬインプットバッファーがアドレス或はデ
ータを取り揃える場合、そのセットアブタイム及びホー
ルドタイムの調節が容易であること。

このような目的を達成するため従来のＣ−ＭＯＳ　　Ｔ
ＴＬインプットバッファーは、第１供給電源２０と第２
供給電源３０によって動作する第１バツフアー１０にて
第１バッファ一部１００を形成し、ＴＴＬインプットの
提供を受は取って第１バツフアー１０を介して第２バツ
フアー４゜に提供し、第１供給電源５ｏと第２供給電源
６０によって動作する第２バツフアー４ｏにて第２バッ
ファ一部２００を形成してなるものである。

（発明が解決しようとする問題点） しかし、このような構成によるＣ−ＭＯ８ＴＴＬインプ
ットバッファーは、スタンバイ電流量が相当に大きくな
り、ＴＴＬ入力電圧水準が入力ハイ電圧である時と入力
ロー電圧である時の速度の差が大きく、外部の供給電圧
の変化に対する速度の変化が太き（なり、ＴＴＬ入力電
圧のマージンが小さくなる短点がある。

このような点を補完して、本発明は安定された速度、容
易な入力信号のタイミング調整、幅広い入力ロー電圧と
入力ハイ電圧のマージン、小さいスタンバイ電流量を提
供するようにしたもので、図面を参照して詳細に説明す
る。

（実施例） ＴＴＬインプットが提供される第１バッファー１５〇一
側に第１供給電源２００と第２供給電源３００を、他側
に第３供給電源４５０を提供するようにして第１バッフ
ァ一部１０００を形成し、第１バッファ一部１０００の
出力を受ける第２バッファー５００一側に第１供給電源
を、他側に第２供給電源７００と第３供給電圧を提供す
るようにして第２バッファ一部２０００を形成してなる
ものである。

第１供給電源２００，６００は外部から印加する外部の
供給電源ＶＣｃにて構成し、第２供給電源３００は外部
の供給電源Ｖｃｃと抵抗ＲＶＣＣによる電圧降下値Δ■
ｏｃを提出するようにした。

第２供給電源３００をＰ−ＭＯＳ　　ＴＲ，。

ＴＲ２に直列供給し、Ｎ−ＭＯＳ　　ＴＲ５゜ＴＲ、Ｔ
Ｒ３を直結Ｌ／Ｔ、第３供給電源４５０を印加するが、
Ｍ−ＭＯＳ　　ＴＲ３，ＴＲ５両端に結合されたＮ−Ｍ
ＯＳ　　ＴＲ６のソースとグー］−及びＰ−ＭＯＳ　　
ＴＲ，ゲートに各々並列連結し、Ｎ−ＭＯＳ　　ＴＲ、
ＴＲ５とＰ−ＭＯ８ＴＲ２のゲートを共通にして、ＴＴ
Ｌインプットを提供するようにしてＮ−ＭＯＳ　　ＴＲ
３ゲートに第１供給電源２００を印加し、Ｐ−ＭＯ８Ｔ
Ｒ２とＮ−ＭＯＳ　　ＴＲ３を結合させて第１バツフア
ー１５０を構成する。

第３供給電源４５０．８００は外部の接地電源■　であ
る。

Ｓ 第２供給電源７００は外部の接地電源Ｖｓｓと抵抗Ｒに
よる電圧降下値Δ■ｓｓにて構成する。

ＳＳ 第１供給電源６００をＰ−ＭＯＳ　　ＴＲ７゜ＴＲとＮ
−ＭＯＳ　　ＴＲ９に直列供給し、Ｐ−ＭＯＳ　ＴＲ８
出力に第３供給電源８００をソースとゲートに提供する
Ｎ−ＭＯＳ　　ＴＲ１ｏを印加し、Ｐ−ＭｏＳ　　ＴＲ
７とＮ−ＭｏＳ　　ＴＲ，ｏのゲートを共通にし、Ｎ−
ＭｏＳ　　ＴＲ９ソースに第２供給電源７００を提供し
、Ｎ−ＭｏＳＴＲ９とＰ−ＭｏＳ　ＴＲ８のゲートを共
通にして第１バッファー１５０信号の供給を受けるよう
にし、Ｎ−ＭｏＳ　　ＴＲ９とＰ−ＭｏＳ　　ＴＲ８の
接点で出力（５ｉａｎａｌ、　Ｘ　）を供給するように
して第２バツフアー５００を構成する。

図面中、Ａは外部の供給型ｍ　ｖ　ｃｃが抵抗Ｒｖｃｃ
によって電圧降下された支点、ＢはＰ−ＭｏＳＴＲ，Ｔ
Ｒ２の連結支６ＳＣはＰ−ＭＯ８ＴＲ２とＮ　−Ｍ　Ｏ
，Ｓ　　Ｔ　Ｒ３の連結点、ＤはＮ−ＭｏＳ　　ＴＲ、
ＴＲ４の連結点、ＥはＮ−ＭｏＳ　　ＴＲ、ＴＲ５の連
結点、ＦはＰ−ＭｏＳ　　ＴＲ、ＴＲ８の連結点、Ｇは
ＰＭｏＳ　ＴＲ８とＮ−ＭｏＳ　　ＴＲ９の連結点、Ｈ
はＮ−ＭｏＳ　　ＴＲ９と第２供給電源７００の連結点
である。

このように構成された本発明の動作について詳細に説明
する。ＴＴＬインプットがスタンバイ状態（２，４Ｖ）
に継続留まる間、Ａ点はＶ。ＣΔＶ　の電圧を持つ。Ｐ
−ＭｏＳ　　ＴＲ１はそのＣ ゲート電圧ＶｓｓとＡ点間の電圧差の絶対値■。０ΔＶ
ｏＣが自体のスレショルドホールド電圧の絶対値（約１
．０Ｖ）より大きいので、Ｂ点にＡ点の電圧をそのまま
伝達する。

Ｐ−ＭｏＳ　　ＴＲ２はそのゲート電圧（２，４■）と
Ｂ点との電圧差の絶対値Ｖ。。−ΔＶｃｃ２．４ｖが自
体のスレショルドホールド電圧の絶対値より大きいから
オン状態であってＢ点の電圧は０点にそのまま伝達する
ようにする。Ｎ−ＭｏＳ　　ＴＲ５１，；１のゲート入
力’ｉａ圧（２，４Ｖ）とＶｓｓとの電圧差２．４Ｖ−
Ｖ、が自体のスレショルドホールド電圧（約０．８Ｖ）
より大きいからオン状態であって、Ｅ点の電圧はＶ　　
Ｉ、：１７２き出ＳＳ す。Ｎ−ＭｏＳ　　ＴＲ４はそのゲート入力電圧（２，
４Ｖ）とＥ点、！：のＩ圧着２．４Ｖ−Ｖ　　がＶＳ 自体のスレショルドホールド電圧より大きいからオン状
態であって、Ｄ点の電圧はＥ点を介してＶ　に汰き出す
。Ｎ−ＭｏＳ　　ＴＲ３はそのゲーＳ ト入力電圧ＶＣｏとＤ点との電圧差Ｖ。ｃ−Ｖｓｓが自
体のスレショルドホ−ル電圧より大きいから、０点の電
圧はＤ点とＥ点を介してＶｓｓに抜き出す。

結局、■　から抵抗ＲとＰ−ＭｏＳ　　ＴＲ１゜ｃｃ　
　　　　　　　　　　ｖｃｃ ＴＲ２を介して０点に常に一定な電流が流れ、同様に０
点からＮ−ＭｏＳ　　ＴＲ、ＴＲ４゜ＴＲ５を介してＶ
Ｓ、で常に一定な電流が流れるし、この時Ｃ点に流入す
る電流量と０点から扱き出す電流量の比率により０点の
電圧が決定される。スタンバイ状態では０点から■、。

に抜き出す電流量が■。Ｃから０点に流入する電流量よ
り大きいから、０点は殆どＶｓｓに近い電圧を一定に持
っている。

Ｎ−ＭｏＳ　　ＴＲ１ｏは、そのゲート入力電圧が■８
．であって常にオフされているし、Ｐ−ＭｏＳＴＲ７は
ゲート入力電圧■。Ｃとの電圧差の絶対値■ｃｃ−Ｖｓ
ｓが自体のスレショルドホールド電圧の絶対値より高い
から、常にオンされＶ。。電圧を１点にそのまま伝達す
る。０点が殆どＶ　に近い電Ｓ 圧を持っているからＰ−ＭｏＳ　　ＴＲ８はそのゲート
入力電圧と１点との電圧差の絶対値がその自体のスレッ
ショルドホールド電圧が絶対値より大きいから、常にオ
ン状態であって１点の電圧Ｖ。ＣをそのままＧ点の出力
（Ｓｉｇｎａｌ、　Ｘ）にて伝達する。Ｎ−ＭｏＳ　　
ＴＲ９は０点の電圧が殆どＶＳ３に近いＨ点の電位がＶ
　＋ΔＶｓｓであるから、そＶＳ の電位差の絶対値が自体のスレショルドホールド電圧よ
り小さいからオフされている。

ＴＴＬインプットの電圧が■１．（インプットハイ電圧
−２，４Ｖ）からＶｌ、（インプットロー電ＩＩ＝０．
８Ｖ’）　に２える場合、Ｐ−ＭｏＳＴＲ２のゲート入
力電圧とＤ点との電圧差の絶対値が増加するから、Ｖｏ
ｃから０点に流入する電流量が増加する。

この時、Ｎ−ＭｏＳ　　ＴＲ５のゲート電圧とｖｓｓと
の電圧差が次第に減るし、Ｎ−ＭｏＳＴＲ４のゲート入
力電圧とＥ点との電圧差が次第に減るのに従い、０点か
らＶｓｓに扱き出される電流量が減少し■ＩＬが０．８
Ｖに到達すれば、ＮＭＯＳＴＲ、ＴＲ４は殆どオフ状態
になり、０点の電圧はハイ状態■　−ΔＶｃｃになる。

Ｃ点Ｃ の電圧がハイ状態になれば、０点とＦ点間の電圧差の絶
対値がＰ−ＭＯＳ　　ＴＲ８のスレッショルドホールド
電圧の絶対値より小さいから、Ｎ−ＭＯＳ　ＴＲ８はオ
フされるし、０点とＨ点間の電圧差の絶対値がＮ−ＭＯ
Ｓ　　ＴＲ９のスレッショルドホールド電圧より大きい
からＮ−ＭＯ８ＴＲ９はオンされ、Ｇ点の電圧がＮ−Ｍ
Ｏ８ＴＲ９と抵抗Ｒｖｓｓを介して■ｓｓに後き出され
るので、出力（Ｓｉｇｎａｌ、　ｘ　）はロー状ｉｖ、
＋Δｖｓｓになる。

ＴＴＬインプット電圧がＶ■［（０，８Ｖ）からＶｌＨ
（２，４Ｖ）・に増加する場合は、Ｐ−ＭＯ８ＴＲ２を
介して０点に流入する電流の量が減少し、Ｎ−ＭＯＳ　
　ＴＲ、ＴＲ５を介してＶ８．に扱き出す電流の量が増
加して、０点の電圧がロー状態になれながらＮ−ＭＯＳ
　　ＴＲ９をオフさせるし、Ｐ−ＭＯＳ　　ＴＲ８をオ
ンさせて出力（Ｓｉａｎａｌ。

Ｘ）はハイ状態ＶＣＣになる。

本発明により改善される既存の問題点としては、第１に
、スタンバイ電流量の極少化、第２に、ＴＴＬインプッ
ト電圧変化に対するスピード変化の極少化、第３に、Ｖ
Ｃｏ変化に対するスピード変化の極少化、第４に、幅広
いインプット電圧のマージンである。

第１に、スタンバイ電流量に対しては、第２図に示した
本発明の回路の場合、電流が多く流れる條件である高い
外部供給電源電圧（Ｖｏｏ＝６Ｖ）と低温（−１０℃）
でＴＴＬインプットが２．ＯＶの時０．１８ｍＡが流れ
るし、同じ條件で第３図に示した既存の回路を最適化し
た時０．３７１１１Ａが流れたから、その改善効果とし
て既存の電流量を約１７２に減らしたのをわかるもので
ある。

本発明では、抵抗ＲｖＣｃを使用するのによりＰＭＯＳ
ＴＲ４に供給される電圧をＶＣ６ΔＶ、。に減らしたか
ら、Ｐ−ＭＯＳ　　ＴＲ１を介して回路の内部に流入す
る電流の母が次第に減少した。

そのため、スタンバイ電流の量を減少することができる
。

第２に、ＴＴＬインプット電圧の変化に対するスピード
差の極少化は、第５図及び第６図に図示しであるし、本
発明のスピードはインプット電圧の変化が完了されたの
ちから、出力（Ｓｉｇｎａｌ、　Ｘ　）（Ｓｉｏｎａｌ
、　Ｓ　）の中間電圧水準迄到達する時間１、．１Ｈを
意味する。

■ｌ１１＝２．４Ｖの時のｔＩＩと、Ｖ■、＝０．８Ｖ
の時の１１間のスピード差を比較すると、次の表１の通
りである。

表１に示した通り、本発明のＴＴＬインプットバッファ
ーは、その入力にＶＩＨからＶＩＬに変える時と、ｖＩ
ＬからＶｌＨに変える時のスピード差が既存のインプッ
トバッファーより減少した。尚、既存の回路から最も遅
い１Ｌと最も遅いｔｌｌの差はＱ、９ｎｓで、本発明で
はその差が０．２ｎｓに減少した。

ＴＴＬインプットバッファーの１日と１．の差は、その
インプットがアドレス或はデーターである場合にそのイ
ンプットのハイ状態或はロー状態に従うセットアブタイ
ム及びホールドタイムの差を作るから、１．とｔ、の差
を減少するのにより、セットアブタイム及びホールドタ
イムを安定させることができる。尚、前記の第５図に示
した通り、ＶＩＬ電圧水準の変化、又、■ＩＩＩ電圧水
準の変化に対する各々１．１Ｈの変化幅も本発明のイン
プし ットバツファーは小さく作る。

第２図に示す本発明のＴＴＬインプットバッファーで入
力電圧がＶｌＨ（２，４Ｖ）からＶＩＬ（０，８Ｖ）に
変化する時、Ｎ−ＭＯＳ　　ＴＲ４゜ＴＲ５のゲートと
ソースとの電圧差は各々のスレショルドホールド電圧と
殆ど等しいか同一であるから、Ｎ−ＭＯＳ　　ＴＲ、Ｔ
Ｒ５はオフされ、０点からＶｓｓに扱き出される電流は
ない状態で■　からＰ−ＭＯＳ　　ＴＲ、ＴＲ２を介し
て流ｃｃ　　　　　　　　　　　　　　　　　１人する
電流は０点をハイ状態に作り、これは尚Ｐ−ＭＯ８ＴＲ
８をオフさせるしＮ−ＭＯ８ＴＲ９をオンさせて、Ｇ点
の値をＶｓｓに出すことにより出力（Ｓｉｇｎａｌ、　
Ｘ）をロー状態に作る。

しかし、ＴＴＬ入力電圧がＶＩ、（０，８Ｖ）からＶｌ
Ｎ（２，４Ｖ）に変エル場合は、Ｐ−ＭＯ８ＴＲ、ＴＲ
２が継続オンされている状態で、Ｐ−ＭＯ８ＴＲ、ＴＲ
２を介して流入する電流を減少させ、Ｎ−ＭＯＳ　　Ｔ
Ｒ、ＴＲ４゜ＴＲ５を介してＶｓｓに抜き出す電流の陽
を増加させるものであるため、０点の電圧がロー状態に
なる時間が長くなるから、Ｇ点即ち、出力（Ｓｉｇｎａ
ｌ。

Ｘ）がハイになる時間が長くなって入力電圧がｖＩｌｌ
からＶＩ［に変える時のスピード１．とＶＩＬからＶｌ
ｌｌに変える時のスピード１Ｈ間に差が生じることにな
る。

本発明においては、第２図の抵抗Ｒｖｃｃを使用してＴ
ＴＬ入力電圧がＶ　から■１□に変える場合、Ｌ ０点からｖｓｓに抜き出す電荷の量を減少し、抵抗Ｒに
よってＨ点にＶ　＋Δｖｓｓが存在してＣｖｓｓ　　　
　　　　　　　　　　　　　　　　　ｓｓ点がローに落
ちる時よりも早＜Ｎ−ＭＯ８ＴＲ９がオフされるように
するから、出力（５ｉｏｎａｌ、　Ｘ　）が迅速にハイ
状態に変えるようにして、ｔ、とｔｌｌのスピード差を
極少化させた。

表１のＶＣ６＝４■／１００℃條件で、ｔ■が１Ｌより
早いことは、１Ｈが最も遅い條件である６Ｖ／−１０℃
でｔｌｌが余り遅くなるのを防止するためにＮ−ＭＯＳ
　　ＴＲ、ＴＲ５の大きさを大きく調整したためである
。

第３に、ＶＣｃ即ち外部供給電圧の変化に対するＴＴＬ
インプットバッファーのスピード変化幅の極少化は、第
５図から得られる次の表２を参照する。

表２は各々の入力電圧において、ｖｃＣ変化に対するス
ピードの変化を示す。

前記衣２に示した通り、ＶｃＣの変化に従うΔｔ１及び
Δｔ１１の値は本発明の回路の場合減少された。■　に
対するｔ、及び１Ｈの変化幅はＣＣ ＴＴＬインプットバッファーの入力が制御信号である場
合、全体回路の動作速度に影響を与えてその入力がアド
レスかデーターである場合、その自体のセットアブタイ
ム及びホールドタイムに［１Δ■　　とし、この時Ｎ−
ＭＯ８ＴＲ９がオン　ｃ　ＩＩ されている場合、抵抗Ｒｖｓｓが占める電圧をΔ■　　
とし、低いＶＷ圧をＶ　　１この時、５Ｓｉｌ　　　　
　　　ＣＣＣＣＬ 抵抗Ｒが占める電圧をΔＶＣｃ、とし、この時、ＶｃＣ Ｎ−ＭＯＳ　　ＴＲ９がオンされている場合、抵抗Ｒが
占める電圧をΔＶ５８．とする。

ＳＳ ＶｃｃＨ〉ＶｃＣしであるから を与えることになる。だから、本発明では、ＶｃＣに対
するインプットバッファーのスピード変化を減少するこ
とにより、■ｃｃ変化に対する全体回路の動作速度を安
定させ、ｖＣｃ変化に対するアドレス及びデーターのセ
ットアブ及びホールドタイムを安定させた。

本発明では、外部の供給電圧■ｃＣとＣ−ＭＯ８０８回
路抵抗手段Ｒｖｃｃを使用し、Ｃ−ＭＯ８回路と接地ｖ
ｓｓ問に抵抗手段Ｒｖｓｓを使用することにより、ｖｃ
Ｃ電圧の変化が回路の動作速度に及ぶ影響を減少させた
。

■　電圧の変化がある場合、高い■Ｃｏ電圧をＣＣ Ｖ　　１この時、抵抗Ｒｖｃｃが占める電圧をＣＨ 第２図で■ＣＣ＝ＶＣＣＩである場合、Ａ点に伝達され
る電圧 ＝Ｖｃｃｌｌ−ΔｖｃｃＨ ■ＣＣ−■。６．である場合、Ａ点に伝達される電圧 ＝　ＶＣＣＬ　　−Δ■ＣＣＬ ｖｃｄｌ　−■ｃｃＬ　〉（ＶｃｃＨ−Δ■ＣｏＨ）−
く■ｃｃビΔ■ｏｃＬ）＝■ｃｃｌｌ　　”ｃｃＬ　　
’Δ■ｃｃＨ−ΔＶＣＣＬ　）即ち、■ＣＣ＝　Ｖｃｃ
Ｈである場合と■ｃｃ−Ｖｃｃｔである場合に対し、Ａ
点で示す電圧差は■。０の変化幅よりΔ■ｃｃｌｌ−Δ
■ＣＣ［だけ小さい。

第２図でＮ−ＭＯＳ 時、 ＴＲ９がオン状態になる Ｖ　　　＝Ｖ　　　−ΔＶ８．。

ＧＳ２　　　　　ＣＣＬ ｖＧＳｌ　−ＭＯＳ２　　＝■ｃｃＨ−”ｃｃＬ　　　
　’ΔＶｓｓｌ（−Δ■ｓｓＬ　　）　”ｃｃＨ−■ｃ
ｃＨ即ち、■ｏｃ＝Ｖｏｃｌｌである場合、■ＣＣ＝　
ｖＣＣＬである場合に対するＮ−ＭＯＳ　　ＴＲ９のＶ
Ｏ３差は、■　の変化幅よ′すΔＶ　　−Δ■５８．だ
け小ｃ　ｃ　　　　　　　　　　　　　　　ｓ　ｓ　ｔ
ｌさい。

結局、抵抗手段Ｒ、Ｒを使用するのに ｖｃｃ　　　　　　ｖｓｓ より、外部供給電源の変化が回路の動作速度に与える影
響は次第に減少した。

第４に、ＴＴＬ入力電圧の幅広いマージンに対しては、
第５図及び第６図により明らかである。

まず、第６図の入力電圧がｖ［、である場合、ＶＣ，＝
４Ｖ／１００℃において、既存の回路はＶ１１電圧が増
加するのに従い、本発明の回路よりそのスピードｔ、が
急激に遅くなり、この現状は供給電圧が低くなると、さ
らにはげしくなる。

■　の電圧がある水準以上に上がると、ｔ、の曲Ｌ 線のかたむき（ｓｌｏｐｅ　）は結局“’００″になる
し、この時はＴＴＬインプットバッファーが一部の入力
電圧をロー状態に取り入れることができない。

第６図での傾向を見れば、既存の回路がまず■″のかだ
むきを持つことになることをわかる。

それ故、本発明の回路は、既存の回路よりさらに高いｖ
■［電圧をローに取り入れることができる。

即ち、さらに高いＶＩＬマージンを有する。

入力電圧がｖＩＮである場合、第７図によると６Ｖ／−
１０℃において、既存の回路はｖＩＨ電圧が低くなるの
に従い、本発明の回路よりそのスピードｔＨが急激に遅
くなる。このような現状は供給電圧が低くなれば、さら
にはげしくなる。ＶＩｌ（電圧がある水準以下に下がる
とｔＩＩのかたむきはω”になるので、この時はＴＴＬ
インプットバッファーが外部の入力電圧をハイ状態に取
り入れることができない。第７図での傾向を見ると、既
存の回路がまず’　ｏｏ　”のかたむきを持つことにな
ることをわかる。それ故、本発明の回路は既存の回路よ
りさらに低い■１１１電圧をハイに取り入れることにな
る。即ち、さらに広いＶ■■マージンを有する。

従って、メモリ回路にはＴＴＬインプットバッファーが
多数使用されるから、本発明により全体回路のスタンバ
イ電流量を大幅減少させることになり、ＴＴＬインプッ
ト電圧水準がハイ（Ｖｌ、、）である時の速度と、ロー
（Ｖ　、、）である時の速度の差を減少させることがで
きるから、ＴＴＬインプットがアドレスデーターである
場合、入力がハイである時とローである時のそのセット
アブタイム及びホールドタイムを安定されることができ
るし、外部供給電圧の変化に従う回路動作速度の変化は
、ＴＴＬインプットバッファーの入力が制御信号である
場合、全体回路の動作速度の変化を持たせるし、その入
力がアドレスかデーターである場合、自体のセットアブ
タイム及びホールドタイムに影響を与えることになる。

それ故、本発明では、外部供給電圧の変化に対するＴＴ
Ｌインプットバッファーの速度変化を極少化することに
より、外部供給電圧の変化に対する全体回路の動作速度
と、アドレス及びデーターのセットアブタイムとホール
ドタイムを安定させるし、ＴＴＬ入力電圧はハイ状態が
２．４Ｖ、Ｏ−状態が０．８Ｖであるが、本発明の効果
によりもつと高いロー入力端子ともつと低いハイ入力電
圧を使用することになるから、ＴＴＬ入力電圧のマージ
ンを極大化することができるものである。

【図面の簡単な説明】

第１図は本発明のブロックダイアグラムである。 第２図は第１図の電子回路図である。 第３図は従来のＴＴＬインプットバッファーのブロック
ダイアグラムである。 第４図は第３図の電子回路図である。 第５図（ハ）はＴＴＬインプットがｖＩＩＩからｖＩＬ
に変える時の出力がｖｃｃ／２になる時のスピードを示
した波形図、および第５因０はＴＴＬインプツトがＶ　
から■１１１に変える時の出力が■。ｃ／２になる時の
スピードを示した波形図である。 第６図に）は第５図（ハ）のスピードグラフを示した図
、および第６図０は第５図■のスピードグラフを示した
図である。 （参照符号の説明） １５０・・・第１バツフアー　２００．６００・・・第
１供給電源、３００．７００・・・第２供給電源、４５
０．１８００・・・第３供給電源、５００・・・第２バ
ツフアー　１０００・・・第１バッファ一部、２０００
・・・第２バッファ一部、ｖｏｃ・・・外部の供給電源
、■　・・・外部の供給電源、Ｒ、Ｒｖ３．・・・抵抗
、ｓｓ　　　　　　　　　　　　　　　　　　　　　ｖ
ｃｃＴＲ、ＴＲ、ＴＲ、ＴＲ８・・・Ｐ−ＭＯＳ。 ＴＲ、ＴＲ、ＴＲ、ＴＲ、ＴＲ１ｏ・ＮＭＯ８゜

Claims (3)

【特許請求の範囲】
1. （１）Ｃ−ＭＯＳＴＴＬインプットバッファーにおいて
   、第１バッファー（１５０）の一側に、外部の供給電源
   Ｖ＿Ｃ＿Ｃを提供する第１供給電源（２０Ｏ）と、当該
   外部の供給電源Ｖ＿Ｃ＿Ｃを抵抗Ｒ＿Ｖ＿Ｃ＿Ｃを介し
   て提供する第２供給電源（３００）とを提供し、当該第
   １バッファー（１５０）の他側に第３供給電源（４５０
   ）を提供するようにして第１バッファー部（１０００）
   を形成し、第１バッファー部（１０００）の出力を受け
   る第２バッファー（５００）の一側に、外部の供給電源
   Ｖ＿Ｃ＿Ｃを供給する第１供給電源（６００）を提供し
   、当該第２バツフアー（５００）の他側には、抵抗Ｒ＿
   Ｖ＿Ｓ＿Ｓを介して外部の接地電源（７００）に連結し
   た第２供給電源（７００）と第３供給電源（８００）と
   を提供するように第２バッファー部（２０００）を形成
   して、前記外部の供給電源および接地電源に前記抵抗Ｒ
   ＿Ｖ＿Ｃ＿Ｃおよび抵抗Ｒ＿Ｖ＿Ｓ＿Ｓをそれぞれ介在
   させてなることを特徴とする抵抗手段を利用したＣ−Ｍ
   ＯＳＴＴＬインプットバッファー。
2. （２）請求項１において、第２供給電源（３００）を、
   Ｐ−ＭＯＳＴＲ＿１、ＴＲ＿２とＮ−ＭＯＳＴＲ＿３、
   ＴＲ＿４、ＴＲ＿５、ＴＲ＿６とにて構成された第１バ
   ッファー（１５０）のＰ−ＭＯＳ ＴＲ１のソースに印加してなる抵抗手段を利用したＣ−
   ＭＯＳＴＴＬインプツトバツフアー。
3. （３）請求項１において、第２供給電源（７００）を、
   Ｐ−ＭＯＳＴＲ＿７、ＴＲ＿８とＮ−ＭＯＳＴＲ＿９、
   ＴＲ＿１＿０とにて構成された第２バツフアー（５００
   ）のＮ−ＭＯＳＴＲ＿９のソースに印加してなる抵抗手
   段を利用したＣ−ＭＯＳＴＴＬインプットバッファー。