JPS605627A - バツフア回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 集積回路（ｒｃ）の外部回路で使用される通常より高い
電圧レベルの論理信号を通常より低い電圧レベルのＩＣ
論理信号に変換するために、集積回路はＩＣに加えられ
る各々の入力信号を変換する複数個の入カバツファケ含
んで゛いる。同様に、複数個の出力バッファは複数個の
より低い電圧レベルの論理ＩＣ信号をより高い′電圧レ
ベルの論理ＩＣ出力信号に変換する。これら信号の変換
に当り、より高いレベルのＩＣ入力信号の論理の０″お
よび論理の゛°１″電圧レベルは入力バッファにより，
より低いレベル信号の論理の°０′′および論理の゛°
１゛°電圧レベルに変換される。

同様に、出力バッファはより低いレベルのＩＣ信号の論
理の０”および論理の゛１パ電圧レヘルをより高いレベ
ルのＩＣ出力信号の論理の０”および論理の１”電圧レ
ベルに変換する。しかし、バッファはその入力における
論理の°゛０゛と論理の°°１″の電圧レベルの変位を
瞬時にその出力の相応する変位に変換するとは限らない
。更に、低い論理の’　（１　”電圧レベルから高い論
理の′１”′電圧レベルへのバッファを通しての変位の
伝播遅延は同じバツファ７通しての高い論理のＩｔ　Ｉ
１１電圧レベルから低い論理の°゛０″０″ベルへの変
位の伝播遅延時間とは一般に等しくない。この高レベル
から低レベルへの伝゛　稲遅延と低レベルから高レベル
への伝播遅延の相違により、バッファの出力変換された
４部号は歪み、バッファの出力の論理のＯ″または論理
の１′”パルスの幅はバッファの入力の相応するパルス
よりも狭（なったり、広（なったりする。高速度動作さ
せると、このような信号歪はＩＣ内および／またはＩＣ
外の回路のデータ・ヒツト認識能力に影響を与えること
になる。従ってバツファ歪はＩＣの動作速度を制限する
。更にこのような歪は製造前に除去することは容易では
ない。何故ならば歪の大きさはチップ毎に異なり、処理
法、物質および環境条件に依存する変数だからである。

その結果、製造されたチップの１部は所望の動作速度で
は許容し得ないような動作特性を与え、それによって製
造されたチップの歩留りが減少することになる。

米国特許第４．３０５．００９号で示されている茜速度
品埋しベル変換器は容量性フィードバック技法を使用し
て２つの伝播遅延の内前以って分っている遅し・方のレ
ベル変位の出現をスピードアップしている。この回路は
低レベルから高レベルへの伝播遅延および高レベルから
低レベルへの伝播遅延が共に変数でありいずれの変位か
より遅いか前以って分らないようなＩＣバッファに対し
ては役に立たない。米国特許第４．３　１　４．１　６
部６号においては、フリップ・フロップ記憶素子を使用
して等しい立上りおよび立下り時間を提供する変換器と
して動作する高速レベル・シフト回路が示されている。

この回路はそれ程複雑ではないがバッファの非対称性が
大きい場合には高速度では十分に動作しない。

従って低レベルから高レベルへの伝播遅．延と高レベル
から低レベルへの伝播遅延の差に起因するバッファ歪を
これら差の大きさを前以って知ることな（実質的に減少
させる高速ＩＣ回路用のバッファ装置が要求されている
。

本発明に従い、第１および紀２の電圧レベルを有１−る
第１の信号ン第３および第４の電圧レベルな有する第２
の信月に変換する集積回路上のバッファ回路は各々の低
レベルから高レベルへのバッファの出力変位点および各
々の高レベルから低レベルへのバッファの出力変位点に
おいてＯよりも大または０に等しい伝播遅延を与える実
質的に同一の歪特性７有する少くども２つのバッファと
、第１の信号からその低電圧レベルと高電圧レベルの間
の各変位点において第１の信号の相応￥ろ変位と比べて
、一方のバッファの低レベルから高レベルへの伝播遅延
または高レベルから低レベルへの伝播遅延による遅延を
有して℃・るプレディストートされた信号を取り出す一
方のバッファを含む第１の手段と、前記プレディストー
トされた信号から、その第３および第４の電圧レベルの
間の各々の変位点にお℃・て、第１の信号の相応する変
位と比べて、いずれの和も実質的に等しいが、一方のバ
ッファの低レベルから高レベルへの伝播遅延と他方のバ
ッファの高レベルから低レベルへの伝播遅延の和、また
は他方のバッファの低レベルかう高レベルへの伝播遅延
と一方のバッファの高レベルから低レベルへの伝播遅延
の和のいずれかに等しい遅延を有する紀２の信号を取り
出す他方のバッファを含む第２の手段とを含んでいる。

本発明は同じ型で同じ部位のバッファは通常同じ歪特性
を有していること、即ち一方のバッファの低レベルから
高レベルへの伝播遅延と、高レベルから低レベルへの伝
播遅延は同じＩＣ上の同じ型の第２のバッファの相応す
る低レベルから高レベルへの伝播遅延時間と高レベルか
ら低レベルへの伝播遅延時間と一致していることを利用
している。このようにｔ２て本発明の一実施例では、高
レベルから低レベルへの伝播遅延と低レベルから高レベ
ルへの伝播遅延の差によって４トしる信号歪はＩＣ上の
歪を与えるバッファ乞面列反転対として配置することに
より除去される。対の第１の歪を与えるバッファは変換
される信号を反’ｔｒｉ：　Ｌ、プレディストートし、
各々の低レベルから高レベルへの変位点にお℃・て高レ
ベルから低レベルへの伝播遅延または低レベルから高レ
ベルへの伝播遅延時間によるタイミング歪を有し、各々
の高レベルから低レベルへの変位点において反対の型の
伝播遅延によるタイミング歪を有するプレディストート
された信号を与える。このプレディストートされた信号
は第１のバッファと同じ型の第２のバッファにより反転
され、再び歪が加えられるとき、第１の歪ケ与えるバッ
ファを通るときに各変位に加えられた型の逆の型の伝播
遅延が各々の低レベルから高レベルへの変位および高レ
ベルから低レベルの変位に加えられる。

第２のバッファの出力の変換された信号の各変位点の元
の予備変換された信号の相応する変位と比べての伝播遅
延は一様で、低レベルかう高レベルへのバッファの伝播
遅延と高レベルから低レベルへのバッファの伝播遅延の
相に等しい。従ってバッファ装置の出力は入力信号を低
レベルから高レベル−の伝播遅延と高レベルから低レベ
ルへの伝播遅延の相だけ遅延させ、変換されたものとな
っている。

このヨウにして信号歪はバッファの低レベルから高レベ
ルへの伝播遅延または高レベルから低レベルへの伝播遅
延の大きさを前以って知ることなしに除去さＡする。以
下本発明を旧図を参照して説明する。

第１図において、歪を与える出力バッファ１１はＩＣ内
部の導線１３上の信号Ｓｉ’ｆ：　Ｉ　Ｃピン出カニリ
アの導線１２上の信号Ｓｏに変換し、変換された信号は
導線１２によって他の回路に加えられる。バッファ１１
はＩＣ内の論理の０゛′および゛１パ電圧レベルをＩＣ
外の回路によって認識可能な相応する論理の“０″およ
び゛１″電圧レベルを変換する。

ＥＣＬ（エミッタ結合論理）回路を使用するＩＣの場合
、典型的な論理の′Ｏ”′電圧レヘルは約−１，９Ｖで
あり、典型的な論理の゛１″電圧レベルは約−〇、８■
である。ＴＴＬ（トランジスタ・トランジスタ論理）型
出力回路の場合には、信号Ｓｏの典型的な論理の゛０″
電圧レベルは約０．４Ｖであり、相応する論理の゛’ｉ
Ｍ４圧レベルは約２．４■である。

第２図を参照すると、信号Ｓ４は交互に生ずる論理の°
゛０″と１″より成る典型的な信号を表わしている。図
を簡単にするため、すべての信号波形の電圧は論理の′
０″がＯＶに、論理の°１″が正の電圧となるようシフ
トして示されている。信号Ｓｏ１はバッファ１１がそこ
を通る信号ｓ４．の低レベルから高レベルの変位点にお
いてのみ伝播遅延を与えるような歪を生じさせる場合の
応答信号である。

図から分るように、低レベルから高レベルへの変位乞遅
延させる結果、歪んだ出力信号Ｓｏｌは信号Ｓ４より狭
い論理の°１”パルス幅を有することになる。信号Ｓｏ
２はバッファ１１がそこを通る信号ｓ４．の高レベルか
ら低レベルへの変位点においてのみ伝播遅延ン与えるよ
うな歪を生じさせる場合の応答信号である。図から分る
ように、高レベルから低レベルへの変位を遅延させる結
果、歪んだ出力信号Ｓｏ２は信号Ｓｉよりも狭い論理の
“０′″パルス幅を有することになる。信号Ｓ０３はバ
ッファ１１がそこを通る信号Ｓｉのすべての変位点で伝
播遅延を与えるような歪乞生じさせる場合の応答信号で
ある。いずれの場合でもバッファ出力は入力信号Ｓｉと
比べて歪んでおり、信号の周波数および遅延差の大きさ
に応じて不満足な特性を与えることになる。

第３図を参照すると、図示のバッファ装置は個々の歪を
与えるバッファの歪を除去し、入力信号＆を単に遅延し
たものに等しい出力信号Ｓｏｉ発生させる。ＩＣ内部の
インバータ３１はバッファによって変換される信号Ｓｉ
を反転する。インバータ３１の出力の導線３２上の信号
Ｓ２はＳ４の歪んでいない反転信号である。反転された
信号Ｓ２は信号Ｓ２の電圧レベルを変換して信号ＳｓＹ
発牛さ−ぜる各レベル変位にオ６いて未知の大きさの伝
播遅延を有するバッファ３３によりプレディストートさ
れる。反転され、プレディストートされた導線３４上の
信号ｓ３は歪を与えない反転入力バッファ３５によって
導線３７上のＩＣ信号レベルに再反転・再変換される。

歪んだ反転信号の再反転によりバッファ３５の出力の信
号Ｓ４はバッファ３３の高レベルから低レベルへの伝播
遅延によってその低レベルから高レベルへの変位におい
て伝播遅延を有し、バッファ３３の低レベルから高レベ
ルへの伝播遅延によってその高レベルがら低レベルへの
変位において伝播遅延を有する信号Ｓｉの歪んだ信号と
なる。このプレディストートされた信号Ｓ４はバッファ
３３と同じ型の出力バッファ３６により出力レベルに再
変換される。

バッファ３３および３６は従って同じ特性を有し、低レ
ベルから高レベルへの変位における伝播遅延と、高レベ
ルがら低レベルへり変位における伝播遅延は等しい。バ
ッファ３３の高レベルから低レベルの変位における伝播
遅延によって遅延された信号ｓ４の低レベルから高レベ
ルへの変位は更にバッファ３６の低レベルから高レベル
への伝播遅延によって遅延される。同様に、バッファ３
３の低レベルから高レベルへの伝播遅延によって遅延さ
れた信号Ｓ４の高レベルから低レベルへの変位は更にバ
ッファ３６の高レベルから低レベルへの伝播遅延によっ
て遅延される。従って、バッファ３６の出力の信号Ｓｏ
の各変位点は信号Ｓｉの相応する変位と比べて低レベル
から高レベルへの変位点における伝播遅延時間と高レベ
ルから低レベルへの変位点における伝播遅延時間の相に
等しい時間一様に遅延される。

このようにして信号Ｓｏは信号ＳＬより遅れてはいるが
歪は受けていない。インバータ３１と歪を与えるバッフ
ァ３３、およびインバータ３５と歪を与えるバッファ３
６より成る装置により、低レベルから高レベルへの変位
点における伝播遅延時間および／または高レベルから低
レベルへの変位点における伝播遅延時間に関して何らの
知識がなくとも個々のバッファの信号歪を除去すること
が出来る。

第４，５および６図の波形は歪を与えろバッファ３３お
よび３６が低レベルから高レベルへの変位点のみ乞遅延
させる場合、高レベルから低レベルへの変位点のみを遅
延させる場合、および両方の変位点を遅延させる場合の
第３図のバッファ装置の各部の信号を示している。第４
図を参照すると、信号Ｓｉは第２図の信号Ｓ４と等価な
典型的なＩＣ信号である。

信号Ｓ２は信号ＳＬを歪なく反転したものである。バッ
ファ３３は信号Ｓ２の低レベルから高レベルへの変位（
これは信号Ｓ４の高レベルから低レベルへの変位である
）を遅延させ、プレディストートされた信号Ｓ３を発生
させる。信号Ｓ４は信号Ｓ３を歪な（変換し、反転した
ものである。バッファ３６は、信号Ｓ４の低レベルから
高レベルの変位を、バッファ３３　力信号Ｓ　２の低レ
ベルから高レベルの変位乞遅延させるのと同じ時間遅延
させる。信号Ｓｏの各変位はこのようにして等しく遅延
され、第２図の信号Ｓｏｌと異なりＳＯは信号Ｓｉ？：
歪なく変換したものとなる。

第５図において信号Ｓ４．およびＳ２は第４図の信号＆
およびＳ２と等価である。バッファ３３は信号Ｓ２の高
レベルから低レベルへの変位（これは信号Ｓｉの低レベ
ルから高レベルへの変位に当る）を遅延させて、プレデ
ィストートされた信号Ｓ３を発イ］ニさせる。信号Ｓ４
は信号Ｓ３を歪みなく反転したものである。

バッファ３６はバッファ３３が信号Ｓ２の高レベルから
低レベルへの変位を遅延させるのと同じ時間信号Ｓ４の
高レベルから低レベルへの変位を遅延させる。第２図の
信号Ｓｏ２と異なり信号ＳＯは信号Ｓｉを歪なく変換し
たものとなっている。

第６図を参照すると、信号＆およびＳ２は第４および５
図の信号Ｓ４およびＳ２と等価である。バッファ３３は
信号Ｓ２の各変位を遅延させる。プレディストートされ
た信号Ｓ３はバッファ３５によって反転され、バッファ
３６によって再変換され歪が加えられると信号ＳＯとな
る。この信号Ｓｏはバッファの高レベルから低レベルへ
の変位点における伝播遅延時間と低レベルから高レベル
への変位点における伝播遅延時間の相だけ信号Ｓ４．か
ら一様に遅延される。

第７図において、反転出力バッファγ１はｒｃ内部信号
ｓｔを反転・変換し、導線７２上に信号Ｓ２を発生させ
る。信号Ｓｉの論理の０′”および論理の°゛１”電圧
レベルはバッファ７１により信号Ｓ２の論理の１″およ
び論理の゛０″電圧レベルに夫々変換される。

信号Ｓ２の高レベルから低レベルへの変位は。

バッファ７１の高レベルから低レベルへの変位点におけ
る伝播遅延により、信号＆の相応する低レベルから高レ
ベルへの変位と比べて遅れ、信号Ｓ２の低レベルから高
レベルへの変位は、バッファ７１の低レベルから高レベ
ルべて遅れる。このプレディストートされ、反転された
信号ｓ２は歪を生じさせない入力バッファ７３によって
再び導線１４上のＩＣ内部電圧レベルに変換される。こ
のようにして信号Ｓ３は信号ｓ２の電圧レベルにあるが
、反転され、歪が加えられている。信号ｓ３は反転バッ
ファ７５によって再変換され、導線ＩＣ上に出力電圧レ
ベルの出力信号Ｓｏが発生させる。バッファ７５はバッ
ファ７１と同じ型でＩＣ上の同じ部位にあるので同一の
歪特性を有している。バッファ７５は４Ｍ　号Ｓ　３　
ノ論理のＯ”レベル（従って信号ＳｉのＩＣの論理の“
１′°レベル）を論理の′１′”出力信号レベルに変換
し、信号ｓ３の論理の１′”レベル（従って信号Ｓｉの
ＩＣの論理の゛ｌ□ＩＩレヘル）レベ理の゛′０″０′
ベルに変換する。信号Ｓｏの低レベルから高レベルへの
変位はバッファ７５の低レベルから筒レベルへの変位点
におげろ伝播遅延のために信号ｓ３の相応する高レベル
から低レベルへの変位と比べて遅れ、信号ＳＯＯ高レベ
ルから低レベルへの変位はバッファ７５の高レベルから
低レベルへの変位点における伝播遅延のために信号ｓ３
の相応する低レベルから高レベルへの変位と比べて遅れ
る。従って、信号Ｓｏの低レベルからｉＷｔレベルへの
変位は（ｉｉ号ｓｔのイ’ＬＩ応する低レベルがら高レ
ベルへの変位と比べてバッファ７１の高レベルから低レ
ベルへの伝播遅延時間とバッファ７５の低レベルから高
レベルへの伝播遅延＋１−！ｆｌｔＪ］の相だけ遅れ、
信号ＳｏＯ高レベルから低レベルへの変位は信号Ｓｉ　
の相応する筒レベルから低レベルへの変位に比べてバッ
ファ７１の低レベルから高レベルへの伝播遅９ｇｎ−，
胃１４ノと、バッファ７５の高レベルから低レベルへの
伝播遅延時間の相だけ遅れる。バッファ７１およびＴ５
の歪特性は等価であるので、信号Ｓ。

のすべての変位は信号Ｓｉの相応する変位から一様に遅
れ、信号Ｓｏは形はＳｉと同一であるが＆より遅れたも
のとなって（・る。

第８図の波形はバッファ７１および７５がその出力信号
の高レベルから低レベルへの変位のみを遅延させる場合
の第７図のバッファ装置の各部の信号を示している。第
８図を参照すると、信号Ｓｉは第２．３．５および６図
で先に使用されたのと同じ典型的なＩＣ信号である。信
号Ｓ２はバッファ７１のブレディストートされ、反中ム
され、′電圧変換された出力信号であり、信号Ｓｉの低
レベルから高レベルへの変位に相応する高レベルから低
レベルへの変位は該バッファの伝播遅延により遅らされ
ている。信号Ｓ３は信号ｓ２と等価であるがＩＣ電圧信
号に再変換されてし・る。信号Ｓｏは８３人力信号に応
動して発生さ、れるバッフフッ５０反転され、電圧変換
され、歪が加えられた出力である。図から分るように、
信号Ｓｏの低レベルから高レベルへの変位は信号Ｓ４の
相応する低レベルから高レベルへの変位に比べてバッフ
ァγ１の高レベルから低レベルへの伝播遅延時間だけ遅
れ、信号ＳｏＯ高レヘしベら低レベルへの変位は信号Ｓ
ｉの４・１応する高レベルから低レベルへの変位に比べ
てバッファ７５の高レベルから低レベルへの伝播遅延時
間だけ遅れる。従って、バッファの伝播遅延時間が等し
ければ、信号Ｓｏは信号Ｓｔと同じ形となる。第７図に
示すバッファ装置は同様に低レベルから高レベルへの伝
播遅延のみ、および低レベルから高レベルへの伝播遅延
と高レベルから低レベルへの伝播遅延の両方による歪を
その伝播遅延の大きさに関する予備知識なしに除去する
ことが出来ろ。

本発明を人力バッファよりもより有害な信号歪を与える
ことが分っているＩＣ出力バッファの信号を歪ませる効
果を減少または除去する第３および７図のバッファ回路
を参照して述べて来たが、本発明は歪を与える入力バッ
ファにも同様に適用し得ることケ理解されたい。

【図面の簡単な説明】

第１図は歪を発生させる従来のＩＣ出力バッファを示す
図、第２図は第１図のバッファの出力信号に対する種々
の型の歪の効果ケ示す図、第３図は本発明乞使用するＩ
ＣＣ出力ハフフッ路を示す図、第４図は低レベルから高
レベルへの変位においてのみ伝播遅延を有するときの第
３図のバッファ回路の入力、中間および出力信号波形ケ
示す図、第５図は高レベルから低レベルへの変位におい
てのみ伝播遅延を有するときの第３図のバッファ回路の
入力、中間および出力信号波形を示す図。 第６図は高レベルから低レベルへの変位と。 低レベルから高レベルの変位の両方に伝播遅延を有する
第３図のバッファ回路の入力、中間および出力信号波形
を示す図、第７図は本発明ケ使用する他のＩＣ出力バッ
ファ回路を示す図、第８図は高レベルから低レベルの変
位においてのみ伝播遅延を有するときの第７図のバッフ
ァ回路の入力、中間および出力信号波形を示づ一図であ
る。 〔主吸部の符号の説明〕 一方のバッファ　３３ 他方のバッファ　３６ ＦＩＧ、４ ＦＩＧ、５ Ｆ／（３，６ ＦＩＧ、７ Ｆ／に、θ 手続補正１１；： 昭和５９年　７月１１１１ 牛、′ｌ許庁長自志賀　学　殿 １事１’ｌの表７０．昭和５９年　特許願第　１１２２
２６号２　発明の名ｈ１ カイ　ロ バッファ回路 ：）　補１１″をする名 １ｆｉｉとの関【、［特許用１≦ｌｆｊ人１代Ｊｌｊ人 （〒＋ｎｏ）　Ｉｉ所　東京ｔ１．千代１１１区丸の内
、）のンの３・砧１ビル２０１１−ノ、５　補正の対象
　「　図　面　」 別紙の通り正式図面を１通提出致します。

Claims (1)

1. 【特許請求の範囲】 ■、　第１および第２の電圧レベル２有する第１の信号
   を第３および第４の電圧レベルを有する第２の信号に変
   換する集積回路上のバッファ回路であって、該バッファ
   回路は、各々の低レベルから高レベルへのバッファの出
   力変位点および各々の高レベルから低レベルへのバッフ
   ァの出力変位点において０よりも大またはＯに等しい伝
   播遅延を与える実質的に同じ歪特性を有する少くとも２
   つのバッファを含み、該バッファ回路は、第１の信号か
   ら、その低電圧レベルと高電圧レベルの間の各々の変位
   点において、第１の信号の相応する変位に比べて、一方
   のバッファの低レベルから高レベルへの伝播遅延または
   高レベルから低レベルへの伝播遅延による遅延を有して
   いるプレディストートされた信号を取り出すバッファの
   一方を含む第１の手段と、前記プレディストートされた
   信号から、その第３および第４の電圧レベルの間の各変
   位点において、第１の信号の相応する変位と比べて、い
   ずれの和も実質的に等しいが、一方のバッファの低レベ
   ルから高レベルへの伝播遅延と他方のバッファの高レベ
   ルから低レベルへの伝播遅延の和、または他方のバッフ
   ァの低レベルから冒レベルへの伝播遅延と一方のバッフ
   ァの筒レベルから低レベルへの伝播遅延の和のいずれか
   に等しい遅延を有している第２の信号を取り出すバッフ
   ァの他方を含む第２の手段を含むことを特徴とするバッ
   ファ回路。 ２　特許請求の範囲第１項記載のバッファ回路において
   、前記第１の手段は第３および第４の電圧レベルを有し
   、紀１の信号に関して反転され、プレディストートされ
   た信号を提供し、前記第２の手段は前記プレディストー
   トされた信号に関して反転された第２の信号を提供する
   ことを特徴とするバッファ回路。 ３　％許粘求の範囲第２項記載のバッファ回路において
   、第２の手段はプレディストートされた信号を他方のバ
   ッファに加えろ前に第１および第２の電圧レベルを有す
   る信号に変換′１−る手段を含むことを特徴とづ−ろバ
   ッファ回路。 ４　特許請求の範囲第１乃至３項のいずれかに記載のバ
   ッファ回路において、前記第１の手段は前記第１の信号
   を一方のバッファに加える前に第１の信号を反転する手
   段を含むことを特徴とづ−るバッファ回路。