JPH02162407A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH02162407A JPH02162407A JP63317068A JP31706888A JPH02162407A JP H02162407 A JPH02162407 A JP H02162407A JP 63317068 A JP63317068 A JP 63317068A JP 31706888 A JP31706888 A JP 31706888A JP H02162407 A JPH02162407 A JP H02162407A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- variable frequency
- control signal
- correction
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Control Of Velocity Or Acceleration (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は制御装置に関し、特に可変周波発生手段を含
む制御装置の改良に関するものである。
む制御装置の改良に関するものである。
以下の説明においては可変周波発生手段としてＶＣＯ＜
可変周波発振器ニジａｒｉａｂｌｅ Ｆｒｅｑｕｅｎｃ
ｙ ０ｓｃｉｌｌａｔｏｒ）を用い、制御装置としてＰ
ＬＬ （位相同期回路： Ｐｈａｓｅ Ｌｏｃｋｅｄ
Ｌｏｏｐ）を例として示すが本発明の趣旨はこれに限定
されるものではない。
可変周波発振器ニジａｒｉａｂｌｅ Ｆｒｅｑｕｅｎｃ
ｙ ０ｓｃｉｌｌａｔｏｒ）を用い、制御装置としてＰ
ＬＬ （位相同期回路： Ｐｈａｓｅ Ｌｏｃｋｅｄ
Ｌｏｏｐ）を例として示すが本発明の趣旨はこれに限定
されるものではない。
ところで、ＰＬＬの重要な構成要素であるｖＣＯは素子
によりばらつきがあり、又、電＃電圧等の使用環境によ
って変動することは周知である。
によりばらつきがあり、又、電＃電圧等の使用環境によ
って変動することは周知である。
第２図はＶＣＯの制御入力に対する出力周波数の一例を
示したものである。同図においてａは設計中心となる特
性、ｂ及びＣはＶＣＯの特性がばらついた場合の特性を
示す、このような３種のＶＣＯを用いて所定の周波数１
０を得、ＰＬＬとして良好な動作を行わしめるには、Ｖ
ＣＯの制御入力としてはそれぞれＶＢ １ Ｖ＞ ＋
Ｖ（なる入力信号が必要となる。そこで、ＶＣＯの
特性変化を自動補正する方法として、例えば特開昭６２
−９７４２８号公報がある。即ち、第３図はその制御装
置の概要を示すブロック図であり、図において、１は制
御信号Ｃに応じて周波数の変化する可変周波数信号Ｄを
出力するＶＣＯ１２は可変周波数信号りと外部からの入
力信号Ａとの位相差を検出する位相比較回路、３は可変
周波数信号りの周波数の所定値からのずれを検出し補正
信号Ｅを出力する補正回路、４は加算器である。
示したものである。同図においてａは設計中心となる特
性、ｂ及びＣはＶＣＯの特性がばらついた場合の特性を
示す、このような３種のＶＣＯを用いて所定の周波数１
０を得、ＰＬＬとして良好な動作を行わしめるには、Ｖ
ＣＯの制御入力としてはそれぞれＶＢ １ Ｖ＞ ＋
Ｖ（なる入力信号が必要となる。そこで、ＶＣＯの
特性変化を自動補正する方法として、例えば特開昭６２
−９７４２８号公報がある。即ち、第３図はその制御装
置の概要を示すブロック図であり、図において、１は制
御信号Ｃに応じて周波数の変化する可変周波数信号Ｄを
出力するＶＣＯ１２は可変周波数信号りと外部からの入
力信号Ａとの位相差を検出する位相比較回路、３は可変
周波数信号りの周波数の所定値からのずれを検出し補正
信号Ｅを出力する補正回路、４は加算器である。
次に動作について説明する。
入力信号への不在時には位相比較ｎ２は誤差信号Ｂとし
て零を出力する。この時、ＶＣＯＩの信号りの周波数を
所定値ｒ０とする制御回路が構成され、信号りの周波数
はｆｏとなる。一方、信号へが入力されると信号りは所
定周波数ｆ０となっているのでＰＬＬとして入力信号Ａ
に同期した信号りが得られる。
て零を出力する。この時、ＶＣＯＩの信号りの周波数を
所定値ｒ０とする制御回路が構成され、信号りの周波数
はｆｏとなる。一方、信号へが入力されると信号りは所
定周波数ｆ０となっているのでＰＬＬとして入力信号Ａ
に同期した信号りが得られる。
第４図は第３図の信号Ｂに対する信号りの特性を示した
ものである。即ち第２図におけるｖａ＋ｖｂ、ｖｃなる
補正信号が補正回路３により得られ、制御信号としては
単一の値（例えば零）にて所定の周波数ｆ、が得られる
。
ものである。即ち第２図におけるｖａ＋ｖｂ、ｖｃなる
補正信号が補正回路３により得られ、制御信号としては
単一の値（例えば零）にて所定の周波数ｆ、が得られる
。
しかしながら第２図から明らかな様に、ｖｃ。
１の特性のばらつきにより制御入力に対する出力周波数
の変化が変動を受ける。即ち、従来の制御装置において
はＶＣＯＩの感度の変化は補正できておらず、これによ
り制御性に重大な障害をもたらす場合がある。
の変化が変動を受ける。即ち、従来の制御装置において
はＶＣＯＩの感度の変化は補正できておらず、これによ
り制御性に重大な障害をもたらす場合がある。
本発明は上記従来方式による問題点を解消すべくなされ
たものであり、可変周波発生手段の感度の変化に対して
も安定である制御装置を提供することを目的とする。
たものであり、可変周波発生手段の感度の変化に対して
も安定である制御装置を提供することを目的とする。
この発明における制御装置は、速度誤差情報等の第１の
制御信号と補正信号との乗算を行い第２の制御信号を出
力する乗算手段と、第２の制御信号に応動して周波数の
変化する可変周波数信号を出力する可変周波発生手段と
、可変周波数信号と外部からの入力信号とにより速度誤
差情報等の第一の制御信号を生成する誤差検出手段と、
可変周波数信号の所定値からのずれを補正する補正信号
を生成する補正手段とを備えたものである。
制御信号と補正信号との乗算を行い第２の制御信号を出
力する乗算手段と、第２の制御信号に応動して周波数の
変化する可変周波数信号を出力する可変周波発生手段と
、可変周波数信号と外部からの入力信号とにより速度誤
差情報等の第一の制御信号を生成する誤差検出手段と、
可変周波数信号の所定値からのずれを補正する補正信号
を生成する補正手段とを備えたものである。
この発明においては、上述のように誤差検出手段と可変
周波発生手段との間に乗算手段を設け、誤差検出手段か
らの出力である第一の制御信号と補正信号とを乗じ、そ
の出力を第２の制御信号として可変周波発生手段に入力
するようにしたので、可変周波発生手段の感度ばらつき
、変動等を抑圧できる。
周波発生手段との間に乗算手段を設け、誤差検出手段か
らの出力である第一の制御信号と補正信号とを乗じ、そ
の出力を第２の制御信号として可変周波発生手段に入力
するようにしたので、可変周波発生手段の感度ばらつき
、変動等を抑圧できる。
以下、この発明の一実施例を図について説明する。
本発明の主たる目的の１つは上述した如＜ＶＣＯの感度
を一定にすることにある。即ち、第４図に示したＶＣＯ
の特性ａ、ｂ、ｃを等価的にａのみとすれば良い、第１
図は本発明の一実施例による制御装置を示し、図におい
て、第３図と同一符号は同一部分を示し、５は補正信号
Ｅと位相誤差信号Ｂとの乗算を行なう乗算器である。こ
こでＶｃｏｉの入力信号Ｃの電圧Ｖｃに対する出力信号
りの周波数ｆｄを次式により表す。
を一定にすることにある。即ち、第４図に示したＶＣＯ
の特性ａ、ｂ、ｃを等価的にａのみとすれば良い、第１
図は本発明の一実施例による制御装置を示し、図におい
て、第３図と同一符号は同一部分を示し、５は補正信号
Ｅと位相誤差信号Ｂとの乗算を行なう乗算器である。こ
こでＶｃｏｉの入力信号Ｃの電圧Ｖｃに対する出力信号
りの周波数ｆｄを次式により表す。
ｆ ｄ ＝Ｇ −Ｖ ｃ （Ｈｚ） −（１）Ｇ：ＶＣ
Ｏの感度 信号Ｈに対する信号りの周波数ｆｄは第４図に示した通
りであり、ｖ、ｗＱＶとなっている。即ち、ＶＣＯＩの
特性は信号Ｈの電圧■、に対し、ｆ ｄ ＝Ｇ ”
（’／ｓ、 ＋ Ｖｍ ） ＝Ｇ ’ Ｖｈ ＋Ｑ Ｈ
ｖ。
Ｏの感度 信号Ｈに対する信号りの周波数ｆｄは第４図に示した通
りであり、ｖ、ｗＱＶとなっている。即ち、ＶＣＯＩの
特性は信号Ｈの電圧■、に対し、ｆ ｄ ＝Ｇ ”
（’／ｓ、 ＋ Ｖｍ ） ＝Ｇ ’ Ｖｈ ＋Ｑ Ｈ
ｖ。
となっている、また感度Ｇは、
Ｇ −ｆ ｄ ／Ｖ ｃ （Ｈｚ ／ Ｖ） ＝（３）
と表され、補正信号Ｅは信号りが所定周波数ｆ０となる
電圧Ｖ、となっているので、 ｃ＝ｒａ／ｖｍ・・・（４） と表し得る。 （２）、 ＋４１式より、ｆｄ＝
・ｖ、＋ｆ０ ・・・（５）Ｖｍ となる、即ち電圧ｖｈに対するＶＣＯＩの感度Ｇｈは、 なる。
と表され、補正信号Ｅは信号りが所定周波数ｆ０となる
電圧Ｖ、となっているので、 ｃ＝ｒａ／ｖｍ・・・（４） と表し得る。 （２）、 ＋４１式より、ｆｄ＝
・ｖ、＋ｆ０ ・・・（５）Ｖｍ となる、即ち電圧ｖｈに対するＶＣＯＩの感度Ｇｈは、 なる。
乗算器５には位相誤差信号Ｂと電圧ｖ１なる補正信号Ｅ
が入力されているので信号Ｂの電圧ｖ１・・・（２） に対するｖ５は、 Ｖ、＝Ｖ、 ・■５・・・（７） となる。第１の制御信号である信号Ｂの電圧■。
が入力されているので信号Ｂの電圧ｖ１・・・（２） に対するｖ５は、 Ｖ、＝Ｖ、 ・■５・・・（７） となる。第１の制御信号である信号Ｂの電圧■。
に対する可変周波数信号である信号りの周波数ｆｄは（
５） 、 （７）式より次の通りとなる。
５） 、 （７）式より次の通りとなる。
ｆｄ＝ ・ｖ、＋ｒ。
＝ｆ、 ・ｖ、＋ｒ、・・・（８）
即ち、ＶＣＯＩの特性にばらつき、変動等が発生しても
第１の制御信号に対する可変周波数信号の特性は一定と
なる。
第１の制御信号に対する可変周波数信号の特性は一定と
なる。
以上のように本発明によれば制御装置を速度誤差情報等
の第一の制御信号と補正信号との乗算を行い第２の制御
信号を出力する乗算手段と、第２の制御信号に応動して
周波数の変化する可変周波数信号を出力する可変周波発
生手段と、可変周波数信号と外部からの入力信号とによ
り速度誤差情報等の第１の制御信号を形成する誤差検出
手段と、可変周波数信号の所定値からのずれを補正する
補正信号を生成する補正手段とを備えるようにしたので
、可変周波発生手段のばらつき、変動等に対して安定し
た制御が行える効果がある。
の第一の制御信号と補正信号との乗算を行い第２の制御
信号を出力する乗算手段と、第２の制御信号に応動して
周波数の変化する可変周波数信号を出力する可変周波発
生手段と、可変周波数信号と外部からの入力信号とによ
り速度誤差情報等の第１の制御信号を形成する誤差検出
手段と、可変周波数信号の所定値からのずれを補正する
補正信号を生成する補正手段とを備えるようにしたので
、可変周波発生手段のばらつき、変動等に対して安定し
た制御が行える効果がある。
第１図は本発明の一実施例による制御装置を示すブロッ
ク図、第２図はＶＣＯの特性を示す図、第３図は従来方
式による制御装置の一例を示す図、第４図は第３図の制
御装置における制御信号に対する出力周波数の特性を示
す図である。 １・・・ＶＣＯ１２・・・位相比較器、３・・・補正回
路、４・・・加算器、５・・・乗算器。 なお図中同一符号は同−又は相当部分を示す。
ク図、第２図はＶＣＯの特性を示す図、第３図は従来方
式による制御装置の一例を示す図、第４図は第３図の制
御装置における制御信号に対する出力周波数の特性を示
す図である。 １・・・ＶＣＯ１２・・・位相比較器、３・・・補正回
路、４・・・加算器、５・・・乗算器。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）可変周波数信号と外部からの入力信号とにより速
度誤差情報等の第１の制御信号を生成する誤差検出手段
と、 該第１の制御信号と補正信号との乗算を行い第２の制御
信号を出力する乗算手段と、 該第２の制御信号に応動して周波数の変化する上記可変
周波数信号を出力する可変周波発生手段と、 上記可変周波数信号の所定値からのずれを補正する上記
補正信号を生成する補正手段とを備えたことを特徴とす
る制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317068A JPH02162407A (ja) | 1988-12-15 | 1988-12-15 | 制御装置 |
| US07/450,233 US5097219A (en) | 1988-12-15 | 1989-12-13 | Pll for controlling frequency deviation of a variable frequency oscillator |
| DE68923073T DE68923073T2 (de) | 1988-12-15 | 1989-12-14 | Steuerschaltung für eine PLL Schaltung. |
| EP89313083A EP0377978B1 (en) | 1988-12-15 | 1989-12-14 | A PLL control apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317068A JPH02162407A (ja) | 1988-12-15 | 1988-12-15 | 制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02162407A true JPH02162407A (ja) | 1990-06-22 |
Family
ID=18084068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63317068A Pending JPH02162407A (ja) | 1988-12-15 | 1988-12-15 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02162407A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7737800B2 (en) | 2007-01-09 | 2010-06-15 | Panasonic Corporation | Frequency modulation circuit |
-
1988
- 1988-12-15 JP JP63317068A patent/JPH02162407A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7737800B2 (en) | 2007-01-09 | 2010-06-15 | Panasonic Corporation | Frequency modulation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8259888B2 (en) | Method of processing signal data with corrected clock phase offset | |
| US4023116A (en) | Phase-locked loop frequency synthesizer | |
| US6686784B2 (en) | Hybrid phase-locked loop | |
| US9515669B2 (en) | Hybrid phase locked loop having wide locking range | |
| JPS63200618A (ja) | 位相同期ループ回路 | |
| US7453323B2 (en) | Circuit, control system, IC, transmitting and receiving apparatus, control method and program | |
| US4663541A (en) | Phase-shift stabilized frequency multiplier | |
| KR20240050974A (ko) | 클럭 위상 캘리브레이션 장치 및 방법 | |
| JPH10322198A (ja) | フェーズロックドループ回路 | |
| JP2658886B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH08335875A (ja) | クロック発生器 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JP3826387B2 (ja) | 位相差検出回路およびこれを用いた位相同期回路 | |
| KR940017228A (ko) | 주파수 제어회로 | |
| JPH024019A (ja) | 発振制御装置 | |
| JPH02180429A (ja) | Ｐｌｌ回路 | |
| JP2859037B2 (ja) | ２重ｐｌｌ回路 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JP2833844B2 (ja) | 位相保持回路 | |
| JPS6350165A (ja) | 水平偏向回路 | |
| JPH05259904A (ja) | 周波数シンセサイザ | |
| JPH10313246A (ja) | 信号発生装置および方法 | |
| JPH01251840A (ja) | 周波数シフトキーイング式変調器 |