JPH0216260Y2 - - Google Patents
Info
- Publication number
- JPH0216260Y2 JPH0216260Y2 JP1984036403U JP3640384U JPH0216260Y2 JP H0216260 Y2 JPH0216260 Y2 JP H0216260Y2 JP 1984036403 U JP1984036403 U JP 1984036403U JP 3640384 U JP3640384 U JP 3640384U JP H0216260 Y2 JPH0216260 Y2 JP H0216260Y2
- Authority
- JP
- Japan
- Prior art keywords
- speed
- memory
- recording
- output
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Recording Measured Values (AREA)
Description
【考案の詳細な説明】
本考案はペン書き記録計に関する。
通常、ペン書き記録計はペンのイナーシヤ等の
構造上の制約により100〜120Hz程度の応答性が限
界であつた。
構造上の制約により100〜120Hz程度の応答性が限
界であつた。
本考案はこの点の改善を目的とするもので、デ
ジタル処理を利用して実質上高周波応答を可能に
するペン書き記録計を提供するものである。
ジタル処理を利用して実質上高周波応答を可能に
するペン書き記録計を提供するものである。
以下本考案について図面の一実施例を参照して
詳細に説明する。
詳細に説明する。
第１図は本考案の一実施例を示す回路構成図で
ある。図において、１はＡ／Ｄ変換器、２はメモ
リー、３はＤ／Ａ変換器、４はペン駆動回路、５
は記録ペン、６は速度検出回路、７は制御回路、
８は記録紙送りローラ、９は記録紙である。Ａ／
Ｄ変換器１は入力信号を十分早いサンプリング周
期（例えば100Hz応答の記録計に対しては100K
Hz）でサンプリングされたサンプル値を適宜に
Ａ／Ｄ変換する。メモリー２は遅延量を所望変化
させうる例えばRAMとアドレスカウンタとの組
合せから構成される。Ｄ／Ａ変換器３はメモリー
２からの出力をＤ／Ａ変換する。ペン駆動回路４
はこのＤ／Ａ変換器３の出力を受け適当なサーボ
回路を構成し、記録ペン５を駆動する。速度検出
回路６は入力信号の他の一方の入力要素でこの入
力信号の速度を検出する。この速度検出回路６は
微分回路と比較器を有し、前記微分回路はその出
力が速度の絶対値で得られるとともに比較器の一
方の入力端に接続される。比較器の他の一方の入
力端には設定値（本実施例においては使用するペ
ン書き記録計の最高応答周波数に対応する値）が
入力され、さらに、この比較器は微分回路出力と
設定値とが交わるすなわち微分回路出力が設定値
を越えるあるいは設定値以下に下がる時に出力を
発生する構成となつている。
ある。図において、１はＡ／Ｄ変換器、２はメモ
リー、３はＤ／Ａ変換器、４はペン駆動回路、５
は記録ペン、６は速度検出回路、７は制御回路、
８は記録紙送りローラ、９は記録紙である。Ａ／
Ｄ変換器１は入力信号を十分早いサンプリング周
期（例えば100Hz応答の記録計に対しては100K
Hz）でサンプリングされたサンプル値を適宜に
Ａ／Ｄ変換する。メモリー２は遅延量を所望変化
させうる例えばRAMとアドレスカウンタとの組
合せから構成される。Ｄ／Ａ変換器３はメモリー
２からの出力をＤ／Ａ変換する。ペン駆動回路４
はこのＤ／Ａ変換器３の出力を受け適当なサーボ
回路を構成し、記録ペン５を駆動する。速度検出
回路６は入力信号の他の一方の入力要素でこの入
力信号の速度を検出する。この速度検出回路６は
微分回路と比較器を有し、前記微分回路はその出
力が速度の絶対値で得られるとともに比較器の一
方の入力端に接続される。比較器の他の一方の入
力端には設定値（本実施例においては使用するペ
ン書き記録計の最高応答周波数に対応する値）が
入力され、さらに、この比較器は微分回路出力と
設定値とが交わるすなわち微分回路出力が設定値
を越えるあるいは設定値以下に下がる時に出力を
発生する構成となつている。
制御回路７は回路構成を単純化するため通常マ
イクロコンピユータで構成され前記の出力を受け
てＡ／Ｄ変換器１、メモリー２およびＤ／Ａ変換
器３に制御信号を発生する。すなわち、前記の微
分回路出力が設定値を越えた（入力信号が最高応
答周波数を越えた）時には、メモリー２の遅延量
を大きくするとともに記録紙送り速度を遅くし、
逆に微分回路出力が設定値以下に下がつた時には
メモリー２内に残つている被記録値を通常記録に
おいて記録がなされるまで、機器の最高応答周波
数に対応する速度に応じた遅延量で読みだすとと
もに記録紙送り速度をはやくする。
イクロコンピユータで構成され前記の出力を受け
てＡ／Ｄ変換器１、メモリー２およびＤ／Ａ変換
器３に制御信号を発生する。すなわち、前記の微
分回路出力が設定値を越えた（入力信号が最高応
答周波数を越えた）時には、メモリー２の遅延量
を大きくするとともに記録紙送り速度を遅くし、
逆に微分回路出力が設定値以下に下がつた時には
メモリー２内に残つている被記録値を通常記録に
おいて記録がなされるまで、機器の最高応答周波
数に対応する速度に応じた遅延量で読みだすとと
もに記録紙送り速度をはやくする。
第２図は第１図に示した回路構成図の符号Ａ〜
Ｄに示す信号のタイミングを示す説明図である。
Ａは速度検出回路６の出力で、上向きの出力は入
力信号が最高応答周波数を越えた時を示し、下向
きの出力は最高応答周波数以下に下がつた時を示
している。Ｂはメモリー２に被記録値を書き込む
ための書込みタイミングを示している。Ｃはメモ
リー２から読み出される被記録値を読み出すため
の読み出しタイミングを示している。Ｄは制御回
路７からの記録紙送り制御タイミングを示してい
る。
Ｄに示す信号のタイミングを示す説明図である。
Ａは速度検出回路６の出力で、上向きの出力は入
力信号が最高応答周波数を越えた時を示し、下向
きの出力は最高応答周波数以下に下がつた時を示
している。Ｂはメモリー２に被記録値を書き込む
ための書込みタイミングを示している。Ｃはメモ
リー２から読み出される被記録値を読み出すため
の読み出しタイミングを示している。Ｄは制御回
路７からの記録紙送り制御タイミングを示してい
る。
第２図に示すタイミングに対応する実際の記録
は、第２図下方部に通常記録、遅延記録、最高速
記録として示されている。通常記録は入力信号が
最高応答周波数以下の時なされるものである。遅
延記録は速度検出回路６の上向きの出力が制御回
路７に入力された時に開始され、読みだし速度お
よび記録紙送り速度を遅らせ最高応答周波数以下
の適当な速度によつて記録を行う。そして、この
場合速度検出回路６が下向きの出力すなわち、入
力信号が機器の応答周波数範囲内にもどつた後で
も、それ以前の応答周波数範囲外の被記録値を記
録し終わるまでしばらくの間遅延記録が続けられ
る。この間、前記応答周波数範囲内にもどつた被
記録値はメモリー２に貯えられる。最高速記録で
は、この貯えられた被記録値を機器の最高応答周
波数に対応する速度（最高速度）で記録を行うも
のである。この最高速記録は前記の貯えられた被
記録値がなくなる時点まで続けられる。以後は通
常記録となる。この時、それぞれの記録状態の転
換か所での状態変化をやわらげるために制御回路
７内に演算処理機能を設けることができる。演算
処理機能は状態転換点付近においてタイミング速
度を徐々に増減するものである。
は、第２図下方部に通常記録、遅延記録、最高速
記録として示されている。通常記録は入力信号が
最高応答周波数以下の時なされるものである。遅
延記録は速度検出回路６の上向きの出力が制御回
路７に入力された時に開始され、読みだし速度お
よび記録紙送り速度を遅らせ最高応答周波数以下
の適当な速度によつて記録を行う。そして、この
場合速度検出回路６が下向きの出力すなわち、入
力信号が機器の応答周波数範囲内にもどつた後で
も、それ以前の応答周波数範囲外の被記録値を記
録し終わるまでしばらくの間遅延記録が続けられ
る。この間、前記応答周波数範囲内にもどつた被
記録値はメモリー２に貯えられる。最高速記録で
は、この貯えられた被記録値を機器の最高応答周
波数に対応する速度（最高速度）で記録を行うも
のである。この最高速記録は前記の貯えられた被
記録値がなくなる時点まで続けられる。以後は通
常記録となる。この時、それぞれの記録状態の転
換か所での状態変化をやわらげるために制御回路
７内に演算処理機能を設けることができる。演算
処理機能は状態転換点付近においてタイミング速
度を徐々に増減するものである。
第３図は本考案に関わるペン書き記録計の記録
の一例を示す記録図である。１０は記録トレース
である。通常の記録と同様の記録が得られる。
の一例を示す記録図である。１０は記録トレース
である。通常の記録と同様の記録が得られる。
なお、本考案実施例においては、ペン書き記録
計内に本考案に関わる装置を内蔵したものについ
て説明したが、記録計の機能向上のための附属要
素として前記記録計に取付可能に構成してもよ
い。
計内に本考案に関わる装置を内蔵したものについ
て説明したが、記録計の機能向上のための附属要
素として前記記録計に取付可能に構成してもよ
い。
以上、説明したように本考案によれば、機器の
応答周波数範囲外の入力信号が入つた場合でもデ
ジタル処理により実質的記録が可能である利点が
ある。
応答周波数範囲外の入力信号が入つた場合でもデ
ジタル処理により実質的記録が可能である利点が
ある。
第１図は本考案に関わるペン書き記録計の回路
構成の一例を示す構成説明図、第２図は第１図で
のいくつかのラインでのタイミングを説明するタ
イミング図、第３図は本考案に関わるペン書き記
録計の記録例図である。 １……Ａ／Ｄ変換器、２……メモリー、３……
Ｄ／Ａ変換器、４……ペン駆動回路、５……記録
ぺん、６……速度検出回路、７……制御回路、８
……記録紙送りローラ、９……記録紙、１０……
記録トレース。
構成の一例を示す構成説明図、第２図は第１図で
のいくつかのラインでのタイミングを説明するタ
イミング図、第３図は本考案に関わるペン書き記
録計の記録例図である。 １……Ａ／Ｄ変換器、２……メモリー、３……
Ｄ／Ａ変換器、４……ペン駆動回路、５……記録
ぺん、６……速度検出回路、７……制御回路、８
……記録紙送りローラ、９……記録紙、１０……
記録トレース。
Claims (1)
- 入力信号をデジタル変換するＡ／Ｄ変換器と、
該Ａ／Ｄ変換器出力を記憶するとともに所望量遅
延可能なメモリー２と、該メモリー出力をアナロ
グ変換するＤ／Ａ変換器と、これらを制御する制
御回路とを有し、前記Ｄ／Ａ変換器出力を受けて
アナログ記録を行なうペン書き記録計において、
前記入力信号の変化分を検出し、このペン書き記
録計の最高応答周波数を越える前記入力信号の範
囲の始点と終点とをそれぞれ第１、第２の出力と
して上記制御回路に信号を発生する速度検出回路
を設け、前記制御回路は前記速度検出回路の第１
の出力を受けた時には上記メモリーの遅延量を大
きくするとともに上記ペン書き記録計の記録紙送
り速度を上記メモリーの遅延量に対応する速度に
落とし、前記速度検出回路の第２の出力を受けた
時にはその時点における上記Ａ／Ｄ変換器の出力
デジタル値の１つ前の時点のデジタル値を記録す
るまで上記メモリーの遅延量と上記記録紙送り速
度を上記第１の出力を受けた時と同一に維持し上
記１つ前の時点のデジタル値が記録された後には
上記メモリーに格納されているデジタル値をこの
ペン書き記録計の最大の記録速度で記録するよう
上記メモリーのデータ読みだし速度および記録紙
送り速度を制御しさらに上記メモリーに格納され
ているデジタル値を記録した後には上記ペン書き
記録計の記録速度を通常の記録速度に制御するよ
う上記メモリーのデータ読みだし速度および記録
紙送り速度を制御することを特徴とするペン書き
記録計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3640384U JPS60148924U (ja) | 1984-03-14 | 1984-03-14 | ペン書き記録計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3640384U JPS60148924U (ja) | 1984-03-14 | 1984-03-14 | ペン書き記録計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60148924U JPS60148924U (ja) | 1985-10-03 |
| JPH0216260Y2 true JPH0216260Y2 (ja) | 1990-05-02 |
Family
ID=30541548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3640384U Granted JPS60148924U (ja) | 1984-03-14 | 1984-03-14 | ペン書き記録計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60148924U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154415A (en) * | 1979-05-21 | 1980-12-02 | Yashio Denki Kk | Incidental phenomenon recorder |
-
1984
- 1984-03-14 JP JP3640384U patent/JPS60148924U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60148924U (ja) | 1985-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6017797A (ja) | 録音再生装置 | |
| JPS6012893U (ja) | テ−プレコ−ダ | |
| JPS6316972Y2 (ja) | ||
| JPS5938500U (ja) | 記録再生回路 | |
| JPS5522253A (en) | Sound recording method | |
| JPS592967B2 (ja) | デ−タ処理方式 | |
| JPH0731876B2 (ja) | ミュ−ト回路 | |
| JPS6231850Y2 (ja) | ||
| JPS60800U (ja) | 録音再生装置 | |
| JPS6241325B2 (ja) | ||
| JP2861882B2 (ja) | リアルタイム・メモリ兼用記録計 | |
| JPH0178330U (ja) | ||
| JPS5927979B2 (ja) | 録音の頭出し装置 | |
| JPS60148924U (ja) | ペン書き記録計 | |
| JPS586216U (ja) | 印字機能を有したレコ−ダ | |
| JPH0121443B2 (ja) | ||
| JPH0313766B2 (ja) | ||
| JPH061595B2 (ja) | パルス列検出方法 | |
| JPS6033399U (ja) | 録音再生装置 | |
| JPS613588U (ja) | カウンタ回路 | |
| JPS60194725U (ja) | テ−プレコ−ダ | |
| JPH01138300U (ja) | ||
| JPH0239301U (ja) | ||
| JPS62161303U (ja) | ||
| JPH0269716U (ja) |