JPH061595B2 - パルス列検出方法 - Google Patents

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、テープレコーダ等に於いて、テープに記録さ
れた時刻あるいはインデックス等のデータを表わすパル
ス列を検出するパルス列検出方法に関する。 (ロ)従来技術 近年、留守番電話や口述記録用テープレコーダ（ディク
テイティングマシン）等に於いて、その記録した日時や
内容のインデックス等を共に記録しておき、再生時にそ
のデータを読み出して表示する機能が実現されている。 テープに記録されるデータは、第１図に示される如く、
スタートビットパルスS₁〜S₈と、同期ビットパルスP₁,P
₂,P₃…と、同期ビットパルスP₁,P₂,P₃…との間に存在す
る４ビットのデータビットパルスD₀〜D₃,D₄〜D₇,…とか
ら成るパルス列で記録され、再生の際には、８個のスタ
ートビットパルスS₁〜S₈を検出することによって、次に
来るパルスがデータを含むパルスであることを認識し、
同期ビットパルスP₁,P₂,P₃…間のデータを読み取る。 従来、パルス列を検出する場合には、パルス列の周期Ｔ
の約1/10程度の周期t₀でサンプリングを行いパルス列の
信号の立ち上がりあるいは立ち下がりを検出する。例え
ば、第２図(a)で示されるパルス列を到来したとする
と、周期t₀のサンプリングによって同期ビットP₁の立ち
上がりが検出されると、周期t₀で減算されるタイマー手
段に「９」をセットすると共に、フラグに“１”をセッ
トする。ここで、第２図(b)はタイマー手段の動作を示
すタイミングであり、第２図(c)はフラグの内容を示す
図である。そして「９」がセットされたタイマー手段
は、サンプリングの周期t₀毎に「１」が減算され、その
結果「０」となったとき、即ち、９t₀の期間が経過する
と、フラグの内容“１”を同期ビットＰ_１のパルスとし
て認識すると共に、フラグをリセットし、タイマー手段
に再び「９」をセットする。そして、９t₀の期間が経過
すると、フラグの内容“０”をデータビットD₀のパルス
として認識すると共に、タイマー手段に「９」をセット
する。従って、タイマー手段は周期t₀毎に減算される
が、「０」になる前に、データビットD₁のパルスの立ち
上がりが検出されると、そのとき、フラグに“１”がセ
ットされると共に、タイマー手段に「９」が再セットさ
れる。更に、９t₀経過したとき、フラグの内容“１”が
データビットD₁のパルスとして認識される。以下、同様
の動作によってパルス列のパルスが検出される。 ところが、テープからパルス列を読み出す場合、テープ
速度のバラツキ等によって、パルス列の周期が短期的に
±６％、長期的に±３％程度ばらつくため、正確なサン
プリング周期t₀でサンプリングすると、完全にパルス列
を検出することができず、認識率が低下する不都合があ
った。例えば、パルス列の中心周期Ｔが62.5msであると
き、短期的なバラツキの範囲は58.75ms≦Ｔ≦66.25msで
あり、長期的なバラツキの範囲は、60.6ms≦Ｔ≦64.37m
sである。一方、第３図に示す如く、“１”のパルスが
連続している場合、認識できる範囲は、次のパルスの立
ち上がりがＡで示される期間内、即ち、10t0≦Ｔ＜18
t₀、例えばサンプリングの周期t0が6.1ms場合には、61m
s≦Ｔ＜109.8msである。また、第４図に示す如く、
“０”のデータが連続している場合、認識できる範囲
は、後の同期ビットパルスの立ち上がりがＢで示される
範囲であり、５×9t₀≦５Ｔ≦９×6t₀となり、t₀が6.1m
sとき認識許容範囲は、54.9ms≦Ｔ＜65.88msである。従
って、“１”が連続した場合には、バラツキ範囲が認識
許容範囲を越えてしまうのである。 (ハ)発明の目的 本発明は、上述した点に鑑みて為され、中心周期より短
かい“１”のパルスが到来したときには、このパルスを
中心周期の長さに補正し、“０”の場合には認識許容範
囲の下限近くに補正することによって、入力されたパル
ス列を認識許容範囲内に入るように補正し、誤認識を防
止するパルス列検出方法を提供するものである。 (ニ)発明の構成 本発明は、中心周期がT₀でバラツキが±△Ｔの範囲のパ
ルス列を検出する方法に於いて、動作状態にある入力判
定手段によって前記パルス列が第１のレベルにあるか、
あるいは、第２のレベルであるかを判定し、第１のレベ
ルであるとき、第１のタイマー手段を動作させ、該第１
のタイマー手段で作成される時間T₀が周期となる第１の
レベルのパルスを出力し、前記第２のレベルであると
き、第２のタイマー手段を動作させ、前記第１のタイマ
ー手段で作成される周期T₀より短い時間ｔを周期とする
第２のレベルを出力することにより、周期がT₀−△Ｔの
第１のレベルのパルスが周期T₀のパルスに補正され、該
補正による遅れが第２のレベルの周期ｔで補正され、該
補正されたパルス列を所定の周期のサンプリングパルス
でサンプリングして検出する構成である。 (ホ)実施例 第５図は本発明の実施例を示すブロック図である。テー
プから再生されたパルス列は、入力判定手段(1)に印加
され、入力判定手段(1)は動作状態に於いて、入力され
たパルス列のレベルが第１のレベル、論理“１”である
か、あるいは、第２のレベル、論理“０”であるか否か
を判定し、“１”のレベルが印加されたときには、制御
信号ＤＥＨを第１のタイマー手段(2)、出力手段(3)、第
２のタイマー手段(4)、及び、第３のタイマー手段(5)に
印加し、一方、“０”のレベルが印加されたときには、
制御信号ＤＥＬを第２のタイマー手段(4)に印加する。
この入力判定手段(1)の動作は、第３のタイマー手段(5)
によって制御され、第３のタイマー手段(5)がタイマー
動作している間、即ち、タイマースタートからタイマー
終了までの時間T₃の間動作する。 第１のタイマー手段(2)は中心周期T₀を作成するタイマ
ーであり、中心周期の約1/2の時間を作成するT₁タイマ
ー(6)とT₂タイマー(7)とから成る。即ち、中心周期T₀は
T₁タイマー(6)の時間T₁とT₂タイマー(7)の時間T₂との和
となっている。T₁タイマー(6)入力判定手段(1)から制御
信号ＤＥＨが出力されたとき動作を開始し、T₁時間後に
出力される出力信号によってT₂タイマー(7)の動作を開
始させる。またT₁タイマー(6)の出力は出力手段(3)に印
加され、制御信号ＤＥＨが印加されたとき、“１”のレ
ベルを出力する出力手段(3)を制御し、その出力“１”
を“０”に変える。即ち、T₁タイマー(6)は、“１”の
パルスを出力する期間を決定するものである。T₂タイマ
ー(7)の出力は第３のタイマー手段(5)に印加され、入力
判定手段(1)から制御信号ＤＥＨが出力されてからT₀時
間後、再び入力判定手段(1)を動作させるために、第３
のタイマー手段(5)を動作させる。第３のタイマー手段
(5)は、そのタイマー動作中、入力判定手段(1)を動作状
態にするが、制御信号ＤＥＨが出力されるとその出力に
よってリセットされタイマー動作を停止する。 一方、第２のタイマー手段(4)は、入力判定手段(1)が動
作中、パルス列の“０”を検出しているとき出力される
制御信号ＤＥＬによって制御され、制御信号ＤＥＬが印
加されたときタイマー動作を開始し、パルス列の“０”
のデータに対応して出力される“０”の最低期間ｔを作
成するものである。第２のタイマー手段(4)の出力は第
３のタイマー手段(5)に印加され、ｔ時間後パルス列の
判定を行うために第３のタイマー手段(5)のタイマー動
作を開始させる。また、第２のタイマー手段(4)の動作
中に、入力判定手段(1)がパルス列の“１”を検出して
制御信号ＤＥＨが出力されると、第２のタイマー手段
(4)はリセットされタイマー動作を停止する。 第５図に示された実施例に於いて、中心周期T₀より長い
周期Ｔのパルス列を印加された場合の動作を第６図を参
照して説明する。第６図(a)はパルス列の波形図、第６
図(b)は第３のタイマー手段(5)の動作期間、即ち、入力
判定手段(1)の動作期間を示すタイミング、第６図(c)は
T₁タイマー(6)の動作を示すタイミング、第６図(d)はT₂
タイマー(7)の動作を示すタイミング、第６図(e)は第２
のタイマー手段(4)の動作を示すタイミング、第６図(f)
は出力手段(3)の出力を示す波形図である。 先ず、第６図(A)のタイミングに於いて入力判定手段(1)
の動作期間中に、パルス列入力が“１”となると、入力
判定手段(1)は制御信号ＤＥＨを出力する。この制御信
号ＤＥＨの出力により、出力手段(3)は“１”を出力
し、T₁タイマー(6)はタイマー動作を開始し、また、第
２のタイマー手段(4)及び第３のタイマー手段(5)はリセ
ットされ、タイマー動作を停止する。従って、入力判定
手段(1)の動作も停止する。そして、T₁時間経過する
と、T₁タイマー(6)の出力により出力手段(3)は“１”の
出力を“０”に変え、また、T₂タイマー(7)はタイマー
動作を開始する。第６図(B)のタイミングに於いて、T₂
タイマー(7)がカウントアップするとその出力により第
３のタイマー(5)がタイマー動作を開始し、入力判定手
段(1)を動作状態とする。このとき、周期はＴ＞T₀であ
るため、パルス列の信号は“０”であり、入力判定手段
(1)は制御信号ＤＥＬを出力する。これにより、第２の
タイマー手段(4)のタイマー動作が開始される。第６図
(c)に於いて、パルス列の信号が“１”となると、前述
と同様の動作により、出力手段(3)は“１”を出力し、
第２のタイマー手段(4)及び第３のタイマー手段(5)はリ
セットされ、一方、T₁タイマー(6)は動作を開始する。
そして、第６図(D)に於いて、T₀時間が経過すると同様
に第３のタイマー手段(5)及び第２のタイマー手段(4)が
タイマー動作を開始する。そして、第３のタイマー手段
(5)が時間T₃を計時する期間内にパルス列が“１”とな
らない場合、即ち、パルス列で示されるデータが「０」
のとき、入力判定手段(1)はT₃時間経過すると不動作状
態となる。一方、第２のタイマー手段(4)はタイマー動
作を持続しており、第６図(E)のタイミングに於いて、
中心周期T₀より短く設定された時間ｔが経過すると、そ
の出力によって、第３のタイマー手段(5)のタイマー動
作を開始させ、入力判定手段(1)を動作状態とする。こ
のとき、パルス列の信号は“０”であるため入力判定手
段(1)は制御信号ＤＥＬを出力し、第２のタイマー手段
(4)を再び動作状態となる。入力判定手段(1)の動作中、
第６図(F)のタイミングに於いて、パルス列の信号が
“１”となると、前述した第６図(A)及び(C)と同様の動
作を行う。 第６図で示される如く、パルス列の周期Ｔが中心周期T₀
より長い場合には、出力手段(3)から出力される信号
は、立ち上がりがパルス列と同期し、周期が等しい信号
となる。即ち、印加されたパルス列がそのまま出力され
たのと等価である。 一方、第７図は、パルス列の周期Ｔが中心周期T₀より短
い場合であり、第７図(a)〜第７図(f)は第６図の(a)〜
(f)と同様である。第７図(a)の如く、“１”のパルスが
連続して到来するとき、例えば、スタートビットパルス
S₁,S₂,S₃…の場合、先ず、入力判定手段(1)を常時動作
状態にしておく。そこで、パルスＳ_１が“１”になる
と、入力判定手段(1)から制御信号ＤＥＨが出力され、
制御信号ＤＥＨにより、出力手段(3)は“１”を出力
し、T₁タイマー(6)は動作を開始する。T₁時間経過する
とT₁タイマー(6)の出力により出力手段(3)は“１”の出
力を“０”に変え、T₂タイマー(7)はタイマー動作を開
始する。そして、T₂時間、即ち、T₁タイマー(6)の動作
からT₀時間が経過すると、T₂タイマー(7)の出力により
第３のタイマー手段(5)が動作し入力判定手段(1)が動作
状態となる。ここで、パルス列の信号はパルスS₂によっ
てすでに“１”となっているため、入力判定手段(1)は
動作と同時に制御信号ＤＥＨを出力する。従って、制御
信号ＤＥＨにより第３のタイマー手段(5)は直ちにリセ
ットされ、動作を停止する。同時にT₁タイマー(6)はタ
イマー動作を開始する。以下、同様の動作を行うことに
より、出力手段(3)からは周期T₀のパルス列が出力され
る。ところが、この場合には、入力されたパルス列と出
力されたパルス列とは周期がT₀−Ｔだけ差があるため、
出力されたパルス列はスタートビットパルス８個を出力
するまでに7(T₀-T)の遅れが生じる。 第８図は、スタートビットパルスS₈、同期ビットパルス
P₁及びデータビットパルスD₀を出力する場合のタイミン
グ図であり、(a)〜(f)で示されるタイミングは第６図及
び第７図(a)〜(f)が示すものと同一である。前述した如
く、スタートビットパルスＳ_８が出力される時点では、
入力されたパルス列と出力されたパルス列との間には7
(T₀-T)の遅れが生じている。しかし、スタートビットパ
ルスS₈と同期ビットパルスP₁との間には、必ず、１周期
分のブランクがあり、また、データビットD₀〜D₃の４ビ
ットで表わされるデータがＢＣＤコードである場合に
は、必ずその中に「０」のデータが１以上含まされるの
で、そのブランクと「０」データビットパルスの期間に
於いて、遅れが補正される。即ち、第８図に於いて、ス
タートビットパルスS₈の立ち上がりから7(T₀-T)遅れて
入力判定手段(1)が“１”を判定し、“１”を出力した
時点からT₀期間が経過すると、T₂タイマー(7)の出力に
よって第３のタイマー手段(5)がタイマー動作を開始
し、動作状態となった入力判定手段(1)からは制御信号
ＤＥＬが出力され、第２のタイマー手段(7)のタイマー
動作が開始される。そして、第３のタイマー手段(5)が
タイマー動作を終了するまでの期間T₃の間、パルス列の
信号は“０”であるため、第２のタイマー手段(4)はタ
イマー動作を継続し、ｔ時間後、第２のタイマー手段
(4)の出力によって、再び、第３のタイマー手段(5)を動
作させ、入力判定手段(1)を動作状態とする。このと
き、パルス列は同期ビットパルスP₁が到来しているた
め、入力判定手段(1)は動作開始と同時に制御信号ＤＥ
Ｈを出力する。その後の動作は前述したとおりである。
従って、第２のタイマー手段(4)で作成される時間ｔ
は、パルス列の周期Ｔより短く設定されているため、同
期ビットパルスP₁の立ち上がりと出力パルスとの遅れ
は、8(T₀-T)-(T-t)となり、遅れが減少される。同様
に、データビットパルスD₀が“０”の場合にもＴ−ｔの
時間だけ短くなるため遅れが減少するのである。 そこで、中心周期62.5msのパルス列をサンプリング周波
数6.1msで検出する場合、第１のタイマー手段(2)で作成
される時間T₀を62.5msとし、また、第２のタイマー手段
(4)で作成される時間ｔを、“０”のパルスを検出する
許容範囲の最小値54.9msより５５msに設定すると、第６
図で示された如く、パルス列の周期Ｔが中心周期T₀より
＋３％程度長い場合には、そのパルス列と同じ周期の出
力が得られ、また、第７図及び第８図で示される如く、
パルス列の周期Ｔが中心周期T₀より−３％短い場合に
は、出力は“１”のパルスが62.5msに“０”の周期は５
５msに補正されて出力されるのである。このとき、スタ
ートビットパルスS₈の後の最大遅れは、8(T₀-T)=15.2ms
となるが、同期ビットパルスP₁に於いては、8(T₀-T)-(T
-t)=9.6msと短縮される。更に、データビットパルスD₀
が“０”の場合には、その遅れは、9(T₀-T)-2(T-t)=5.9
msとなり更に短縮される。 従って、出力手段(3)から出力されるパルス列のバラツ
キ範囲は、“１”のパルスの場合で62.5ms≦Ｔ≦64.37m
s、“０”の場合で、５５ms≦Ｔ≦64.37msとなり、サン
プリング周期が6.1msの場合の許容範囲内に入ってい
る。 また、第５図に示された実施例の動作は、マイクロコン
ピュータによって実現することもできる。この場合、パ
ルス列の信号が“１”となったことを検出するのは、マ
イクロコンピュータの割り込み入力端子にパルス列を印
加し、割り込みの要求の有無によって行い、パルス列の
“１”に対応する処理は、割り込み処理によって行う。 第９図(a)(b)はマイクロコンピュータのプログラムの動
作を示すフロー図であり、第９図(a)はメインプログラ
ムの動作、第９図(b)は割り込み処理プログラムの動作
を示す。第９図(a)に於いて、マイクロコンピュータの
動作が開始すると、先ずＲＡＭ（ランダム・アクセス・
メモリ）等の初期設定を行い、また、割り込みを禁止す
るＩＮＴＭＳＫをリセットし、割り込み可能状態とす
る。次いで、T₁タイマー、T₂タイマー、T₃タイマー及び
ｔタイマーのタイマー時間の終了を検出する。T₁タイマ
ー及びT₂タイマーは第５図に示された第１のタイマー手
段(2)であり、T₃タイマーは第３のタイマー手段(5)、ｔ
タイマーは第２のタイマー手段(4)に担当する。T₁タイ
マーのタイマー動作の終了が検出されると、パルス列を
出力するマイクロコンピュータの出力ポートを“０”と
し、T₂タイマーのタイマー動作をスタートさせる。ま
た、T₂タイマーのタイマー動作終了、あるいは、ｔタイ
マーのタイマー動作終了が検出された場合には、T₃タイ
マー及びｔタイマーのタイマー動作をスタートさせ、次
いでＩＮＴＭＳＫをリセットして割り込み可能な状態と
する。一方、T₃タイマーのタイマー動作終了が検出され
るとＩＮＴＭＳＫをセットし割り込み禁止状態とする。
この様に、メインプログラムでは、各タイマーの動作終
了を常に監視し、その終了を検出して対応する動作を行
う。また、第９図(a)の動作中、割り込みが許可される
のは、初期設定後と、T₂タイマーの終了後、あるいは、
ｔタイマーの終了後からT₃タイマーの終了が検出される
までのT₃期間である。この期間内に割り込み入力端子に
“１”の信号が印加されると、割り込みがかかり、第９
図(b)に示す割り込み処理が実行される。 第９図(b)に於ける割り込み処理では、T₃タイマー及び
ｔタイマーのリセットを行い、タイマー動作をストップ
させる一方、T₁タイマーのタイマー動作をスタートさ
せ、パルス列を出力する出力ポートを“１”とし、更
に、ＩＮＴＭＳＫをセットし割り込みを禁止する。 この様に、マイクロコンピュータに於いては、割り込み
入力端子にパルス列を印加し、第９図(a)(b)で示された
動作を行うプログラムを実行することによって、第５図
の実施例と全く同じ動作を行わせることができ、入力さ
れたパルス列がサンプリング周期t₀で確認できる許容範
囲内のパルス列に変換されるものである。 (ヘ)発明の効果 上述の如く、本発明によれば、テープ等から再生された
バラツキを有するパルス列をサンプリング周期t₀で検出
する場合の認識許容範囲内に入るパルス列に補正するこ
とにより、パルス列の誤認識が防止できるものであり、
留守番電話や口述記録用テープレコーダ等に記録された
データの認識率が向上し、商品的価値及び信頼性が向上
する利点を有している。

【図面の簡単な説明】 第１図はパルス列を示す波形図、第２図(a)(b)(c)はパ
ルス列を検出する方法を示すタイミング図、第３図及び
第４図は第２図(a)(b)(c)の方法でパルス列を検出する
際の許容範囲を説明するためのタイミング図、第５図は
本発明の実施例を示すブロック図、第６図(a)(b)(c)(d)
(e)(f)、第７図(a)(b)(c)(d)(e)(f)及び第８図(a)(b)
(c)(d)(e)(f)は第５図に示された実施例の動作を示すタ
イミング図、第９図(a)(b)はマイクロコンピュータで本
発明を実施する際の動作を示すフロー図である。 (1)…入力判定手段、(2)…第１のタイマー手段、(3)…
出力手段、(4)…第２のタイマー手段、(5)…第３のタイ
マー周波数、(6)…T₁タイマー、(7)…T₂タイマー。

Claims (1)

1. 【特許請求の範囲】中心周期がＴ_０でバラツキが±△Ｔ
   であるパルス列を検出する方法において、動作状態にあ
   る入力判定手段によって前記パルス列が第１のレベルに
   あるか、あるいは、第２のレベルであるかを判定し、該
   判定の結果、前記パルス列が第１のレベルであるとき、
   第１のタイマー手段を動作させ、該第１のタイマー手段
   で作成される時間Ｔ_０が周期となる第１のレベルのパル
   スを出力し、前記判定の結果前記パルス列が前記第２の
   レベルであるとき、第２のタイマー手段を動作させ、前
   記第１のタイマー手段で作成される周期Ｔ_０より短い時
   間ｔを周期とする第２のレベルを出力することにより、
   中心周期Ｔ_０より短い第１のレベルのパルス列が周期Ｔ
   _０に補正され、該補正による遅れが第２のレベルの周期
   ｔで補正され、該補正されたパルス列を所定のサンプリ
   ングパルスでサンプリングして検出するパルス列検出方
   法。