JPH02162860A - 主局対複数従局間の交信方法 - Google Patents
主局対複数従局間の交信方法Info
- Publication number
- JPH02162860A JPH02162860A JP63316787A JP31678788A JPH02162860A JP H02162860 A JPH02162860 A JP H02162860A JP 63316787 A JP63316787 A JP 63316787A JP 31678788 A JP31678788 A JP 31678788A JP H02162860 A JPH02162860 A JP H02162860A
- Authority
- JP
- Japan
- Prior art keywords
- message
- period
- auxiliary
- slave stations
- during
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は１つの主局としての主ＣＰＵと複数の従局とし
ての補助ＣＰＵを備えたシステムにおける、主ＣＰＵと
補助ＣＰＵとの間の交信方法に関するもので、 特に補助ＣＰＵの伝送負荷量を軽減し得るようにした交
信方法に関する。 なお以下各図において同一の符号は同一もしくは相等部
分を示す。また論理もしくはレベル“０”は単に０°゛
と記すものとする。
ての補助ＣＰＵを備えたシステムにおける、主ＣＰＵと
補助ＣＰＵとの間の交信方法に関するもので、 特に補助ＣＰＵの伝送負荷量を軽減し得るようにした交
信方法に関する。 なお以下各図において同一の符号は同一もしくは相等部
分を示す。また論理もしくはレベル“０”は単に０°゛
と記すものとする。
第３図はこの種のシステムの構成例を示し、同図におい
て１は主ＣＰＵ、２および３は補助ＣＰＵである。そし
て主ＣＰＵＩと補助ＣＰ Ｕ２．３とは送信ラインＬ１
および受信ラインＬ２を介して互いに結合されている。 また第４図は上述の第３図のシステムにおける主ＣＰＵ
Ｉと補助ＣＰ Ｕ２，３との間の交信手順の例を示す。 即ち主ＣＰＵＩが送信ラインＬ１を介し補助ＣＰ Ｕ２
に対して伝文１ａを送信すると、これに応じて補助ＣＰ
Ｕ２が受信ラインＬ２を介し主ＣＰＵＩへ伝文２ａを
送信する。 次に前述と同様に主ＣＰＵＩが補助ＣＰ Ｕ３に対して
伝文１ｂを送信すると、これに応じて補助ＣＰ ０３が
主ＣＰＵＩへ伝文３ａを送信する。
て１は主ＣＰＵ、２および３は補助ＣＰＵである。そし
て主ＣＰＵＩと補助ＣＰ Ｕ２．３とは送信ラインＬ１
および受信ラインＬ２を介して互いに結合されている。 また第４図は上述の第３図のシステムにおける主ＣＰＵ
Ｉと補助ＣＰ Ｕ２，３との間の交信手順の例を示す。 即ち主ＣＰＵＩが送信ラインＬ１を介し補助ＣＰ Ｕ２
に対して伝文１ａを送信すると、これに応じて補助ＣＰ
Ｕ２が受信ラインＬ２を介し主ＣＰＵＩへ伝文２ａを
送信する。 次に前述と同様に主ＣＰＵＩが補助ＣＰ Ｕ３に対して
伝文１ｂを送信すると、これに応じて補助ＣＰ ０３が
主ＣＰＵＩへ伝文３ａを送信する。
しかしながら上述の方法においては、以下のような理由
により、ＣＰＵ間の通信の手順が複雑になり、補助ＣＰ
Ｕ２．３が伝送処理を行う負荷量が大きくなるという
問題があった。 （１）主ＣＰＵＩからの伝文１ａ、ｌｂが自分宛てのも
のか、他宛てのものかを補助ＣＰ Ｕ２．３が判断して
、送信先別の処理を行わなければならない。 （２） ＣＰＵＩ、ＣＰＵ２間の通信と、ＣＰＵＩＣ
Ｐ Ｕ３間の通信が別のものであることが分るように、
この２つの通信期間間に十分な時間を空けるなどの取り
決めが必要である。 そこで本発明は、補助ＣＰＵの伝送負荷量を軽減できる
主ＣＰＵ対複数の補助ＣＰＵ間の交信方法を提供するこ
とを課題とする。
により、ＣＰＵ間の通信の手順が複雑になり、補助ＣＰ
Ｕ２．３が伝送処理を行う負荷量が大きくなるという
問題があった。 （１）主ＣＰＵＩからの伝文１ａ、ｌｂが自分宛てのも
のか、他宛てのものかを補助ＣＰ Ｕ２．３が判断して
、送信先別の処理を行わなければならない。 （２） ＣＰＵＩ、ＣＰＵ２間の通信と、ＣＰＵＩＣ
Ｐ Ｕ３間の通信が別のものであることが分るように、
この２つの通信期間間に十分な時間を空けるなどの取り
決めが必要である。 そこで本発明は、補助ＣＰＵの伝送負荷量を軽減できる
主ＣＰＵ対複数の補助ＣＰＵ間の交信方法を提供するこ
とを課題とする。
前記の課題を解決するために本発明の方法は、ｒ主局（
主ＣＰＵＩなど）と複数の従局（補助ＣＰ Ｕ２，３な
ど）との間の交信方法であって、前記主局は、自身が伝
文の送信を行う期間（Ｔｌなど、以下伝文送信期間とい
う）、およびこの期間から少なくとも所定の時間（待機
期間Ｔ２など）を経過した後の期間であって自身が伝文
を受信する期間（７３など、以下伝文受信期間という）
にのみ、クロック信号（同期クロックＣＬＫなど）を前
記の各従局へ並列に送信するようにし、前記伝聞送信期
間において、前記主局は、それぞれ（送信期間Ｔ１／２
などに対応する）所定長の前記の各従局へ宛てた伝文が
、この各従局に付した所定の（例えば補助ＣＰＵ２の後
に補助ＣＰＵ３が続くような）順番に連結されてなる伝
文（ＩＡなど）を、前記クロック信号に同期して前記の
各従局へ並列に送信し、 前記伝文受信期間において、前記の各従局は、それぞれ
（送信期間Ｔ３／２などに対応する）所定長の前記主局
へ宛てた伝文（２Ａ、３Ａなど）を、前記の順番に連結
しつつ、前記クロック信号に同期して前記の主局へ送信
するように」するものとする。
主ＣＰＵＩなど）と複数の従局（補助ＣＰ Ｕ２，３な
ど）との間の交信方法であって、前記主局は、自身が伝
文の送信を行う期間（Ｔｌなど、以下伝文送信期間とい
う）、およびこの期間から少なくとも所定の時間（待機
期間Ｔ２など）を経過した後の期間であって自身が伝文
を受信する期間（７３など、以下伝文受信期間という）
にのみ、クロック信号（同期クロックＣＬＫなど）を前
記の各従局へ並列に送信するようにし、前記伝聞送信期
間において、前記主局は、それぞれ（送信期間Ｔ１／２
などに対応する）所定長の前記の各従局へ宛てた伝文が
、この各従局に付した所定の（例えば補助ＣＰＵ２の後
に補助ＣＰＵ３が続くような）順番に連結されてなる伝
文（ＩＡなど）を、前記クロック信号に同期して前記の
各従局へ並列に送信し、 前記伝文受信期間において、前記の各従局は、それぞれ
（送信期間Ｔ３／２などに対応する）所定長の前記主局
へ宛てた伝文（２Ａ、３Ａなど）を、前記の順番に連結
しつつ、前記クロック信号に同期して前記の主局へ送信
するように」するものとする。
この発明は、１ビツトづつの伝送をクロック同期方式と
し、各ＣＰＵ間の伝文の長さを固定として、主ＣＰＵＩ
から補助ＣＰ ｔＪ２，３への伝文を連結し、また補助
ＣＰ Ｕ２，３から主ＣＰＵＩへの伝文を連結して通信
を行うことにより、補助ＣＰＵの伝送負荷量を軽減しよ
うとするものである。
し、各ＣＰＵ間の伝文の長さを固定として、主ＣＰＵＩ
から補助ＣＰ ｔＪ２，３への伝文を連結し、また補助
ＣＰ Ｕ２，３から主ＣＰＵＩへの伝文を連結して通信
を行うことにより、補助ＣＰＵの伝送負荷量を軽減しよ
うとするものである。
第１図は本発明の一実施例としての交信手順の説明図で
ある。また第２図は同じ（システム構成図で第３図に対
応するものである。 第２図では、主ＣＰＵＩから補助ＣＰ Ｕ２．３へ同期
クロックＣＬＫを送信するためのクロンクラインＬ３が
新設され、また補助ＣＰ ｔＪ２，３からのそれぞれの
伝文２Ａ、３Ａが送信出力される受信ラインＬ２２．
Ｌ２３はそれぞれＯＲゲートＧｌの入力端子に接続さ
れ、このＯＲゲートＧ１の出力信号としての伝文４が受
信ラインＬ２を介して主ＣＰＵＩへ伝えられる。 第１図を説明すると、主ＣＰＵＩは同図（５）のよう自
身が補助ＣＰ Ｕ２，３へ伝文１＾を送信する期間（伝
文送信期間という）ＴＩと、同じく自身が補助ＣＰ ０
２，３からそれぞれ伝文２Ａ、３Ａを受信する期間（伝
文受信期間という）Ｔ３と、にのみ、クロンクラインＬ
３を介して同期クロックＣＬＫを補助ＣＰ Ｕ２および
補助ＣＰＵ３に並列に送信する。 なお前記の伝文送信期間ＴＩと伝文受信期間Ｔ３との間
には所定時間以上（この例では１０〜２０ｍ５）の待機
期間Ｔ２が設けられている。 各ＣＰ０１〜３は同期クロックＣＬＫの立ち上がりエツ
ジで１ビツトづつの送受信を行うものとする。 伝文送信期間Ｔ１においては、主ＣＰＵＩは前記の同期
クロックＣＬＫを出力すると同時にこのクロックＣＬＫ
に同期して、同図（１）のように伝文ＩＡを送信ライン
Ｌ１を介し補助ＣＰＵ２および３へ並列に送信する。 この伝文１八はこの例では送信期間Ｔｌ／２に対応する
固定長の補助ＣＰＵ２宛の伝文に、同じく（この例では
該伝文と等しい）固定長の補助ＣＰ Ｕａ宛の伝文が連
結されるように構成されている。このように伝文の長さ
を固定とするので、主ＣＰＵＩが補助ＣＰ ０２，３へ
の伝文を続けて送信しても補助ＣＰ Ｕ２，３は自分宛
ての伝文を判別することができる。 次に待機期間Ｔ２が経過すると補助ＣＰ Ｕ２，３は主
ＣＰＵへの送信を開始できる状態になることができる。 次の伝文受信期間Ｔ３において主ＣＰＵＩが再び同期ク
ロックＣＬＫの送信を開始すると、まず補助ＣＰ ０２
が同図（２）のように主ＣＰＵＩへ伝文２Ａの送信を開
始する。この伝文２Ａは固定長であり、この伝文２Ａの
送信期間（この例ではＴ３／２）の間は同図（３）のよ
うに補助ＣＰ Ｕ３は“０′。 を送信し続ける（つまり同期クロックＣＬＫを計数して
自身の伝文３Ａの送信開始時点を知ろうとするのみで、
その送信出力を°“０°゛に保つ）。 このようにして伝文受信期間Ｔ３の前半Ｔ３／２が経過
すると補助ＣＰ Ｕ２の伝文２への送信が終り、該送信
に続いて補助ＣＰ Ｕ３が主ＣＰＵＩへ伝文３への送信
を開始する。この伝文３Ａも固定長でこの例では前記の
伝文２Ａと同じ長さであるものとする。 そしてこの伝文３への送信期間Ｔ３／２の間、補助ＣＰ
Ｕ２は前記補助ＣＰＵ３と同様に０°゛を送信し続け
る（第１図（２）、 （３））。 この各補助ＣＰ Ｕ２，３の送信出力は同時にＯＲゲー
トＧ１に入力されて、その論理和出力としての伝文４が
主ＣＰＵＩへ送信されるので、主ＣＰＵ１の交信伝文は
第１図（４）のような経過をたどることになる。このよ
うに各伝文２Ａ、３Ａをそれぞれ固定長としているので
、主ＣＰＵＩは補助ＣＰＵ２，３から受取った伝文を補
助ＣＰ Ｕ２からのものと、補助ＣＰ Ｕ３からのもの
とに分割することが可能である。
ある。また第２図は同じ（システム構成図で第３図に対
応するものである。 第２図では、主ＣＰＵＩから補助ＣＰ Ｕ２．３へ同期
クロックＣＬＫを送信するためのクロンクラインＬ３が
新設され、また補助ＣＰ ｔＪ２，３からのそれぞれの
伝文２Ａ、３Ａが送信出力される受信ラインＬ２２．
Ｌ２３はそれぞれＯＲゲートＧｌの入力端子に接続さ
れ、このＯＲゲートＧ１の出力信号としての伝文４が受
信ラインＬ２を介して主ＣＰＵＩへ伝えられる。 第１図を説明すると、主ＣＰＵＩは同図（５）のよう自
身が補助ＣＰ Ｕ２，３へ伝文１＾を送信する期間（伝
文送信期間という）ＴＩと、同じく自身が補助ＣＰ ０
２，３からそれぞれ伝文２Ａ、３Ａを受信する期間（伝
文受信期間という）Ｔ３と、にのみ、クロンクラインＬ
３を介して同期クロックＣＬＫを補助ＣＰ Ｕ２および
補助ＣＰＵ３に並列に送信する。 なお前記の伝文送信期間ＴＩと伝文受信期間Ｔ３との間
には所定時間以上（この例では１０〜２０ｍ５）の待機
期間Ｔ２が設けられている。 各ＣＰ０１〜３は同期クロックＣＬＫの立ち上がりエツ
ジで１ビツトづつの送受信を行うものとする。 伝文送信期間Ｔ１においては、主ＣＰＵＩは前記の同期
クロックＣＬＫを出力すると同時にこのクロックＣＬＫ
に同期して、同図（１）のように伝文ＩＡを送信ライン
Ｌ１を介し補助ＣＰＵ２および３へ並列に送信する。 この伝文１八はこの例では送信期間Ｔｌ／２に対応する
固定長の補助ＣＰＵ２宛の伝文に、同じく（この例では
該伝文と等しい）固定長の補助ＣＰ Ｕａ宛の伝文が連
結されるように構成されている。このように伝文の長さ
を固定とするので、主ＣＰＵＩが補助ＣＰ ０２，３へ
の伝文を続けて送信しても補助ＣＰ Ｕ２，３は自分宛
ての伝文を判別することができる。 次に待機期間Ｔ２が経過すると補助ＣＰ Ｕ２，３は主
ＣＰＵへの送信を開始できる状態になることができる。 次の伝文受信期間Ｔ３において主ＣＰＵＩが再び同期ク
ロックＣＬＫの送信を開始すると、まず補助ＣＰ ０２
が同図（２）のように主ＣＰＵＩへ伝文２Ａの送信を開
始する。この伝文２Ａは固定長であり、この伝文２Ａの
送信期間（この例ではＴ３／２）の間は同図（３）のよ
うに補助ＣＰ Ｕ３は“０′。 を送信し続ける（つまり同期クロックＣＬＫを計数して
自身の伝文３Ａの送信開始時点を知ろうとするのみで、
その送信出力を°“０°゛に保つ）。 このようにして伝文受信期間Ｔ３の前半Ｔ３／２が経過
すると補助ＣＰ Ｕ２の伝文２への送信が終り、該送信
に続いて補助ＣＰ Ｕ３が主ＣＰＵＩへ伝文３への送信
を開始する。この伝文３Ａも固定長でこの例では前記の
伝文２Ａと同じ長さであるものとする。 そしてこの伝文３への送信期間Ｔ３／２の間、補助ＣＰ
Ｕ２は前記補助ＣＰＵ３と同様に０°゛を送信し続け
る（第１図（２）、 （３））。 この各補助ＣＰ Ｕ２，３の送信出力は同時にＯＲゲー
トＧ１に入力されて、その論理和出力としての伝文４が
主ＣＰＵＩへ送信されるので、主ＣＰＵ１の交信伝文は
第１図（４）のような経過をたどることになる。このよ
うに各伝文２Ａ、３Ａをそれぞれ固定長としているので
、主ＣＰＵＩは補助ＣＰＵ２，３から受取った伝文を補
助ＣＰ Ｕ２からのものと、補助ＣＰ Ｕ３からのもの
とに分割することが可能である。
本発明によれば主ＣＰＵＩが、伝文送信期間ＴＩ、およ
びこの期間から待機期間Ｔ２を経過した後の伝文受信期
間Ｔ３にのみ、同期クロックＣＬＫを補助ＣＰ Ｕ２，
３へ並列に送信するようにし、前記伝文送信期間Ｔｌに
おいて、主ＣＰＵＩは、それぞれ送信期間Ｔ１／２に対
応する所定長の各補助ＣＰ Ｕ２，３へ宛てた伝文を、
補助ＣＰＵ２の後に補助ＣＰ Ｕ３が続く順番に連結し
、前記同期クロックＣＬＫに同期して各補助ＣＰ Ｕ２
，３へ並列に送信し、 前記伝文受信期間Ｔ３において、補助ＣＰ Ｕ２゜３は
、それぞれ送信期間Ｔ３／２に対応する所定ｍｃＰＵ１
へ宛てた伝文２Ａ、３Ａを、前記の順番に連結しつつ、
前記同期クロックＣＬＫに同期して主ＣＰＵＩへ送信す
るようにしたので、主ＣＰＵＩに２つ以上の補助ＣＰＵ
が接続された場合の通信においても、主ＣＰＵは補助Ｃ
ＰＵが１つの場合と同じ方式で伝送が可能であるし、補
助ＣＰ Ｕ２．３にとっても自分１台対主ＣＰＵの通信
と同様の交信方法となるので、交信方法が非常に単純と
なり、補助ＣＰＵが伝送に費やす負荷量を軽減すること
ができる。
びこの期間から待機期間Ｔ２を経過した後の伝文受信期
間Ｔ３にのみ、同期クロックＣＬＫを補助ＣＰ Ｕ２，
３へ並列に送信するようにし、前記伝文送信期間Ｔｌに
おいて、主ＣＰＵＩは、それぞれ送信期間Ｔ１／２に対
応する所定長の各補助ＣＰ Ｕ２，３へ宛てた伝文を、
補助ＣＰＵ２の後に補助ＣＰ Ｕ３が続く順番に連結し
、前記同期クロックＣＬＫに同期して各補助ＣＰ Ｕ２
，３へ並列に送信し、 前記伝文受信期間Ｔ３において、補助ＣＰ Ｕ２゜３は
、それぞれ送信期間Ｔ３／２に対応する所定ｍｃＰＵ１
へ宛てた伝文２Ａ、３Ａを、前記の順番に連結しつつ、
前記同期クロックＣＬＫに同期して主ＣＰＵＩへ送信す
るようにしたので、主ＣＰＵＩに２つ以上の補助ＣＰＵ
が接続された場合の通信においても、主ＣＰＵは補助Ｃ
ＰＵが１つの場合と同じ方式で伝送が可能であるし、補
助ＣＰ Ｕ２．３にとっても自分１台対主ＣＰＵの通信
と同様の交信方法となるので、交信方法が非常に単純と
なり、補助ＣＰＵが伝送に費やす負荷量を軽減すること
ができる。
第１図は本発明の一実施例としての交信手順の説明図、
第２図は同じくシステム構成図、第３図は第２図に対応
する従来のシステム構成図、第４図は従来の交信手順の
説明図である。 ■＝主ＣＰＵ、２．３ ：補助ＣＰＵ、Ｌｌ ：送信
ライン、Ｌ２． Ｌ２２． Ｌ２３ ：受信ライン、Ｌ
３ ：クロックライン、Ｇ１：ＯＲゲート、ＣＬＫ：同
期クロック、１＾、２Ａ、３Ａ、４ ：伝文。 牙 図 Ｊ（１ オ ３図 第４図
第２図は同じくシステム構成図、第３図は第２図に対応
する従来のシステム構成図、第４図は従来の交信手順の
説明図である。 ■＝主ＣＰＵ、２．３ ：補助ＣＰＵ、Ｌｌ ：送信
ライン、Ｌ２． Ｌ２２． Ｌ２３ ：受信ライン、Ｌ
３ ：クロックライン、Ｇ１：ＯＲゲート、ＣＬＫ：同
期クロック、１＾、２Ａ、３Ａ、４ ：伝文。 牙 図 Ｊ（１ オ ３図 第４図
Claims (1)
- 【特許請求の範囲】 １）主局と複数の従局との間の交信方法であって、前記
主局は、自身が伝文の送信を行う期間（以下伝文送信期
間という）、およびこの期間から少なくとも所定の時間
を経過した後の期間であって自身が伝文を受信する期間
（以下伝文受信期間という）にのみ、クロック信号を前
記の各従局へ並列に送信するようにし、 前記伝文送信期間において、前記主局は、それぞれ所定
長の前記の各従局へ宛てた伝文が、この各従局に付した
所定の順番に連結されてなる伝文を、前記クロック信号
に同期して前記の各従局へ並列に送信し、 前記伝文受信期間において、前記の各従局は、それぞれ
所定長の前記主局へ宛てた伝文を、前記の順番に連結し
つつ、前記クロック信号に同期して前記の主局へ送信す
るようにしたことを特徴とする主局対複数従局間の交信
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316787A JPH02162860A (ja) | 1988-12-15 | 1988-12-15 | 主局対複数従局間の交信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316787A JPH02162860A (ja) | 1988-12-15 | 1988-12-15 | 主局対複数従局間の交信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02162860A true JPH02162860A (ja) | 1990-06-22 |
Family
ID=18080913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63316787A Pending JPH02162860A (ja) | 1988-12-15 | 1988-12-15 | 主局対複数従局間の交信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02162860A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06195583A (ja) * | 1992-12-22 | 1994-07-15 | Matsushita Electric Works Ltd | 警報システム |
| WO2010073313A1 (ja) * | 2008-12-22 | 2010-07-01 | トヨタ自動車株式会社 | 車両用電子制御システム、車両用電子制御ユニット、車両用制御同期方法 |
-
1988
- 1988-12-15 JP JP63316787A patent/JPH02162860A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06195583A (ja) * | 1992-12-22 | 1994-07-15 | Matsushita Electric Works Ltd | 警報システム |
| WO2010073313A1 (ja) * | 2008-12-22 | 2010-07-01 | トヨタ自動車株式会社 | 車両用電子制御システム、車両用電子制御ユニット、車両用制御同期方法 |
| US8290663B2 (en) | 2008-12-22 | 2012-10-16 | Toyota Jidosha Kabushiki Kaisha | Vehicle electronic control system, vehicle electronic control unit, and vehicle control synchronization method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| JPH0424702A (ja) | 制御システム | |
| JPH01208924A (ja) | エラー検出及び報告装置 | |
| JPH0337221B2 (ja) | ||
| JPS61292434A (ja) | バツフアメモリ | |
| JPS58225756A (ja) | 直列デ−タ通信装置 | |
| JPH06223037A (ja) | 高速同期式データ転送方法 | |
| JPH02150949A (ja) | バス接続装置 | |
| JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
| JP2925282B2 (ja) | データ転送回路 | |
| JP2505878B2 (ja) | マルチバスシステム | |
| JPS6093855A (ja) | デ−タ伝送装置 | |
| JPH03769Y2 (ja) | ||
| JPS5814105B2 (ja) | 半二重伝送方式 | |
| US20020146042A1 (en) | Synchronous data transmission method | |
| JPS61115129A (ja) | デ−タ転送システム | |
| JPH01112354A (ja) | 割込み要求信号制御方式 | |
| JPH0671253B2 (ja) | 同期式デ−タ転送方式 | |
| JPH01114230A (ja) | シリアルデータ伝送方式 | |
| JPH03173241A (ja) | ブロードキャスト通信方式 | |
| JPS589618B2 (ja) | デ−タ伝送方式 | |
| JPS61105150A (ja) | 情報転送回路 | |
| JPS6158361A (ja) | デ−タ転送方式 | |
| JPS60113548A (ja) | シリアル転送におけるパリティ送出方式 | |
| JPS6271343A (ja) | デ−タ伝送方式 |