JPS589618B2 - デ−タ伝送方式 - Google Patents

Description

【発明の詳細な説明】 この発明は、複数の端末装置と中央装置との間で共通の
データバスを用いてデータの伝送を行なうデータ伝送方
式に関する。

複数の端末装置と中央装置との間で、各端末装置に共通
のデータバスを用いてデータ伝送を行なうシステムにお
いては、共通データバスに複数の端末装置から同時にデ
ータが送出されることを避けなければならない。

第１図は従来のこの種のデータ伝送システムの概要を示
す系統図で、１は中央装置、２は端末装置、３は共通デ
ータバス、４はインヒビット線である。

すなわち、第１図においては複数の端末装置が同時にデ
ータ送出を開始するのを避けるために、端末装置２相互
を端子Ｐｉ，Ｐｏを介して結合することで、データ送出
の優先順位を決めている。

さらに、ある端末装置がデータ送出中に、他の（（より
優先順位の高い）端末装置からデータが送出されないよ
うにするために、各端末装置２の端子ＩＮＨに共通接続
されているインヒビット線４に対し、そのデータ送出中
の端末装置からインヒビット信号を送出するようにして
いる。

他の端末装置では、インヒビット線４を介してインヒビ
ツト信号が到来している間、データの送出が禁止される
ことになる。

なお、端子Ａ１〜Ａｎは各端末装置２から送出されるデ
ータの識別のために、各端末装置２から端子ＤＡＴＡを
介して共通データバス３にデータ信号と共に送出すべき
アドレス情報を指定するための端子である。

以上から明らかなように、従来の方式では複数の端末装
置から同時にデータが送出されるのを避けるために、各
端末装置２に優先順位を与えるための２端子Ｐｉ，Ｐｏ
と、さらにインヒビット信号送出のための１端子ＩＮＨ
、計３端子を必要とした。

しかし、このような端子数の増加は、各端末装置が多数
の個別部品で構成される場合のみならず、ＬＳＩ化され
た場合においても、相互結線の複雑化、信頼度の低下、
さらには価格上昇などの問題をもたらし、特にＬＳＩ化
しようとする場合には、ＬＳＩパッケージの制約から、
時によっては上記の３端子全部を設けることが不可能と
なることもある。

この発明は上述した問題を解消するためになされたもの
で、その目的は最少限の端子数で複数の端末装置からの
データの同時送出を回避し得るデータ伝送方式を提供す
ることにある。

この発明は上記目的を達成するため、各端末装置からの
データの識別のために各端末装置に予め与えられている
固有のアドレス情報を利用して、データ送出の優先順位
を等価的に与えるようにしたものである。

す々わち、この発明では任意の端末装置からデータを送
出する際、各端末装置に予め個々に割当てられたタイミ
ングでインヒビット信号を発生させてこれをインヒビッ
ト線に送出すると共に、前記インヒビット線にインヒビ
ット信号が存在するときには上記インヒビット信号の発
生を阻止することによって、任意の１つの端末装置だけ
にデータ送出を許すようにしたものである。

このようにすると、データの同時送出を避けるために必
要な端子は、インヒビット信号送受のための１端子のみ
でよいことになる。

従って、結線が簡単となるばかりでなく、信頼性の向上
、価格の低減が図れ、さらに装置をＬＳＩ化する場合に
も有利となる等、その効果は大きい。

以下、この発明を実施例により具体的に説明する。

第２図はこの発明の一実施例の概要を示すブロツク図で
、第１図の場合と同様、１は中央装置２は端末装置、３
は共通データバス、４はインヒビット線であるが、第１
図における優先順位指定のための端子Ｐ ｉ ， Ｐｏ
とその結線はない。

そして、各端末装置２内にはデータを送出する際、イン
ヒビット信号を前述したタイミングで送出する機能を持
つタイミング発生回路５が内蔵されている。

このタイミング発生回路５の具体例を第３図に示した。

以下、第３図のタイミング発生回路５について、第４図
のタイムチャートを参照して説明する。

なお、端子６は各端末装置２内の他の回路（以下主回路
という）に接続されているものとする。

第３図において、カウンタ１１は主回路からのクロツク
信号Ｓ１をカウントし、クリア信号Ｓ２ によりクリア
されるもので、クリア信号Ｓ２は通常はインバータ１２
，１３，ＡＮＤゲート１４およびＲ−Ｓフリツブフロツ
プ１５からなる回路によって、カウンタ１１の出力値が
一定値になる毎に１クロック期間の間だけＯＲゲート１
６を介して与えられる。

いずれかの端末装置から、一度インヒビット信号が送出
されるか、あるいは、全ての端末装置が同時にイニシャ
ライズされた後はクリア信号Ｓ２の通常時の発生タイミ
ングは、全ての端末装置２内のタイミング発生回路５で
共通となる。

コンパレータ１７は予め端子Ａ１〜Ａｎを介して与えら
れている端末装置のアドレス値ａ１〜ａｎと、カウンタ
１１の出力値ｂ１〜ｂｎとを比較し、これらが一致した
時（ａ＝ｂ）、インヒビット信号の発生タイミングを与
えるタイミング信号Ｓ３を出力する。

このタイミング信号Ｓ３の出力タイミング（クリア信号
Ｓ２の発生後タイミング？号Ｓ３が発生するまでの時間
Ｔ）は、アドレス値が各端末装置２でそれぞれ異なるた
め、そのアドレス値に応じた固有のタイミングと々る。

各端末装置２内のタイミング発生回路５におけるタイミ
ング信号Ｓ３の出力タイミングを第４図ＫＳ３，，Ｓ３
・・・Ｓ３ｎとして示した。

このようにして得られるタイミング信号Ｓ３は、主回路
からのデータ出力要求信号Ｓ４が入力されているＤフリ
ツプフロツプ１８のクロツク入力端子に与えられる。

従って、データ出力要求信号Ｓ４が入力されると、Ｄフ
リツプフロツプ１８はタイミング信号Ｓ３のよるタイミ
ングで反転し、その出力端子よりデータ出力レディ信号
Ｓ５を主回路に送出する。

このデータ出力レディ信号Ｓ，の送出は、主回路からデ
ータ出力完了信号Ｓ６がＤフリツプフロツプ１８のクリ
ア端子に入るまで続行する。

Ｄフリツプフロツプ１８の出力であるデータ出力レディ
信号Ｓ５は、さらにバツファゲート１９および端子ＩＮ
Ｈを介して第２図のインヒビット線４に送出される。

これにより他の端末装置からのデータの送出は、禁止さ
れる。

すなわち、第３図では端子ＩＮＨにインヒビット線４か
らインヒビット信号が入ると、そのインヒビット信号が
インバータ２０を介して主回路にデータ出力要求インヒ
ビット信号Ｓ７として供給されることにより、データの
送出を禁止させることになる。

また、この信号Ｓ７はＯＲゲート１６を介してカウンタ
１１にクリア信号Ｓ２として与えられ、カウンタ１１を
クリアするとともに、他の端末装置から送出されている
インヒビット信号が解除されるまでカウント動作を停止
させる。

つまり、インヒビット線にインヒビット信号が存在する
とき、前記データ出力レディ信号Ｓ，の発生が阻止され
、これによってインヒビット信号の発生が阻止されるこ
とになる。

以上説明したように、この発明では任意の端末装置から
共通データバスにデータを送出する際、端末装置毎に予
め定められたアドレスに固有のタイミングでインヒビッ
ト線に対してインヒビット信号を送出することで、デー
タ送出開始時の優先順位を等価的に与えると同時に、複
数の端末装置からの同時データ送出を避けるようにした
ため、端末装置に設ける端子数を少なくできる。

従って、実際にシステムを構成する上で、極めて有効で
ある。

【図面の簡単な説明】

第１図は従来のデータ伝送方式を説明するための系統図
、第２図はこの発明の一実施例の概要を説明するための
系統図、第３図は第２図におけるタイミング発生回路の
具体例を示す回路図、第４図はその動作を説明するため
のタイムチャートである。 ２・・・・・・端末装置、３・・・・・・共通データバ
ス、４・・・・・・インヒビット線、５・・・・・・タ
イミングパルス発生回路。

Claims (1)

【特許請求の範囲】
1. １ 共通のデータバスによりデータの伝送を行なう複数
   の端末装置にインヒビット線を共通接続し、このインヒ
   ビット線を介して他の端末装置からインヒビット信号が
   到来している間、そのインヒビット信号を送出している
   端末装置以外の端末装置からのデータ送出を禁止するよ
   うにしたデータ伝送方式において、各端末装置は、デー
   タを送出するに際して予め個々に割当てられたタイミン
   グでインヒビット信号を発生して前記インヒビット線に
   送出する手段と、前記インヒビット線にインヒピット信
   号が存在するとき、前記インヒビット信号の発生を阻止
   する手段とを具備したことを特徴とするデータ伝送方式
   。