JPS6093855A - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JPS6093855A JPS6093855A JP58202074A JP20207483A JPS6093855A JP S6093855 A JPS6093855 A JP S6093855A JP 58202074 A JP58202074 A JP 58202074A JP 20207483 A JP20207483 A JP 20207483A JP S6093855 A JPS6093855 A JP S6093855A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- register
- buffer register
- content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は複数本の信号線を用いてビット並列の形でデ
ータを伝送するデータ伝送装置に関するものである。
ータを伝送するデータ伝送装置に関するものである。
従来この種の装置として第１図に示すものがあった。図
において、（１）は伝送装置の送信側、（２）は伝送装
置の受信側、（３ａ）、（３ｂ）、（３ｃ）、・・・（
３ｍ）、（３ｎ）はそれぞれデータ用信号線、（４）は
送信側（１）が受信側１２１に出すデータ読込指令（デ
ータロード指令）、（５１は受信側（２）が送信側（１
）に出すデータ読込完了信号（データロード完了信号）
である。
において、（１）は伝送装置の送信側、（２）は伝送装
置の受信側、（３ａ）、（３ｂ）、（３ｃ）、・・・（
３ｍ）、（３ｎ）はそれぞれデータ用信号線、（４）は
送信側（１）が受信側１２１に出すデータ読込指令（デ
ータロード指令）、（５１は受信側（２）が送信側（１
）に出すデータ読込完了信号（データロード完了信号）
である。
第２図は第１図の各部の信号を表す動作タイム図で、第
２図（ａ）はデータ用信号線（３ａ） −（３ｂ） 、
（３Ｊ・・・（３ｎ）上のデータで、α、β、ｒ・・・
のように変化するものとする。第２図（ｂ） 、 （Ｃ
）はそれぞれデータ読込指令（４１、データ読込完了信
号（５）ヲ示す。
２図（ａ）はデータ用信号線（３ａ） −（３ｂ） 、
（３Ｊ・・・（３ｎ）上のデータで、α、β、ｒ・・・
のように変化するものとする。第２図（ｂ） 、 （Ｃ
）はそれぞれデータ読込指令（４１、データ読込完了信
号（５）ヲ示す。
データがαからβに変化する過渡期では各データ用信号
線（３ａ）、（３ｂ）・・・上のデータの変化時点に微
小な差があるため、すべての信号線上のビ・ソト論理が
確実に新しいデータを表すものになるまで待って、デー
タ読込指令（４１が発せられる。すなわち、第２図（ａ
ｌの送信データがαからβに変化する時点から所定の遅
延時間Ｔ。の後、データ読込指令（４）を論理「１」と
する。受信１１１ｕ １２１では指令（４１が論理「１
」となったのを見て送信データβの読込みを行い、読込
完了後、信号（５）を論理「１」にして送出する。
線（３ａ）、（３ｂ）・・・上のデータの変化時点に微
小な差があるため、すべての信号線上のビ・ソト論理が
確実に新しいデータを表すものになるまで待って、デー
タ読込指令（４１が発せられる。すなわち、第２図（ａ
ｌの送信データがαからβに変化する時点から所定の遅
延時間Ｔ。の後、データ読込指令（４）を論理「１」と
する。受信１１１ｕ １２１では指令（４１が論理「１
」となったのを見て送信データβの読込みを行い、読込
完了後、信号（５）を論理「１」にして送出する。
送信側（１）は信号（５）が論理「１」になった事を見
て指令（４）を論理「０」にし、受信側は指令（４１が
論理「０」になったことを確認して信号（５１を論理「
０」にする。
て指令（４）を論理「０」にし、受信側は指令（４１が
論理「０」になったことを確認して信号（５１を論理「
０」にする。
以上で１つのデータ（上述の場合データβ）の伝送が完
了する。
了する。
従来のデータ伝送装置は以上のように構成されているの
で、データ読込み指令（４１ヲ伝送するための信号線を
設ける必要があり、かつデータ読込み指令（４）はデー
タ信号の切換時点から所定時間ＴＤだけ遅延して送出せ
ねばならず、受信側（２）における読込み指令（４）の
論理変化の確認、送信側（１）における完了信号（５１
の論理変化の確認等、読込み指令（４１が送出された後
も送受信手続を必要とする為、１つのデータの伝送に多
くの時間金費すという欠点があった。
で、データ読込み指令（４１ヲ伝送するための信号線を
設ける必要があり、かつデータ読込み指令（４）はデー
タ信号の切換時点から所定時間ＴＤだけ遅延して送出せ
ねばならず、受信側（２）における読込み指令（４）の
論理変化の確認、送信側（１）における完了信号（５１
の論理変化の確認等、読込み指令（４１が送出された後
も送受信手続を必要とする為、１つのデータの伝送に多
くの時間金費すという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明では受信側に比較器とバ
ッファレジスタとを設け、受信データ全所定のクロック
でサンプルしてバッファレジスタにロードし、そのバッ
ファレジスタの内容と受信データとが一致するかどうか
を比較器によって比較し両者が一致した場合は各データ
用信号線（３ａ）、（３ｂ）、（３ｏ）、−・・（３ｎ
）のデータの切換が完了したと見なして、このデータを
データレジスタにロードするようにしたもので、読込み
指令（４）を必観とせず、したがって読込み指令の伝送
線を省略することができ、かつ１つのデータの転送に必
要な時間、すなわち１つのデータがデータ用信号線（３
ａ）、（３ｂ）−（３ｃ）、・・・（３ｎ）に送出され
ている時間を短縮することができた。
めになされたもので、この発明では受信側に比較器とバ
ッファレジスタとを設け、受信データ全所定のクロック
でサンプルしてバッファレジスタにロードし、そのバッ
ファレジスタの内容と受信データとが一致するかどうか
を比較器によって比較し両者が一致した場合は各データ
用信号線（３ａ）、（３ｂ）、（３ｏ）、−・・（３ｎ
）のデータの切換が完了したと見なして、このデータを
データレジスタにロードするようにしたもので、読込み
指令（４）を必観とせず、したがって読込み指令の伝送
線を省略することができ、かつ１つのデータの転送に必
要な時間、すなわち１つのデータがデータ用信号線（３
ａ）、（３ｂ）−（３ｃ）、・・・（３ｎ）に送出され
ている時間を短縮することができた。
以下この発明の実施例を図面について説明する。
第３図はこの発明の一実施例を示すブロック図で、第１
図と同一符号は同−又は相当部分を示し、第１図と異る
所は第３図においてはデータ読込指令を伝送する信号線
を欠く点である。第４図は第３図の受信側（２１の内部
構成を示すブロック図でデータ用信号線（３８）、（３
ｂ）、（３ｃ）、・・・（３ｎ） ｅすべてまとめて符
号（３１で表し、（５）は第３図の同一符号と同一信号
を示し、（６１は比較器、（７）はバッファレジスタ、
（８１はデータレジスタで、これらレジスタ内の文字り
はロード信号入力端子を示す。すなわち、端子りに論理
「１」のパルスが到来した時点でこれらレジスタの並列
入力端子の信号がこれらレジスタにロードされる。（９
）はクロック発生器、 ＋１０１ 。
図と同一符号は同−又は相当部分を示し、第１図と異る
所は第３図においてはデータ読込指令を伝送する信号線
を欠く点である。第４図は第３図の受信側（２１の内部
構成を示すブロック図でデータ用信号線（３８）、（３
ｂ）、（３ｃ）、・・・（３ｎ） ｅすべてまとめて符
号（３１で表し、（５）は第３図の同一符号と同一信号
を示し、（６１は比較器、（７）はバッファレジスタ、
（８１はデータレジスタで、これらレジスタ内の文字り
はロード信号入力端子を示す。すなわち、端子りに論理
「１」のパルスが到来した時点でこれらレジスタの並列
入力端子の信号がこれらレジスタにロードされる。（９
）はクロック発生器、 ＋１０１ 。
１Ｉ１１はそれぞれゲート回路、０埠はデータ一致検出
フラグで、フラグ０りがデータ読込完了信号（５１とな
る。
フラグで、フラグ０りがデータ読込完了信号（５１とな
る。
第５図は第４図の回路における信号経過を示す動作タイ
ムチャートで、第５図（ａｔはデータ用信号線（３）の
送信データで、この送信データはα、β。
ムチャートで、第５図（ａｔはデータ用信号線（３）の
送信データで、この送信データはα、β。
ｒ、・・・と変化し、比較器（６１の一方の入力、バッ
ファレジスタ（７）の並列入力端子、データレジスタ（
８１の並列入力端子の入力としてそれぞれ接続される。
ファレジスタ（７）の並列入力端子、データレジスタ（
８１の並列入力端子の入力としてそれぞれ接続される。
第５図（ｂ）はデータ一致検出フラグ（６）を示す。
次にこの発明の装置の動作について説明する。
たとえば、第５図（ａｌにおいて送信データがαで安定
しているときは、比較器（６）の両方の入力が一致し、
データ一致検出フラ１０埠が論理「１」になっており、
クロック発生器（９）のクロックはゲート回路ｔｔｎｖ
経てデータレジスタ（８１のロード信号入力端子りに加
えられ、データ用信号線（３）のデータαがデータレジ
スタ（８）にロードされるが、データレジスタ＋８１内
に前から存在するデータも同じデータαであるのでデー
タレジスタ（８）の内容は変化しない。
しているときは、比較器（６）の両方の入力が一致し、
データ一致検出フラ１０埠が論理「１」になっており、
クロック発生器（９）のクロックはゲート回路ｔｔｎｖ
経てデータレジスタ（８１のロード信号入力端子りに加
えられ、データ用信号線（３）のデータαがデータレジ
スタ（８）にロードされるが、データレジスタ＋８１内
に前から存在するデータも同じデータαであるのでデー
タレジスタ（８）の内容は変化しない。
また、フラグ６つの論理が「１」の間はゲート回路叫は
クロックの通過（ｉ＝ １５１４止している。次に送信
データがαからβに変ると、比較器（６）の両方の入力
が不一致となり、フラグ０邊の論理が「０」となるので
、ゲート回路＋１０１ ’ｅ通過したクロックはその時
点のデータ用信号線（３１上の信号全バッファレジスタ
１７）にロードする。送信信号切換時の過渡状態内では
次のクロック時点においても比較器＋６１の両方の入力
が不一致となり、ゲート回路ｆｌ（１＝に通過したクロ
ックはその時点のデータ用信号線（３１上の信号をバッ
ファレジスタ（７）にロードする。このような経過全く
り返し、データ用信号線（３）上の信号がβに落ちつい
たときけ、比較器（６）の両人力は一致しフラグａつの
論理は「１」となって、ゲート回路１１ｖ全クロツクが
通過しその時点のデータ用信号線＋３１上の信号、すな
わち信号βをテ°−クレジスタ（８）にロードする。
クロックの通過（ｉ＝ １５１４止している。次に送信
データがαからβに変ると、比較器（６）の両方の入力
が不一致となり、フラグ０邊の論理が「０」となるので
、ゲート回路＋１０１ ’ｅ通過したクロックはその時
点のデータ用信号線（３１上の信号全バッファレジスタ
１７）にロードする。送信信号切換時の過渡状態内では
次のクロック時点においても比較器＋６１の両方の入力
が不一致となり、ゲート回路ｆｌ（１＝に通過したクロ
ックはその時点のデータ用信号線（３１上の信号をバッ
ファレジスタ（７）にロードする。このような経過全く
り返し、データ用信号線（３）上の信号がβに落ちつい
たときけ、比較器（６）の両人力は一致しフラグａつの
論理は「１」となって、ゲート回路１１ｖ全クロツクが
通過しその時点のデータ用信号線＋３１上の信号、すな
わち信号βをテ°−クレジスタ（８）にロードする。
データ一致検出フラグ（埒がデータ読込完了信号（５１
として送信側（１）に送られるので、送信１１１１１
ｔｘｔではこれを見て受信側（２）におけるデータβの
読込みが完了し、データγに変化してもよいことを知る
。
として送信側（１）に送られるので、送信１１１１１
ｔｘｔではこれを見て受信側（２）におけるデータβの
読込みが完了し、データγに変化してもよいことを知る
。
以上のようにこの発明によれば、受信側（２）にバッフ
ァレジスタ（７）と比較器（６）とを設け、先のクロッ
クでバッファレジスタ（７１にロードしたデータと、次
のクロックにおける受信データとが一致したとき、受信
データは安定したと見て、そのデータをデータメモリに
ロードするようにしたので、従来必要でありたデータ読
込指令（４１の伝送線が不要となり、綜合的にデータの
伝送に必要な時間を短縮することができた。
ァレジスタ（７）と比較器（６）とを設け、先のクロッ
クでバッファレジスタ（７１にロードしたデータと、次
のクロックにおける受信データとが一致したとき、受信
データは安定したと見て、そのデータをデータメモリに
ロードするようにしたので、従来必要でありたデータ読
込指令（４１の伝送線が不要となり、綜合的にデータの
伝送に必要な時間を短縮することができた。
第１図は従来の装置を示すブロック図、第２図は第１図
の各部の信号を表す動作タイム図、第３図はこの発明の
一実施例を示すブロック図、第４図は第３図の受信側の
内部構成を示すブロック図、第５図は第４図の各部の信
号を表す動作タイム図である。 （１）・・・伝送装置送信側、（２１・・・伝送装置受
信側、（３Ｊ・・・データ用信号線、（５１・・・デー
タ読込完了信号、１６１・・・１＋１器、（７）・・・
バッファレジスタ、（８１・・・データレジスタ、０２
・・・データ一致検出フラグ。 尚、各図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第４図 第５図
の各部の信号を表す動作タイム図、第３図はこの発明の
一実施例を示すブロック図、第４図は第３図の受信側の
内部構成を示すブロック図、第５図は第４図の各部の信
号を表す動作タイム図である。 （１）・・・伝送装置送信側、（２１・・・伝送装置受
信側、（３Ｊ・・・データ用信号線、（５１・・・デー
タ読込完了信号、１６１・・・１＋１器、（７）・・・
バッファレジスタ、（８１・・・データレジスタ、０２
・・・データ一致検出フラグ。 尚、各図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第４図 第５図
Claims (1)
- 【特許請求の範囲】 複数本の信号線によってビット並列の形でデータを伝送
するデータ伝送装置において、データ受信側に設けられ
、上記複数本の信号線上の信号を比較器の一方の入力及
びバッファレジスタの並列入力端子の入力ならびにデー
タレジスタの並列入力端子の入力としてそれぞれ接続す
る手段と、 上記バッファレジスタの内容を上記比較器の他方の入力
として接続する手段と、 上記比較器において両方の入力のビットパターンが一致
したとき論理「１」のデータ一致検出フラグを出力し、
上記両方の入力のビットパターンが一致しないとき論理
「０」の信号を出力し、上記論理「０」の信号が出力さ
れているとき上記バッファレジスタの並列入力端子の信
号を当該バッファレジスタにロードし、上記データ一致
検出フラダが出力されているとき上記データレジスタの
並列入力端子の信号を当該データレジスタにロードする
手段と、 上記データ一致検出フラグをデータ読込完了信号として
受信側から送信側へ伝送する手段とを備えたことを特徴
とするデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202074A JPS6093855A (ja) | 1983-10-26 | 1983-10-26 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202074A JPS6093855A (ja) | 1983-10-26 | 1983-10-26 | デ−タ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6093855A true JPS6093855A (ja) | 1985-05-25 |
Family
ID=16451514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58202074A Pending JPS6093855A (ja) | 1983-10-26 | 1983-10-26 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6093855A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461948A (ja) * | 1990-06-25 | 1992-02-27 | Mitsubishi Heavy Ind Ltd | 塗工装置 |
| US7212532B1 (en) * | 2001-12-21 | 2007-05-01 | Rockwell Collins, Inc. | Message re-sending protocol for a wireless communications system |
| JP2014241534A (ja) * | 2013-06-12 | 2014-12-25 | 富士ゼロックス株式会社 | コマンド送受信システム、コマンド送信装置、およびコマンド受信装置 |
-
1983
- 1983-10-26 JP JP58202074A patent/JPS6093855A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461948A (ja) * | 1990-06-25 | 1992-02-27 | Mitsubishi Heavy Ind Ltd | 塗工装置 |
| US7212532B1 (en) * | 2001-12-21 | 2007-05-01 | Rockwell Collins, Inc. | Message re-sending protocol for a wireless communications system |
| JP2014241534A (ja) * | 2013-06-12 | 2014-12-25 | 富士ゼロックス株式会社 | コマンド送受信システム、コマンド送信装置、およびコマンド受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6658582B1 (en) | Serial interface circuits having improved data transmitting and receiving capability | |
| US6684362B1 (en) | Method and apparatus for connecting manufacturing test interface to a global serial bus including an I2 c bus | |
| JPH0459819B2 (ja) | ||
| JPS63288538A (ja) | 通信装置 | |
| US5125089A (en) | Asynchronous-to-synchronous parallel word transfer circuit for preventing incoming asyncronous parallel byte data from interfering with outgoing synchronous data | |
| US4633489A (en) | Interface unit inserted between a data transfer unit and a processor unit | |
| JPS6162963A (ja) | 小さなレジスタから大きなレジスタにデータワードを転送するための方法と装置 | |
| JPS61208331A (ja) | シリアルデータ通信方式および装置 | |
| US6088400A (en) | Receiving device for synchronous serial transmission data | |
| JPH01137353A (ja) | インタフエース回路 | |
| JP2893897B2 (ja) | シリアル入出力装置 | |
| RU2022345C1 (ru) | Устройство сопряжения интерфейсов | |
| SU1730680A1 (ru) | Устройство дл записи информации в блок пам ти | |
| JPS60207942A (ja) | 記憶コントロ−ラおよび記憶装置検査装置 | |
| JP2783034B2 (ja) | 活線接続方式 | |
| JP2581041B2 (ja) | デ−タ処理装置 | |
| JP2636003B2 (ja) | データ転送制御装置 | |
| JPH02162860A (ja) | 主局対複数従局間の交信方法 | |
| JP2000285070A5 (ja) | ||
| JPS6361356A (ja) | シリアルデ−タ転送装置 | |
| JPS581235A (ja) | 通信バスデ−タ転送方式 | |
| JPS60240235A (ja) | デ−タ受信方式 | |
| Miyamoto et al. | A single chip LSI high-speed functional tester | |
| JPS6229337A (ja) | デ−タ受信回路 | |
| JPH01289334A (ja) | クロック同期式データ伝送方式 |