JPH02162913A - 電子バランス出力回路 - Google Patents
電子バランス出力回路Info
- Publication number
- JPH02162913A JPH02162913A JP63319028A JP31902888A JPH02162913A JP H02162913 A JPH02162913 A JP H02162913A JP 63319028 A JP63319028 A JP 63319028A JP 31902888 A JP31902888 A JP 31902888A JP H02162913 A JPH02162913 A JP H02162913A
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- circuit
- connection point
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電子バランス出力回路に関するものである。
従来の技術
一般的に、放送局やスタジオなどで使用するオーディオ
機器の出力回路は伝送系の雑音などの影響を少なくする
ため、非反転信号出力と反転信号出力を持つバランス出
力回路が使用されている。
機器の出力回路は伝送系の雑音などの影響を少なくする
ため、非反転信号出力と反転信号出力を持つバランス出
力回路が使用されている。
また、低周波帯域の歪率の改善や小型化のためにトラン
スによるバランス出力回路に比し、電子回路によるバラ
ンス出力回路が多用されるようになっている。
スによるバランス出力回路に比し、電子回路によるバラ
ンス出力回路が多用されるようになっている。
第２図は従来の電子バランス出力回路を示し、演算増幅
器１２ａ、１２ｂ、１３と反転出力回路の利得を決定す
る抵抗１４．１６で構成されている。
器１２ａ、１２ｂ、１３と反転出力回路の利得を決定す
る抵抗１４．１６で構成されている。
第３図は第２図の演算増幅器１２＆、１２ｂの電流供給
能力を向上させた出力増幅回路部の具体構成を示し、演
算増幅器１９と、トランジスタＱ１ 、Ｑ２、ダイオー
ドＤＩ 、Ｄ２、抵抗Ｒｓ。
能力を向上させた出力増幅回路部の具体構成を示し、演
算増幅器１９と、トランジスタＱ１ 、Ｑ２、ダイオー
ドＤＩ 、Ｄ２、抵抗Ｒｓ。
Ｒ６，Ｒ７，Ｒ８，Ｒ９で構成されたバイアス回路２ｏ
と、トランジスタＱ３．Ｑ４、抵抗Ｒ１０゜Ｒ１１で構
成された電流増幅回路２１で構成されている。
と、トランジスタＱ３．Ｑ４、抵抗Ｒ１０゜Ｒ１１で構
成された電流増幅回路２１で構成されている。
第２図のように構成された電子バランス出力回路につい
て、以下その動作を説明する。
て、以下その動作を説明する。
入力端子１６に入力された信号は第１の演算増幅器１３
でバッファされ、その出力は第２の演算増幅器１２ａよ
りなる非反転増幅回路と、第３の演算増幅器１２ｂと同
一抵抗値の抵抗１４．１５で構成された反転増幅回路に
それぞれ入力され、各増幅回路の出力は出力端子１７ａ
に非反転信号を、出力端子１７ｂに反転信号を出力する
。
でバッファされ、その出力は第２の演算増幅器１２ａよ
りなる非反転増幅回路と、第３の演算増幅器１２ｂと同
一抵抗値の抵抗１４．１５で構成された反転増幅回路に
それぞれ入力され、各増幅回路の出力は出力端子１７ａ
に非反転信号を、出力端子１７ｂに反転信号を出力する
。
発明が解決しようとする課題
ところが、業務用オーディオ機器の出力は負荷インピー
ダンスｅｏｏΩで１０ Ｖ ｒｍｓ以上の電圧を供給す
る必要があり、第２図の出力増幅回路では電圧増幅を目
的とした演算増幅器ひとつだけを使用しているために低
インピーダンス負荷を駆動させると、出力電圧が大きく
なるに従い負荷に流れる電流が増加し、次第に電圧増幅
動作が不安定になり歪率が悪化し、最大出力電圧も低く
なるという欠点を持っていた。
ダンスｅｏｏΩで１０ Ｖ ｒｍｓ以上の電圧を供給す
る必要があり、第２図の出力増幅回路では電圧増幅を目
的とした演算増幅器ひとつだけを使用しているために低
インピーダンス負荷を駆動させると、出力電圧が大きく
なるに従い負荷に流れる電流が増加し、次第に電圧増幅
動作が不安定になり歪率が悪化し、最大出力電圧も低く
なるという欠点を持っていた。
この欠点を改善するために従来は出力増幅回路にディス
クリート部品による電流増幅回路を追加した第３図のよ
うな出力増幅回路が使用されていたが、部品点数が多い
ために回路スペースが太きく、コスト的にも高価になる
欠点を持っていた。
クリート部品による電流増幅回路を追加した第３図のよ
うな出力増幅回路が使用されていたが、部品点数が多い
ために回路スペースが太きく、コスト的にも高価になる
欠点を持っていた。
本発明の電子バランス出力回路は上述のような問題に鑑
み、演算増幅器とブリッジ回路を追加するだけで電流増
幅能力を向上させる簡単な構成の出力増幅回路により、
低インピーダンス負荷に対する高出力時の歪率を改善し
、最大出力電圧を上げることができる電子バランス出力
回路を提供することを目的とするものである。
み、演算増幅器とブリッジ回路を追加するだけで電流増
幅能力を向上させる簡単な構成の出力増幅回路により、
低インピーダンス負荷に対する高出力時の歪率を改善し
、最大出力電圧を上げることができる電子バランス出力
回路を提供することを目的とするものである。
課題を解決するための手し
本発明の電子バランス出力回路は、複数個のインピーダ
ンス回路で構成された第１のブリッジ回路の第１の接続
点に第１の演算増幅器の出力端子と第２の演算増幅器の
正入力端子との接続点を接続し、前記第２の演算増幅器
の出力端子と前記第１のブリッジ回路の第２の接続点を
接続し、前記第２の演算増幅器の負入力端子と前記第１
のブリッジ回路の第３の接続点を接続し、前記第１のブ
リッジ回路の第４の接続点を出力端子とし、その出力端
子と前記第１の演算増幅器の負入力端子を接続した第１
の出力増幅回路と、複数個のインピーダンス回路で構成
された第２のブリッジ回路の第１の接続点に第１の演算
増幅器の出力端子と第２の演算増幅器の正入力端子との
接続点を接続し、前記第４の演算増幅器の出力端子と前
記第２のブリッジ回路の第２の接続点を接続し、前記第
４の演算増幅器の負入力端子と前記第２のブリッジ回路
の第３の接続点を接続し、前記第２のブリッジ回路の第
４の接続点を出力端子とし、前記第３の演算増幅器の正
入力端子を接地した第２の出力増幅回路と、前記第１の
出力増幅回路を構成する第１の演算増幅器の正入力端子
に出力端子を接続した第５の演算増幅器と、前記第２の
出力増幅回路を構成する第３の演算増幅器の負入力端子
と前記第５の演算増幅器の出力端子との間に接続した第
１の抵抗と、前記第２の出力増幅回路を構成する第３の
演算増幅器の負入力端子と出方端子との間に接続した第
２の抵抗とを備えたことを特徴とするものである。
ンス回路で構成された第１のブリッジ回路の第１の接続
点に第１の演算増幅器の出力端子と第２の演算増幅器の
正入力端子との接続点を接続し、前記第２の演算増幅器
の出力端子と前記第１のブリッジ回路の第２の接続点を
接続し、前記第２の演算増幅器の負入力端子と前記第１
のブリッジ回路の第３の接続点を接続し、前記第１のブ
リッジ回路の第４の接続点を出力端子とし、その出力端
子と前記第１の演算増幅器の負入力端子を接続した第１
の出力増幅回路と、複数個のインピーダンス回路で構成
された第２のブリッジ回路の第１の接続点に第１の演算
増幅器の出力端子と第２の演算増幅器の正入力端子との
接続点を接続し、前記第４の演算増幅器の出力端子と前
記第２のブリッジ回路の第２の接続点を接続し、前記第
４の演算増幅器の負入力端子と前記第２のブリッジ回路
の第３の接続点を接続し、前記第２のブリッジ回路の第
４の接続点を出力端子とし、前記第３の演算増幅器の正
入力端子を接地した第２の出力増幅回路と、前記第１の
出力増幅回路を構成する第１の演算増幅器の正入力端子
に出力端子を接続した第５の演算増幅器と、前記第２の
出力増幅回路を構成する第３の演算増幅器の負入力端子
と前記第５の演算増幅器の出力端子との間に接続した第
１の抵抗と、前記第２の出力増幅回路を構成する第３の
演算増幅器の負入力端子と出方端子との間に接続した第
２の抵抗とを備えたことを特徴とするものである。
作用
上記の構成によ、れば、第１の出方増幅回路を構成する
第２の演算増幅器は第１のブリッジ回路の平衡を保つよ
うに動作し、第２の出力増幅回路を構成する第４の演算
増幅器は第２のブリッジ回路の平衡を保つように動作す
る。その結果、低インピーダンス負荷に供給される電流
は第２．第４の演算増幅器から供給され、第１．第３の
演算増幅器は等価的に無負荷状態になるため、理想的な
電圧増幅が可能になる。
第２の演算増幅器は第１のブリッジ回路の平衡を保つよ
うに動作し、第２の出力増幅回路を構成する第４の演算
増幅器は第２のブリッジ回路の平衡を保つように動作す
る。その結果、低インピーダンス負荷に供給される電流
は第２．第４の演算増幅器から供給され、第１．第３の
演算増幅器は等価的に無負荷状態になるため、理想的な
電圧増幅が可能になる。
実施例
第１図は本発明の電子バランス出力回路の一実施例の回
路図である。
路図である。
１．２は演算増幅回路４ａ、６ａ、４ｂ、ｓｂとブリッ
ジ回路３ａ、３ｂで構成された出力増幅回路、３ａ 、
３ｂは４個のインピーダンヌ回路から構成され、左側の
一辺と右側の一辺が平衡するよう、例えば１０Ω、３３
Ω、１にΩ、３．３にΩの様な抵抗値の抵抗Ｒ１、Ｒ２
，Ｒ３，Ｒ４としたブリッジ回路、４ａ、４ｂは第１．
第３の演算増幅器、ｓａ、６ｂは第２．第４の演算増幅
器、６は第５の演算増幅器、７，８は反転増幅回路の利
得を１にするための同一抵抗値の抵抗である。
ジ回路３ａ、３ｂで構成された出力増幅回路、３ａ 、
３ｂは４個のインピーダンヌ回路から構成され、左側の
一辺と右側の一辺が平衡するよう、例えば１０Ω、３３
Ω、１にΩ、３．３にΩの様な抵抗値の抵抗Ｒ１、Ｒ２
，Ｒ３，Ｒ４としたブリッジ回路、４ａ、４ｂは第１．
第３の演算増幅器、ｓａ、６ｂは第２．第４の演算増幅
器、６は第５の演算増幅器、７，８は反転増幅回路の利
得を１にするための同一抵抗値の抵抗である。
出力増幅回路１．２は、ブリッジ回路３ａ、３ｂの４個
の接続点の内、第１の接続点Ｐ１に第１゜第３の演算増
幅器４ａ、４ｂの出力端子と第２゜第４の演算増幅器５
ａ、５ｂの正入力端子が接続され、第２の接続点Ｐ２に
第２．第４の演算増幅器ｓａ、ｓｂの出力端子が接続さ
れ、第３の接続点Ｐ３に第２．第４の演算増幅器ｓａ、
６ｂの負入力端子が接続され、第４の接続点Ｐ４が出力
端子になっている。第５の演算増幅器６の出力は、第１
の出力増幅回路１の正入力端子と抵抗７を通して第２の
出力増幅回路２の負入力端子に接続される。第１の出力
増幅回路１の出力端子と負入力端子が接続され、非反転
増幅回路を構成している。
の接続点の内、第１の接続点Ｐ１に第１゜第３の演算増
幅器４ａ、４ｂの出力端子と第２゜第４の演算増幅器５
ａ、５ｂの正入力端子が接続され、第２の接続点Ｐ２に
第２．第４の演算増幅器ｓａ、ｓｂの出力端子が接続さ
れ、第３の接続点Ｐ３に第２．第４の演算増幅器ｓａ、
６ｂの負入力端子が接続され、第４の接続点Ｐ４が出力
端子になっている。第５の演算増幅器６の出力は、第１
の出力増幅回路１の正入力端子と抵抗７を通して第２の
出力増幅回路２の負入力端子に接続される。第１の出力
増幅回路１の出力端子と負入力端子が接続され、非反転
増幅回路を構成している。
第２の出力増幅回路２の出力端子と負入力端子が抵抗８
を通して接続され、反転増幅回路を構成している。
を通して接続され、反転増幅回路を構成している。
上述の実施例の回路についてその動作を説明すると、入
力端子９に入力された信号は第３の演算増幅器６でバッ
ファされ、その出力は第１の出力増幅回路１で非反転増
幅され、出力端子１０ａに出力されるとともに、第２の
出力増幅回路２と抵抗７，８で構成された反転増幅回路
で反転増幅され、出力端子１０ｂに出力される。
力端子９に入力された信号は第３の演算増幅器６でバッ
ファされ、その出力は第１の出力増幅回路１で非反転増
幅され、出力端子１０ａに出力されるとともに、第２の
出力増幅回路２と抵抗７，８で構成された反転増幅回路
で反転増幅され、出力端子１０ｂに出力される。
出力増幅回路１，２はそれぞれ第１．第３の演算増幅器
４ａ、４ｂの出力が変化すると、出力端子１０ ａ 、
１０ ｂに接続された負荷に電流が流れようとするが
、この時ブリッジ回路３ａ、３ｂの平衡が崩れる為に第
２．第４の演算増幅器５ａ。
４ａ、４ｂの出力が変化すると、出力端子１０ ａ 、
１０ ｂに接続された負荷に電流が流れようとするが
、この時ブリッジ回路３ａ、３ｂの平衡が崩れる為に第
２．第４の演算増幅器５ａ。
６ｂの出力端子から電流が出力され、ブリッジ回路の平
衡を取シ直そうとする。ブリッジ回路３ａ。
衡を取シ直そうとする。ブリッジ回路３ａ。
３ｂが平衡することは、第１．第３の演算増幅器４ａ
、 ４ｂからの出力電流がゼロになることを意味するの
で、第１．第３の演算増幅器、ａａ、４ｂは等価的に無
負荷で動作することになシ、正確な波形伝送を行なうこ
とに専念できる。
、 ４ｂからの出力電流がゼロになることを意味するの
で、第１．第３の演算増幅器、ａａ、４ｂは等価的に無
負荷で動作することになシ、正確な波形伝送を行なうこ
とに専念できる。
第４図は本発明の一実施例の電子バランス出力回路の特
性を示す。ａは電流増幅回路を持たない回路の特性曲線
、ｂは本発明回路の特性曲線である。この低インピーダ
ンス負荷に対する出力電圧対歪率特性の比較からも明ら
かなように出力電圧を高くしても歪が悪化せず、出力電
圧は約２倍になり大幅な改善がなされている。
性を示す。ａは電流増幅回路を持たない回路の特性曲線
、ｂは本発明回路の特性曲線である。この低インピーダ
ンス負荷に対する出力電圧対歪率特性の比較からも明ら
かなように出力電圧を高くしても歪が悪化せず、出力電
圧は約２倍になり大幅な改善がなされている。
発明の効果
上述の説明から明らかなように本発明の電子バランス出
力回路は、１個の演算増幅器と４本の抵抗によるブリッ
ジ回路という少ない部品を従来の演算増幅器にそれぞれ
追加することで非反転増幅と反転増幅の出力回路の電流
増幅能力を強化することができ、低インピーダンス負荷
に流れる電流を第２の演算増幅器から供給することによ
り、第１の演算増幅器を等価的に無負荷状態で動作させ
ることができる。この結果、オーディオ回路や出力電流
を必要とするバランス出力回路への応用が可能であり、
高出力時の歪の改善による最大出力電圧の増加とコスト
メリットが得られ、実用上の効果は大なるものがある。
力回路は、１個の演算増幅器と４本の抵抗によるブリッ
ジ回路という少ない部品を従来の演算増幅器にそれぞれ
追加することで非反転増幅と反転増幅の出力回路の電流
増幅能力を強化することができ、低インピーダンス負荷
に流れる電流を第２の演算増幅器から供給することによ
り、第１の演算増幅器を等価的に無負荷状態で動作させ
ることができる。この結果、オーディオ回路や出力電流
を必要とするバランス出力回路への応用が可能であり、
高出力時の歪の改善による最大出力電圧の増加とコスト
メリットが得られ、実用上の効果は大なるものがある。
第１図は本発明の電子バランス出力回路の一実施例を示
す回路図、第２図は従来の電子バランス出力回路を示す
回路図、第３図は従来の電子バランス回路の電流供給能
力を向上させるための出力増幅回路部を示す回路図、第
４図は本発明と従来の電子バランス出力回路の出力電圧
対歪率特性図である。 １ 、２−−・・−出力増幅回路、４ａ、４ｂ、５ａ。 ６ｂ、６・・・・・・演算増幅器、３ａ、３ｂ・・・・
・・ブリッジ回路、７．８・・・・・・抵抗。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第１ 図 第 図 富 図 第 図 １、２−・−出ｊＪす首唱回路 ３ｔｒ−，３ｂ−ブリツ・ノ＠径 ４山、４ｂ、Ｓα、５ｂ、６・−演算増幅器＋７．８−
柩抗 （Ｖｒｆｉｔ）
す回路図、第２図は従来の電子バランス出力回路を示す
回路図、第３図は従来の電子バランス回路の電流供給能
力を向上させるための出力増幅回路部を示す回路図、第
４図は本発明と従来の電子バランス出力回路の出力電圧
対歪率特性図である。 １ 、２−−・・−出力増幅回路、４ａ、４ｂ、５ａ。 ６ｂ、６・・・・・・演算増幅器、３ａ、３ｂ・・・・
・・ブリッジ回路、７．８・・・・・・抵抗。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第１ 図 第 図 富 図 第 図 １、２−・−出ｊＪす首唱回路 ３ｔｒ−，３ｂ−ブリツ・ノ＠径 ４山、４ｂ、Ｓα、５ｂ、６・−演算増幅器＋７．８−
柩抗 （Ｖｒｆｉｔ）
Claims (1)
- 複数個のインピーダンス回路で構成された第１のブリッ
ジ回路の第１の接続点に第１の演算増幅器の出力端子と
第２の演算増幅器の正入力端子との接続点を接続し、前
記第２の演算増幅器の出力端子と前記第１のブリッジ回
路の第２の接続点を接続し、前記第２の演算増幅器の負
入力端子と前記第１のブリッジ回路の第３の接続点を接
続し、前記第１のブリッジ回路の第４の接続点を出力端
子とし、その出力端子と前記第１の演算増幅器の負入力
端子を接続した第１の出力増幅回路と、複数個のインピ
ーダンス回路で構成された第２のブリッジ回路の第１の
接続点に第３の演算増幅器の出力端子と第４の演算増幅
器の正入力端子との接続点を接続し、前記第４の演算増
幅器の出力端子と前記第２のブリッジ回路の第２の接続
点を接続し、前記第４の演算増幅器の負入力端子と前記
第２のブリッジ回路の第３の接続点を接続し、前記第２
のブリッジ回路の第４の接続点を出力端子とし、前記第
３の演算増幅器の正入力端子を接地した第２の出力増幅
回路と、前記第１の出力増幅回路を構成する第１の演算
増幅器の正入力端子に出力端子を接続した第５の演算増
幅器と、前記第２の出力増幅回路を構成する第３の演算
増幅器の負入力端子と前記第５の演算増幅器の出力端子
との間に接続した第１の抵抗と、前記第２の出力増幅回
路を構成する第３の演算増幅器の負入力端子と出力端子
との間に接続した第２の抵抗とを備えた電子バランス出
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63319028A JPH02162913A (ja) | 1988-12-16 | 1988-12-16 | 電子バランス出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63319028A JPH02162913A (ja) | 1988-12-16 | 1988-12-16 | 電子バランス出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02162913A true JPH02162913A (ja) | 1990-06-22 |
Family
ID=18105704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63319028A Pending JPH02162913A (ja) | 1988-12-16 | 1988-12-16 | 電子バランス出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02162913A (ja) |
-
1988
- 1988-12-16 JP JP63319028A patent/JPH02162913A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62202606A (ja) | 相互コンダクタンス増幅回路 | |
| JPS62222704A (ja) | 広帯域帰還増幅器 | |
| JP2854299B2 (ja) | 集積型低周波数電力増幅器 | |
| KR930002040B1 (ko) | 증폭기 | |
| US5266905A (en) | Audio amplifier with amplified feedback | |
| JPS5949723B2 (ja) | 増幅装置 | |
| JPH02162913A (ja) | 電子バランス出力回路 | |
| JP2739952B2 (ja) | オーディオ増幅回路 | |
| JP2696986B2 (ja) | 低周波増幅器 | |
| JPS59207712A (ja) | 増幅器 | |
| JPS631768B2 (ja) | ||
| JPS61238111A (ja) | 増幅器 | |
| JPS61219208A (ja) | 利得可変増幅器 | |
| JPS61157015A (ja) | 可変利得増幅器 | |
| JPS645367Y2 (ja) | ||
| JPH0535607Y2 (ja) | ||
| JPS62224103A (ja) | 電力増幅器 | |
| JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
| US5202646A (en) | Output stage for amplifiers | |
| JPS641785Y2 (ja) | ||
| JPS6115648Y2 (ja) | ||
| JP2002223134A (ja) | 差動出力増幅器装置 | |
| JPH0212053B2 (ja) | ||
| JPH10209759A (ja) | ２重平衡ミクサー回路 | |
| JPS584327Y2 (ja) | 増幅回路 |