JPH02163842A - マイクロコンピュータのプログラム評価装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、マイクロコンピュータのプログラム評価装置
に関するものである。

（ロ）従来の技術 従来、量産用１チツプマイクロコンピユータと略同−機
能を有する評価用マイクロコンピュータを用いてプログ
ラム評価を行なっていた場合について説明する。まず評
価用マイクロコンピュータに内蔵されているプログラム
カウンタによって外部のプログラムメモリの所定アドレ
スがアクセスきれると、該プログラムメモリの所定アド
レスに予め記憶されているプログラムデータが評価用マ
イクロコンビコータに読み込まれ、これより評価用マイ
クロコンピュータの内部回路は前記プログラムデータに
基づいて動作することになる。

ここで評価用マイクロコンピュータに対しては、コント
ロール回路が設けられている。即ち該コントロール回路
には、プログラム評価を行ないたいプログラムメモリの
所定アドレスのアドレスデータが予めプリセットされて
おり、且つ該コントロール回路には、評価用マイクロフ
ンピユータ内部のプログラムカウンタによるアドレスデ
ータが、プログラムメモリと共に印加される様になって
いる。従って評価用マイクロコンピュータからのアドレ
スデータがコントロール回路に印加きれ、該アドレスデ
ータがフントロール回路に予め定められたデータと一致
すると、該コントロール回路から一時停止信号が発生し
、これより該−時停止信号によって評価用マイクロコン
ピュータの動作が一時停止することになる。この時、評
価用マイクロコンピュータから得られたデータが、正規
のプログラムデータに対応する正常なデータであるか否
かを解析することによって、プログラム評価を行なって
いた。

（ハ）発明が解決しようとした課題 しかしながら前記従来の技術において、プログラム評価
を行なう場合、プログラム開発者は、時停止状態にある
評価用マイクロコンピュータから得られるデータの解析
、及びプログラムのデバッグ等を、プログラムメモリの
プログラム内容を思い出しながら実行しなければならず
、従ってデータの解析及びプログラムのデバッグに大変
時間を費やしてしまう問題点があった。

（ニ）課題を解決するための手段 本発明は、プログラムデータが記憶されるプログラムメ
モリと、該プログラムメモリの所定アドレスに対してプ
ログラムデータの書き込み／読み出しを行なうコントロ
ールコンピュータと、前記プログラムメモリの所定アド
レスをアクセスするプログラムカウンタを内蔵し、該プ
ログラムメモリの所定アドレスからのプログラムデータ
を読み込んで動作する評価用マイクロコンピュータとを
備え、前記プログラムメモリの所定アドレスがアクセス
された時、前記評価用マイクロフンピユータの動作を一
時停止きせてプログラム評価を行なうマイクロコンピュ
ータのプログラム評価装置において、 前記プログラムメモリの各アドレスに対応するアドレス
を有し、該プログラムメモリの所定アドレスにおけるプ
ログラムで発生してはならない前記評価用マイクロコン
ビコータの誤り状態が、該プログラムメモリの所定アド
レスに対応するアドレスに、前記コントロールコンピュ
ータによって誤りコードとして書き込まれる誤りコード
用メモリと、 該評価用マイクロコンピュータによって前記プログラム
メモリ及び前記誤りコード用メモリの各対応アドレスが
同時にアクセスされた際に得られる、前記評価用マイク
ロコンビコータからのステーブルデータ及び前記誤りコ
ード用メモリからの誤りコードが印加され、前記ステー
タスデータ及び前記誤りコードの一致を検出する一致検
出回路とを備え、該一致検出回路による一致検出出力に
よって、前記評価用マイクロコンピュータの動作を一時
停止きぜ、プログラム評価を行なうことを特徴とした。

（１作用 本発明は、マイクロコンピュータのプログラム評価装置
に設けて以下の如く有効である６即ち前記（ニ）項記載
の構成において、プログラムメモリの所定アドレスにコ
ントロールコンピュータによってプログラムデータが書
き込まれると共に、該プログラムメモリの所定アドレス
に対応する誤りコード用メモリの所定アドレスに、前記
コントロールコンピュータによって誤りフードが書き込
、上れている。即ち誤りコード用メモリの所定アドレス
には、プログラムメモリの対応アドレスにおけるプログ
ラムで発生してはならない評価用マイクロコンピュータ
の誤り状態が誤りコードとじて記憶されている。そして
評価用マイクロフンピユータ内部のプログラムカウンタ
によって、プログラムメモリ及び誤りフード用メモリ中
で夫々対応する同一アドレスがアクセスきれると、評価
用マイクロコンピュータはプログラムデータに基づいて
動作し、且つ誤りコード用メモリから読み出された誤り
コード及び評価用マイクロフンピユータから出力された
ステータスデータ（アキュムレータにロードされたデー
タ、キャリーフラグ等）は一致検出回路によって一致比
較される。ここで誤りコード及びステータスデータに基
づいて一致検出回路から一致検出出力が得られると、該
一致検出出力によって評価用マイクロコンピュータの動
作は一時停止状態となる。従ってこの時の誤りコード及
び評価用マイクロコンビコータからのデータがコントロ
ールフンピユータに印７１Ｌｌｋし、コントロールコン
ピュータ出力によって自動的にプログラムのデバッグが
為されることになる。

（へ）実施例 本発明の詳細を図示の実施例により具体的に説明する。

図面は本発明のマイクロコンピュータのプログラム評価
装置を示すブロック図である。図面について、符号及び
構成を説明すると、（１）はエバリユエーションチップ
（評価用マイクロコンピュータ）であり、該エバリユエ
ーションチップ（１）は、量産用１チツプマイクロコン
ピユータと略同−機能を有しており、更に該エバリユエ
ーションチップ（１）は、該エバリユエーションチップ
（１）の動作を一時停止させるブレーク回路（２）を内
蔵している。（３）はプログラムメモリであり、該プロ
グラムメモリ（３）には、前記エバリユエーションチッ
プ（１）を動作制御する為の８ビット単位のプログラム
データが各アドレスに記憶される様になっている。（４
）は誤りコード用メモリであり、該誤りコード用メモリ
（４）は、前記プログラムメモリ（３）の各アドレスに
夫々対応するアドレスを有している。そして前記プログ
ラムメモリ〈３）の各アドレスに対応する前記誤りコー
ド用メモリ（４）のアドレスには、前記プログラムメモ
リ（３）のそのアドレスにおけるプログラムで発生して
はならない前記エバリユエーションチップ（１）の誤り
状態が８ビツトの誤りコードとして記憶される様になっ
ている０例えば前記プログラムメモリ（３）の所定アド
レスにおけるプログラムデータがテーブル参照命令であ
る場合、該テーブル参照命令によりて、前記エバリユエ
ーションチップ（１）内部のアキュムレータ（図示せず
）にテーブルデータがロードされることから、該テーブ
ルデータは数字又はアルファベット等のアスキーコード
でなければならない。即ち該テーブルデータが数字又は
アルファベット以外のアスキーフードとなってしまうと
、前記エバリユエーションチップ（１）に誤りが生じて
しまうことになる。

従ってテーブルデータが数字又はアルファベット以外の
アスキーコードとなること、即ちテーブルデータが３０
Ｈ以下又は７ＦＨ以上となることが、前記エバリユエー
ションチップ（１）の誤り状態ということになる。そこ
で前記プログラムメモリ（３）の所定アドレスに対応す
る前記誤りコード用メモリ（４）の対応アドレスには、
上述した前記エバリユエーションチップ（１）の誤り状
態を８ビツトコード化した誤りコードが記憶されること
になる。

（５）はフントロールコンピュータでアリ、該コントロ
ールコンピュータ（５〉は後述の様に各種の制御を行な
う、（６）はアドレス切換器、（７）はデータ切換器で
あり、該アドレス切換器（６）及び該データ切換器（７
）の内部切換えは前記コントロールコンピュータ（５）
によって制御される様になっている。（８）は一致検出
回路であり、該一致検出回路（８）には、前記プログラ
ムメモリ（３）の所定アドレスのプログラムで動作中の
前記エバリユエーションチップ（１）から得られる８ビ
ツトのステータスデータと、前記プログラムメモリ（３
）の所定アドレスに対応する前記誤りフード用メモリ（
４）の対応アドレスにおける８ビツトの誤りコードとが
印加される。そして前記エバリユエーションチップ（１
）の動作に誤りが生じると、前記一致検出回路（８〉か
ら１１」の一致検出出力が得られ、該一致検出出力がｃ
３Ｒゲート（９）を介して前記ブレーク回路（２）に印
加され、前記エバリユエーションチップ（１）の動作が
一時停止することになる。（１０）はコントロール回路
であり、該コントロール回路（１０）には、プログラム
評価を行ないたい前記プログラムメモリ（３）の所定ア
ドレスの１６ビツトのアドレスデータが予めプリセット
されている。特に該フントロール回路（１０）には、誤
りコードが記憶されていない前記誤りコード用メモリ（
４）の残りアドレスのアドレスデータが記憶されている
ものとした。そして前記エバリユエーションチップ（１
）内部のプログラムカウンタ（図示せず）によってアド
レスデータがインクリメントされて前記コントロール回
路（１０）に印加きれ、前記プログラムカウンタによる
アドレスデータと前記コントロール回路（１０）にプリ
セットされているアドレスデータが一致すると、該コン
トロール回路（１０）から「１」の一致出力が得られ、
該一致出力が前記ＯＲゲート（９）を介して前記ブレー
ク回路（２）に印加され、上述と同様に前記エバリユエ
ーションチップ（１）の動作が一時停止することになる
。この動作は従来と同様である。尚、図面に示す各構成
間のアドレスバスは１６ビツト、データバスは８ビツト
であるものとした。

以下、図面の動作について説明する。

まずプログラム開発者によって、プログラムメモリ（３
）にプログラムデータを書き込み、更に誤りコード用メ
モリク４）に誤りコードを書き込む場合、フントロール
コンピュータ（５）を操作することによってアドレス切
換器（６）及びデータ切換器（７）を制御しておく。即
ちアドレス切換器（６）によって、フントロールコンピ
ュータ（５）から発生する１６ビツトのアドレスデータ
が選択きれ、且つデータ切換器（７〉によって、フント
ロールコンピュータ（５）から発生する８ビツトのプロ
グラムデータ及び誤りフードが選択される様にしておく
。そしてコントロールコンピュータ（５）から発生する
アドレスデータがアドレス切換器（６）を介してプログ
ラムメモリ（３）及び誤りフード用メモリ（４〉に印加
され、プログラムメモリ（３〉及び誤りコード用メモリ
（４）の各対応アドレスがアクセスされると、最初にコ
ントロールコンピュータ（５〉から発生するプログラム
データがデータ切換器（７）を介してプログラムメモリ
（３）のアクセスされたアドレスに書き込まれ、その後
フントロールコンピュータ（５）から発生する誤りフー
ド（前記プログラムデータにおける誤り状態を示すコー
ド）がデータ切換器（７）を介して、プログラムメモリ
（３）のアドレスに対応する誤りコード用メモリ（４）
の対応アドレスに書き込まれることになる。この動作を
繰り返すことによってプログラムメモリ（３）及び誤り
フード用メモリ（４）へのデータの書き込みが終了した
ことになる。尚、コントロールコンピュータ（５）の操
作によって、プログラムメモＪ（３）及び誤りコード用
メモリ（４）の各対応アドレスに書き込まれている各デ
ータを読み出してフントロールコンピュータ（５）に印
加し、プログラムメモリ（３）及び誤りコード用メモリ
（４）の両記憶内容のチエツクをすることも可能である
。。

次にプログラムメモリ（３）に記憶きれたプログラムデ
ータに基づいて、エバリユエーションチップ（１）を動
作させる場合、コントロールコンピュータ（５）を操作
し、アドレス切換器（６）及びデータ切換器（７）によ
って、エバリユエーションチップ（１）内部のプログラ
ムカウンタから発生するアドレスデータ及び該エバリユ
エーションデツプ（１）における入出力データが夫々選
択される様に制御しておく。そしてエバリユエーション
チップ（１）内部のプログラムカウンタによってアドレ
スデータが順次インクリメントされ、このアドレスデー
タがアドレス切換器（６）を介してプログラムデータ（
３）及び誤りフード用メモリ（４）に印加され、プログ
ラムメモリ（３）及び誤りコード用メモリ（４）両者の
対応アドレスがアクセスされると、一方として、プログ
ラムメモリ（３）の指定アドレスに書き込まれていたプ
ログラムデータがデータ切換器（７）ヲ介してエバリユ
エーションチップ（１）に印加され、該エバリユエーシ
ョンチップ（１）は該プログラムデータに基づいて動作
し、この時得られる８ビツトのステータスデータが一致
検出回路（８）に印加されることになる。また他方とし
て、プログラムメモリ（３）の指定アドレスに対応する
誤りコード用メモリ（４）の対応アドレスに書き込まれ
ていた誤りコードが一致検出回路（８）に印加され、前
記ステータスデータとの一致検出が行なわれることにな
る。

そしてエバリユエーションチップ（１）が正常動作する
と、一致検出回路（８）から一致検出出力が得られず、
従ってエバリユエーションチップ（１）は−時停止する
ことなく　Ｊｌ、Ｉ！　して動作することになる。とこ
ろが、エバリユエーションチップ〈１）の異常を示すス
テータスデータが得られると、該ステータスデータ及び
誤りコードが一致検出回路（８）に印加諮れることによ
ってｒｌ」の一致検出出力が得られ、この一致検出出力
によってブレーク回路（２）が動作し、これよりエバリ
ユエーションチップ（１）の動作は強制的に一時停止さ
せられることになる。この時、−時停止状態にあるエバ
リユエーションチップ（１）から得られた誤った処理デ
ータ、及び誤りコード用メモリ（４ンからの誤りコード
が、データ切換器（７）を介してフントロールコンピュ
ータ（５）に印加される。これよりコントロールコンピ
ュータ（５）によってアドレス切換器（６）及びデータ
切換器（７）が制御され、エバリユエーションチップ（
１）の動作を誤り状態と為したプログラムメモリ（３）
のプログラムが、コントロールコンピュータ（５）内部
にセットしたプログラムによってデバッグされることに
なる。

以上よりプログラムメモリ（３）の各アドレスに１対１
対応する誤りコード用メモリ（４）の各アトし・スに誤
りコードを記憶させておけば、エバリユエーションチッ
プ（１）が誤り動作をした時のみ、該エバリユエーショ
ンチップ（１）の動作を確実に一時停止させることがで
きる。そして誤りコード用メモリ（４）からの誤りフー
ド及びエバリユエーションチップ（１）からの誤った処
理データに基ついで、コントロールコンピュータ＜５＞
を動作させ、該コントロールコンピュータ（５）によっ
てブログラノ、メモリ（３）の該当プログラムを自動的
にデバッグすることができる。従って、コントロールコ
ンピュータ（５）に組み込んでおくべきデバッグ用のプ
ログラムが従来に比して簡単となり、更に上述の動作よ
り、プログラム開発者が、従来の様にプログラムメモリ
のプログラム内容を思い出しながら、エバリユエーショ
ンチップ（１）から得られるデータの解析、及びプログ
ラムメモリ（３）のプログラムのデバッグを行なうとい
う煩雑な手間を省くことができ、プログラムのデバッグ
時間の大幅な短縮が可能となる。

（ト）発明の効果 本発明によれば、プログラムメモリの各アドレスに１対
１対応する誤りフード用メモリの各アドレスに誤りコー
ドを記憶許せておけば、評価用マイクロコンピュータが
誤り動作をした時のみ、該評価用マイクロコンピュータ
の動作を確実に一時停止させることができる。そして誤
りフード用メモリからの誤りフード及び評価用マイクロ
コンピュータからの誤った処理データに基づいて、コン
トロールコンピュータを動作させ、該コントロールコン
ピュータによってプログラムメモリの該当プログラムを
自動的にデバッグし、プログラム評価することができる
。従って、コントロールコンビエータに組み込んでおく
べきデバッグ用のプログラムが従来に比して簡単となり
、更に上述の動作により、プログラム開発者が、従来の
様にプログラムのプログラム内容を思い出しながら、評
価用マイクロコンピュータから得られるデータの解析、
及びプログラムメモリのデバッグを行なうという煩雑な
手間を省くことができ、プログラムのデバッグ時間の大
幅な短縮が可能となる等の利点が得られることになる。

【図面の簡単な説明】

図面は本発明のマイクロコンピュータのプログラム評価
装置を示すブロック図である。 （１）・・・エバリユエーションチップ、（３）・・・
プログラムメモリ、（４）・・・誤りコード用メモリ、
　　（５）・・・コントロールコンピュータ、（８）・
・・一致検出回路。

Claims (2)

【特許請求の範囲】
1. （１）プログラムデータが記憶されるプログラムメモリ
   と、該プログラムメモリの所定アドレスに対してプログ
   ラムデータの書き込み／読み出しを行なうコントロール
   コンピュータと、前記プログラムメモリの所定アドレス
   をアクセスするプログラムカウンタを内蔵し、該プログ
   ラムメモリの所定アドレスからのプログラムデータを読
   み込んで動作する評価用マイクロコンピュータとを備え
   、前記プログラムメモリの所定アドレスがアクセスされ
   た時、前記評価用マイクロコンピュータの動作を一時停
   止させてプログラム評価を行なうマイクロコンピュータ
   のプログラム評価装置において、 前記プログラムメモリの各アドレスに対応するアドレス
   を有し、該プログラムメモリの所定アドレスにおけるプ
   ログラムで発生してはならない前記評価用マイクロコン
   ピュータの誤り状態が、該プログラムメモリの所定アド
   レスに対応するアドレスに、前記コントロールコンピュ
   ータによって誤りコードとして書き込まれる誤りコード
   用メモリと、 該評価用マイクロコンピュータによって前記プログラム
   メモリ及び前記誤りコード用メモリの各対応アドレスが
   同時にアクセスされた際に得られる、前記評価用マイク
   ロコンピュータからのステータスデータ及び前記誤りコ
   ード用メモリからの誤りコードが印加され、前記ステー
   タスデータ及び前記誤りコードの一致を検出する一致検
   出回路とを備え、該一致検出回路による一致検出出力に
   よって、前記評価用マイクロコンピュータの動作を一時
   停止させ、プログラム評価を行なうことを特徴としたマ
   イクロコンピュータのプログラム評価装置。
2. （２）前記評価用マイクロコンピュータ内部のプログラ
   ムカウンタによって前記プログラムメモリ及び前記誤り
   コード用メモリの各対応アドレスが同時にアクセスされ
   た際に得られる、前記プログラムデータに基づく前記評
   価用マイクロコンピュータからのデータ及び前記誤りコ
   ード用メモリからの誤りコードを、前記コントロールコ
   ンピュータに印加し、前記一致検出回路による一致検出
   出力が得られた時、前記誤りコードに基づく前記コント
   ロールコンピュータによって前記プログラムメモリのプ
   ログラムをデバッグすることを特徴とした請求項（１）
   記載のマイクロコンピュータのプログラム評価装置。