JPH02164073A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はパリスティック・トランジスタに関し、より詳
細にはトンネリング・ホット・エレクトロン・トランス
ファ増幅装置に関する。

Ｂ、従来の技術 ］ンピ二−タの能力を拡張したいという願望が、スイッ
チングのより速いトランジスタを研究開発するための主
な原動力となってきた。最近、パリスティック作用をも
つトランジスタが、超高速のスイッチング速度を実現す
るために大がかりに調査されてきている。パリスティッ
ク作用は、電荷キャリアが半導体の結晶格子中をほとん
どまたはまったく散乱なしに非常な高速度で移動すると
きに起こる。パリスティック作用を生じさせるには、電
荷キャリアをデバイスの活性領域、たとえばトランジス
タのベースに注入しなければならない。

パリスティック・エレクトロンφトランスファを示すデ
バイスの１つは、５ｏｌｉｄ　５ｔａｔｅＥｌｅｃｔｒ
ｏｎｉｃｓ　ＶＯｌ、　２４、（１９８１年）、ｐ、３
４３に所載の論文でハイブルム（Ｈｅｉｂｌｕｍ）が最
初に提唱した、トンネリング・ホット・エレクトロン・
トランスフ１増幅（ＴＨＥＴＡ）装置である。ＴＨＥＴ
Ａ装置は、ドープなしのアルミニウムガリウム砒素（Ａ
ＱＧａＡｓ）の薄い層で分離された、高濃度にドープさ
れたｎ型ガリウム砒素（ＧａＡｓ）のエミッタ、ベース
及びコレクタを有する、縦型トランジスタである。ＡＱ
ＧａＡｓ層はＧａＡｓ層よりもバンド・ギャップが大き
く、エミッタとベースの間にエミッタ・バリアを生み出
し、ベースとコレクタの間にコレクタ・バリアを生み出
す。ベースにエミッタよりも正の電圧を印加すると、電
子はエミッタとベースの間のバリアをトンネリングによ
って通過し、ベース層を通うてコレクタに向かって高速
度でパリスティックに移動する。ＡＱＧａＡｓエミッタ
・バリアは、トンネリングが起こり得るのに十分な程度
に薄くなければならない。ベースとコレクタの間のバリ
アを越えるのに十分なエネルギーをもつパリスティック
電子すなわち「ホット」エレクトロンは、コレクタで捕
捉される。コレクタ・バリアは、パリスティック電子だ
けがコレクタに達するようにトンネリングを阻止するの
に十分な厚さでなければならない。

縦型ＴＨＥＴＡ装置は、エピタキシャル成長させること
ができる層が薄いため、非常に短い走行時間を実現する
ことができる。しかし、層が薄いと、層間の短絡を防止
するために接点を非常に浅くしなければならず、また特
定の埋設層に達する選択的エツチング技術が必要なため
に、製造上の困難がある。さらに、層が狭いため、直列
抵抗が大きい。

加えて、ＡＱＧａＡｓバリアは、合金中のＡＱＡｓのモ
ル比によって決まる固定した高さのポテンシャルをもつ
。この合金は通常比較的低品質の材料であり、パリステ
ィック電子の一部が材料中で散乱して、移送される電子
の割合が低下し、したがってデバイスの利得が限られて
いる。

横型トンネリング電界効果トランジスタが、米国特許箱
４８７５７１１号に開示されている。この開示では、ｎ
”ＧａＡｓ層にソース領域とドレイン領域が形成され、
ＧａＡｓ層より下のＡＱＧａＡｓ層中のチャネル領域で
トンネリングが起こる。高速スイッチング・デバイスを
製造するもう１つの手法は、米国特許第４８７２４２３
号明細書に開示されているような、共鳴伝送を使用する
ものである。上記特許は、２個の小型ゲートと、小型ゲ
ートの上に垂直方向に変位する大型ゲートを有する、横
型デバイスを開示している。

小型ゲートは、その幅とゲートに印加される電圧の振幅
とによって制御される２個のバリアを生み出す。ゲート
に印加される電圧の影響によって形成されたバリア間の
量子井戸で共鳴伝送が起こる。

Ｃ１発明が解決しようとする課題 本発明は、製造が容易であり、高速でありかつ制御が容
易なＴＨＥＴＡデバイスを提供することを意図するもの
である。

００課題を解決するための手段 本発明は、従来技術のＴＨＥＴＡデバイスのＡｆｉＧａ
Ａｓバリアがなく、２次元電子ガス（２ＤＥＧ）中にエ
ミッタ・バリアとコレクタ・バリアが形成される、ＴＨ
ＥＴＡ型半導体デバイスを対象とする。本発明による半
導体デバイスは、ヘテロ接合を形成する半導体材料の第
１層と第２層のサンドイッチを含む。それらの材料は、
第■族−第■族または第■族−第■族の化合物半導体で
あることが好ましい。第１層と第２層はバンド・ギャッ
プが異なり、また第１層は、第２層中にヘテロ接合付近
に２次元キャリア・ガスが形成されるように選択的にド
ープされる。キャリア・ガスは、使用するドーパントの
親和性に応じて、電子ガスまたはホール・ガスのいずれ
かである。たとえば、第１層は、ドープ領域の下に未ド
ープのＡ　Ｑ　Ｇ　ａ　Ａ　ｓスペーサができるように
選択的にｎドープされたＡＱＧａＡｓでよい。サンドイ
ッチ型構造の第２層は、未ドープのＧａＡｓ層でよい。

これにより、ＧａＡｓ層中に２次元電子ガスが誘導され
る。

本発明によるデバイスは、さらに、第１層の表面上に、
キャリア・ガス中を流れる電荷キャリアの流れに対する
第１及び第２のバリアを電極の下に誘導するための、第
１及び第２の隔置された電極が配置されている。ポテン
シャル・バリアは、電極にキャリア・ガスよりも負の電
圧を印加して電界を発生させ、電極の下の２次元電子ガ
スの領域で、第２層の伝導帯をフェルミ準位よりも高く
することによって生成される。バリアの高さは、電極に
印加する電床によって制御される。第１及び第２の電極
は、電極間の第１の活性領域と、電極の両側に延びる第
２及び第３の活性領域を画定する。第１、第２、第３の
領域に、それぞれ各領域に電位を印加するための、キャ
リア・ガスと電気的に接触する適切な接点を付着する。

この第１、第２、第３の領域が、横型ＴＨＥＴＡ）ラン
ジスタのエミッタ、ベース、コレクタとして働く。

バリアの幅は、第１層に付着する電極の幅によって制御
される。トンネリング・ホット・エレクトロン・トラン
スファ増幅器を形成するには、第１の電極は、電荷キャ
リアがトンネリングによってバリア中を通過できるだけ
の狭い第１のバリアを形成するのに十分な程度に狭い幅
でなければならない。この新規な横型ＴＨＥＴＡデバイ
スを完成するには、第２の電極は、電荷キャリアがトン
ネリングによってバリア中を通過するのを阻止する幅の
第２のバリアを誘導するのに十分な幅でなければならな
い。したがって、サンドイッチ型構造の表面に２つの電
極を付着し、各電極に負のバイアスをかけることによっ
て、トンネリング・インジェクタとコレクタ・バリアを
作成することができる。電極は、シロットキー・ゲート
など金属ゲートの形をとるものでよい。トンネリング・
バリアを誘導するには、エミッタ・ゲートの幅を１００
−４００人の範囲とし、コレクタ・バリアを誘導するに
は、コレクタ・ゲートの幅を５００−１００ＯＡの範囲
とすべきである。

２つのゲート間の間隔によって、ベース幅が決まる。こ
れは、パリスティック移送が起こる領域である。ゲート
間の間隔は、ベース中の電子の平均自由行程程度以下と
すべきである。さらに、ゲートの間隔を、２次元電子ガ
スを１次元電子ガスに変換するのに十分な近さにして、
ベース領域中をパリスティックに移送される電子の数を
さらに増やすことも可能である。ゲート間の間隔が狭い
ため、オーム接点をベースに付着する際に困難が生じる
ことがある。したがって、本明細書では、半導体ベース
領域の幅広延長部分に、エミッタ領域とコレクタ領域を
ベース延長部分から分離し、同時にオーム接点を付着す
るための領域を拡大する、テーバ形のゲート延長部分を
設けるという、ベースに接点を形成するための新規な技
術も開示する。

ベースへの電気的接触は、ベース延長部分に存在する２
次元電子ガスによって行なわれる。

本発明の別の実施例では、単一の金属ゲートを備えた上
記のような半導体のサンドイッチ構造を利用して、２次
元電子ガス中にトンネリング・バリアを形成することに
よって、トンネリング電界効果トランジスタを製造する
。２次元電子ガス中のバリアは、ゲートの両側に付着さ
れたソース電極とドレイン電極の間のチャネルである。

本発明のＴＨＥＴＡデバイスは、２つの方式で動作する
。第１の方式では、エミッタ・ゲートとコレクタ・ゲー
トに印加される負の電位が定電圧であり、電流及びデバ
イスの利得が、エミッタ、ベース、コレクタに供給され
る信号によって変調される。第２の方式では、エミッタ
とベースが定電圧を有し、エミッタ・ゲートに印加され
る電圧を変化させることによって電流が変調される。こ
の方式は、ある種の応用例では、自由度を増大させる。

本発明の横型ＴＨＥＴＡデバイスは、従来技術のパリス
ティック・トランジスタに比べて多くの利点を有する。

バリアの高さは１７．ゲートに印加する電圧の振幅によ
って容易に制御できる。したがうて、室温で動作できる
十分に高いバリアを実現することが可能である。層上に
接点を容易に形成することができ、選択的エツチングは
不要なので、この横型デバイスは容易に製造できる。ベ
ースを通過してコレクタに達するパリスティック電子の
数、したがってデバイスの利得は、パリスティック平均
自由行程が一層長くなるので増大する。移送がＧａＡｓ
など■−■半導体の未ドープ領域で行なわれるためであ
る。２次元電子ガスの移動度が高いため、ベース抵抗は
非常に小さくなる。このデバイスは横型デバイスなので
、有効面積が極めて小さくなり、キャパシタンスが非常
に小さく、高周波の動作範囲が生じる。さらに、コレク
タのポテンシャル・バリアがスムースなため、コレクタ
・バリアからの量子力学的反射は非常に小さくなる。

Ｅ、実施例 図面を参照すると、第１図は、本発明の横型ＴＨＥＴＡ
デバイス１０の概略断面図である。この横型ＴＨＥＴＡ
デバイス１０は、第２の半導体材料層１４上にエピタキ
シャル成長させた第１の半導体材料層１２を有する。層
１２と１４を形成するのに利用する半導体材料は、第■
族−第Ｖ族の化合物半導体材料とすることが好ましい。

層１２を選択的にｎドープして、土偶のｎ型材料層１８
と下側の未ドープ材料のスペーサ層１８を形成する。本
発明の１実施例では、層１４はＧａＡｓであり、層１２
はＡＱＧａＡｓである。層１２の方が層１４よりもバン
ド・ギャップが高いことを条件として、層１２と１４を
形成するのにどんな■−■半導体材料を利用してもよい
。層１４中に２次元電子ガス２０を形成するには、バン
ド・ギ＋ツブが異なっている必要がある。周知の通り、
ＡＱＧａＡｓとＧａＡｓの間のヘテロ接合界面では、電
子がその母材不純物から分離されるため、そこに２次元
電子ガスが形成される。ＡｕＧａＡｓはＧａＡｓよりも
バンド・ギャップが高く、ＡＱ、ＧａＡｓ層はシリコン
で選択的にｎドープされて、過剰の電子を形成する。自
由電子はＧａＡｓ層中の界面付近に移送されて蓄積する
。電子は非常に狭い区域に蓄積し、２次元電子ガスとな
る。

相補型デバイスでは、ＡＱＧａＡｓｌｉ１２をＪ択的に
ｐドープすることを条件として、２次元ホール・ガスが
形成される。

第１及び第２の隔置された電極またはゲート２２と２４
が、ｙＩＪ１６の表面に付着されている。ゲート２２と
２４に適当な電圧を印加すると電界が形成され、それに
よってゲートの下の領域のキャリアが空乏化され、バリ
アを形成する。ゲート２２と２４はデバイスの活性領域
を画定する。電極間にベース領域２６が画定され、ゲー
ト電極の両側にエミッタ領域２８とコレクタ領域３０が
画定さ負の電位を印加すると、Ｊｉｌ１４の伝導帯がフ
ェルミ準位を横切り、ポテンシャル・バリアが誘導され
てゲートの両側で電子が蓄積する。ＡＱ、ＧａＡｓが選
択的にｐドープされた相補型デバイスでは、２次元ホー
ル・ガスよりも正の電位を印加すると、バリアが生成す
る。

ポテンシャル・バリアを、第３図のエネルギー・バンド
に示す。電極２２の下方の２次元電子ガスの領域にバリ
ア３８が誘導され、電極２４の下方の２次元電子ガスの
領域にバリア４０が誘導される。さらに、各電極の幅に
よって、当該のバリアの幅が決まる。量子力学の理論に
よれば、非常に狭いゲート２２を作成すると、バリア３
８は、電子がトンネリングによってバリアを通過できる
のに十分な薄さになる。通常、ゲート２２は、幅Ｘ。

が１００−４００Åの範囲内となるように作成する。ゲ
ート２４の幅Ｘ２が５００−１００ＯＡの範囲内とする
と、トンネリングを阻止するのに十分な幅のバリア４０
ができる。ゲート２２と２４は、通常１ミクロン程度で
ある活性領域の長さＹｌよりはるかに狭い。ゲート２２
と２４は、既存のナノ・フォトリソグラフィ技術を利用
して、そのような狭い幅のものを作成することができる
。

動作に際しては、第３図に示すように、十分な高電圧の
電子（矢印４２で示す）が、トンネリングによってバリ
ア３８を通過して、エミッタからベースへ移動し、ベー
ス領域中をパリスティックに移送される。電子は、２次
元電子ガス中に既にある伝導電子のエネルギーよりもは
るかに大きな、電荷Ｘ印加電圧にほぼ等しいエネルギー
で、ベースに入る。これらの電子は「ホット」であり、
エミッタ・バリア３８は、トンネリング・パリスティッ
ク・インジェクタと見なすことができる。

ホット・エレクトロンは、４４で示すような十分に平行
になったビームとしてベースに入る。十分に高いエネル
ギーのとき、電子は、半導体の電子構造によって課され
る限界速度でベースを通過することができる。ＧａＡｓ
の場合、この速度は約１０８ｃｍ／秒である。第２のバ
リア４０はトンネリングを阻止するのに十分な厚さなの
で、４６に示すような、バリア４０を越えるのに十分な
運動エネルギーをもつ電子だけが、コレクタで収集され
ることになる。

ゲート電極２２と２４に印加される電圧は、所期のバリ
ア高さに依存する。この高さは、電圧の振幅に依存する
。さらに、バリア高さは、層の厚さや領域の幅と長さを
含めて、デバイスの構造にも依存する。たとえば、１つ
の実施例では、層１６は厚さ約４００人でドーピング濃
度が１×１０”ｃｍ−３、層１８は厚さ約５０−１００
人で、第２図にＹｌで示した活性領域の長さが約１ミク
ロンである。このデバイスに印加される典型的なゲート
電圧は、−〇、５ないし−２，０ボルトとなる。２次元
電子ガスの電荷密度が１０１２ｃｍ−２程度の場合、フ
ェルミ・エネルギー準位ＥＦは、伝導帯エネルギー準位
Ｅｃより約３０ｍｅＶ高い。

したがって、バリア３８と４０のバリア高さは、約４０
ｍｅＶ以上となる。

トンネリング電流は、バリア高さに強く依存するので、
ゲート電圧が小さいと、トンネリング電流中の大きな電
荷が、大きな相互コンダクタンスをもたらすことになる
。小さなバイアス電圧Ｊ絢Ａｅｘｐ（−ＢΦ１／２）の
場合（ただし、ＡとＢは定数で、Φはバリア高さ）、相
互コンダクタンスはｇ、＝（ｄＪ／ｄΦ）（ｄΦ／ｄＶ
ｇ）（ただし、ｖｇはゲート電圧）となる。低温ではΦ
がゲート電圧に強く依存することからも大きな相互コン
ダクタンスがもたらされる。

電子がトンネリング・バリア中をトンネリングによって
通過するのに要する時間は、ＩＱ−１４秒以下の程度で
ある。ベースからコレクタへの移動時間は、２　Ｘ　１
０−１３秒程度である。２次元電子ガスを利用してキャ
リアを移送すると、２次元電子ガスの移動度が大きいた
めにベース抵抗が減少するので、本来的に速度が増大す
る。したがって、デバイスのＲＣ時間定数を小さくシ、
電流密度を増大させることによって、サブピコ秒の動作
を実現することが可能である。

ベース中でのパリスティック移送を確保するには、第２
図にＸ３で示した、電極２２と２４の間の間隔をベース
中の電子の平均自由行程以下の程度にすべきである。平
均自由行程とは、結晶格子内で衝突するまでに電子が移
動できる平均距離のことである。平均自由行程は、電子
エネルギーや結晶の温度などの要素に依存する。本発明
のデバイス内での電子の平均自由行程は、移送が２次元
電子ガス中で行なわれるので、縦型ＴＨＥＴＡデバイス
内よりも長くなる。上記の例で述べたデバイスの場合、
間隔Ｘ３は約１０００−２０００Åであると予想される
。しかし、電極２２と２４の間の間隔を、２次元電子ガ
スが１次元電子ガスに還元または変換される程度にまで
減らすことも可能である。１次元電子ガスは、ベース領
域の長手方向に沿った１本の電子の線であると定義され
る。

それが生じるとき、ベースを通過してコレクタに達する
パリスティック電子の数が大幅に増加され、それによっ
てデバイスの利得をさらに増加させることができる。

電極２２と２４の間の間隔を著しく減少させると、ベー
ス領域を接触させるのが極めて困難になる。ベース領域
に対するオーム接点を設けるための１つの技法を第４図
に示す。第４図には、活性チャネル４８が示されている
。活性チャネル４８はエミッタ、ベース、コレクタの各
領域を含み、ベース領域から延びる、ベース領域２６と
同じ半導体材料の比較的幅広の直角な拡張領域６０を備
えている。したがって、２次元電子ガスが、チャネル４
８と延長部５０の全体にわたって存在することになる。

ゲート電極２２と２４は、領域５０に重なり合うテーバ
形延長部５２と５４を含んでいる。ゲートに２次元電子
ガス中の電子よりも負の電圧が印加されて、ＴＨＥＴＡ
デバイス中にバリアを形成すると、延長領域５０中の２
次元電子ガスの延長部５２と５４で覆われた部分は、電
荷キャリアが空乏化する。したがって、領域５０とＴＨ
ＥＴＡデバイスのエミッタ２８及びコレクタ３０の間で
の電気的接触が阻止される。次いで、２次元電子ガスと
電気的に接触する領域５０の幅広区域に、ベース接点５
６を付着する。その区域は、ベース領域２８内の２次元
電子ガスと電気的に接触する。領域５０の幅は、チャネ
ル領域４８の約２倍以上とする。

本発明のＴＨＥＴＡデバイスの一つの動作モードでは、
ゲート電極２２と２４に印加される負の電位を、デバイ
スの動作中ずっと固定する。このデバイスの利得は、エ
ミッタ、ベース、コレクタに印加される様々な電圧によ
って制御される。もう一つの動作モードでは、エミッタ
とベースの間に定電圧を印加して、ホット・エレクトロ
ン・ビームを注入させ、それがパリスティックにベース
中を通過し、コレクタ・バリアを越えて、コレクタに達
する。出力電圧は出力電流に一次比例で影響を及ぼすこ
とはなく、その結果、高い差動出力抵抗がもたらされる
。次いで、パリスティック・ホット・エレクトロンのエ
ネルギーを一定に保ちながら、入力信号をエミッタ・ゲ
ートに印加して、電流を変調させる。したがって、デバ
イスの利得を増加させるのに利用できる移送ウィンドウ
またはミニバンド、たとえば共鳴が作成されるように、
ベースを修正することができる。このことに関してＴＨ
ＥＴＡデバイスを利用すると、入力と出力が絶縁される
。このモードの２つのゲート電極は、回路設計者にさら
に自由度を与えることになる。

第５図に示すようなもう一つの実施例では、縦型ＴＨＥ
ＴＡ構成を利用して、トンネリング電界効果トランジス
タを形成することができる。この実施例では、選択的に
ドープした層６２に単一金属ゲー）８０を付着させ、層
６Ｂ中のゲート下方の区域ｅ８の２次元電子ガス６４中
にチャネルを形成する。半導体の各層中に、２次元電子
ガスを接触させるためのソース接点７０とドレイン接点
７２を設ける。２次元電子ガス中の区域６８にトンネル
・バリアを生成するのに十分な狭さの幅をもつゲート６
０を付着させる。ゲート６０に負の電圧を印加すると、
電子がトンネリングによってソース７０からバリア６８
を通ってドレイン７２に達する。２個以上のトンネル・
バリアを作成す−るため、ゲート６０と同じゲートを２
個以上設けることもできる。追加のトンネル・バリアを
利用して、背向形ＦＥＴを作成することもできる。

もう一つの実施例では、第１図のデバイスを修正して、
電極２４の反対側に第２のトンネル・バリアを設けるこ
とができる。第６図に示したデバイス８０は、領域７８
に第４の接点７Ｂも備えている。デバイス８０などのデ
バイスは、電極２２と電極７４のどちらか及び電極２４
にバイアス電圧を印加することによって電流の向きを選
択することができるので、回路設計者にさらにフレキシ
ビリティを与えることになる。電極２２と２４にバイア
ス電圧を印加する場合、電流は第３図に示すように流れ
、領域７８は活性でなくなる。電極２４と７４にバイア
ス電圧を印加する場合、電流は第３図とは逆の向きに流
れ、領域２８は不活性になる。電流が領域７８から領域
２６へ向かって流れる横型ＴＨＥＴＡデバイスでは、領
域７８がエミッタになり、領域３０がベースになり、領
域２６がコレクタになる。

Ｆ０発明の効果 本発明によれば、製造が容易で、高速で、動作制御が容
易なＴＨＥＴＡデバイスを実現することができる。

【図面の簡単な説明】

第１図は、本発明の横型ＴＨＥＴＡデバイスの概略断面
図である。 第２図は、第１図のデバイスの概略上面図である。 第３図は、第１図のデバイスのエネルギー・バンド図で
ある。 第４図は、本発明の新規なベース接点配置の概略上面図
である。 第５図は、本発明のトンネルＦＥＴの概略断面図である
。 第６図は、本発明の３バリア横型ＴＨＥＴＡデバイスの
概略断面図である。 １０・・・・横型ＴＨＥＴＡデバイス、１２・・・・Ａ
ＱＧａＡｓ層、１４＝ＧａＡｓ層、１　Ｂ　・−−−表
面層、１８・・・・スペーサ層、２０・・・・２次元電
子ガス、２２．２４・・・・ゲート電極、２６・・・・
ベース領域、２８・・・・エミッタ領域、３０・・・・
コレクタ領域、３２．３４．３Ｅ３・・・・接点、３８
．４０１．＋、バリア。 ＦＩＧ、２

Claims (3)

【特許請求の範囲】
1. （１）ヘテロ接合を形成する第１及び第２の半導体層を
   有し、上記ヘテロ接合に隣接して上記第２の半導体層に
   ２次元キャリア・ガスを形成する半導体領域と、 上記第１の半導体層の表面に配置され上記キャリア・ガ
   スの電荷キャリアの流れに対するバリアを形成するため
   の第１及び第２の隔置された電極であって、これらの電
   極間の領域によって第１の領域を定め、これらの電極に
   関して上記第１の領域と反対側に位置する領域によって
   第２及び第３の領域を定める上記第１及び第２の電極と
   、上記第１、第２及び第３の領域へ電位を印加するため
   の手段と、 を有する半導体装置。
2. （２）それぞれIII−Ｖ族化合物半導体よりなりヘテロ
   接合を形成する第１及び第２の層を有し、そのの層に２
   次元電子ガスを形成するように選択的にドープされてい
   る半導体領域と、 上記第１の層の表面に配置され負電位の印加によって上
   記２次元電子ガスの電荷キャリアの流れに対する第１及
   び第２の電位バリアを形成するための第１及び第２の隔
   置された電極であって、これらの電極間の領域によって
   ベース領域を定め、これらの電極に関して上記ベース領
   域を反対側に位置する領域によってエミッタ領域及びコ
   レクタ領域を定め、上記第１の電極が上記第１のバリア
   を通る電荷キャリアのトンネリングを可能とする程度に
   狭幅に形成されている上記第１及び第２の電極と、 上記ベース領域、エミッタ領域及びコレクタ領域へ電位
   を印加するための手段と、 を有する半導体装置。
3. （３）ヘテロ接合を形成する第１及び第２の半導体層を
   有し、上記ヘテロ接合に隣接して上記第２の半導体層に
   ２次元電子ガスを形成する半導体領域と、 上記第２の半導体層の表面に配置され、上記２次元電子
   ガスに少なくとも１つのトンネル・バリアを形成するた
   めの手段と、 を有するトンネリング・バリスティック・エレクトロン
   半導体装置。