JPH0216464A - 配電線事故検出位相判定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［ｆｃ業トの利用分野］ 本発明は、配電線における４１故情報を処理するための
位相判定方式に関する。

［従来の技術］ 従来、碍子アークやケーブルアークなどヲｆｆ−う配電
線における地絡事故時の電圧、電流波形は、急峻なパル
ス状を呈することが多く、高周波ノイズとパルス状事故
電流とを選別して、事故と判定するために、一般に、コ
ンデンサＣと抵抗Ｒとを糾合せたＣ　Ｒ形アナログ積分
回路を使用していた。

［発明が解決しようとする課題］ しかし、このＣＲ形アナログ積分回路では、その己１１
故現象により電圧、電流の位相が経時的に変動するよう
な場合には正確な位相判定をすることは難しかった。

本発明は、コンピュータを使用したディジタル処理によ
り、配電線における事故検出のための位相判定を可能と
する技術を提供することを目的とする。

本発明は、また、６１１子アークやケーブルアークなど
を伴う地絡１（故時の急峻な電圧、電流の位相を判定し
ようとするもので、その事故現象により電圧、電流の位
相が経時的に変動するような場合でも正確に位相判定が
できるようにする技術を提供することを目的とする。

本発明は、さらに、停電時においても’ｌ故の検出をす
ることができるとともに、多重事故にも＾１応すること
ができる技術を提供することを目的とする。

本発明の他の目的および新規な特徴は本明細書の記載お
よびその添付図面からも明らかとなるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を、その実施態様を含めて、その主な作用と共に、簡単
に説明すれば、下記の通りである。

すなわち１本発明では、検出した電圧、電流のゼロ（零
）クロスから継続する矩形波の位相を比較して位相信号
を検出波形の各サイクルごとにディジタル信号としてコ
ンピュータにメモリし、位相の進みまたは遅れの判定は
、メモリ内容の進みまたは遅れの数をコンピュータによ
り計算し、多散状により行うようにする。

このように、メモリ内容を多数決検定するため、位相角
を進み遅れいずれとも判定できない場合や波形の欠落な
どのため半波の波形が全く欠落している場合でもそれに
応じたメモリ内容を記憶装；ａに記憶させて、その前後
のメモリ内容が、多数決により、進みまたは遅れと判定
できる場合には、コンピュータ計算により判定結果を正
確に出力することができる。

−１−記多散状検定は、リアルタイムに行う方式と停電
後に行う方式とがあり、前者のリアルタイムに行う方式
は、エンドレスなリングメモリに新しい情報を順次取入
れてメモリし、最も古い情報から消去して行き、新たに
メモリした最新情報から遡って一定数のメモリまでの内
容をコンピュータに送り多数決ｐ１定をする。コンピュ
ータは、多数決判定の結果が零または零より大きいとき
、位相角判定を「遅れ」として判定し、ラッチ信号を出
力するようにする。このラッチ信号は、故障表示を必要
とする適宜時限の期間だけラッチメモリにメモリされ、
当該時限経過後、ラッチメモリの内容は消去するように
する。しかし、事故が継続している場合には、最新情報
は事故ありの位相角「遅れ」情報を次々とコンピュータ
に送出し、コンピュータは多数決検定をして、その結果
が零または零より大きいとき、位相角判定を「遅れ」と
してラッチ信号を順次出力する。

本発明は停電時にもＬＩ■故検出を可能とする方式にも
係るもので、上記において、′１１■故生後に停電した
とき、メモリ内容をラッチし、停電後に停電時のメモリ
番地から所定番地まで遡ってメモリ内容を多数決検定す
る。

この検定により、事故発生から半波の′１【故継続時間
で停電した場合でも、１■故の検出をすることができ、
多重事故にも対応することができる。

［実施例］ 次に、本発明をその実施例を示す図面と共に説明する。

第１図は本発明に使用されるディジタル位相判定処理回
路の回路系統図の実施例を示す。

ここて側車した、ディジタル位相判定処理回路１は、接
続端Ｉ−３および４を有するセンサ２と゛変圧器（ＣＯ
Ｍ）５とフィルタ６と波形成形回路７とアナログ／ディ
ジタル変換回路（器）　　［Ａ／Ｄコンバータ］８と入
力信号判定回路９とドライバ≠１０とバッファ１【とエ
ンドレスメモリ素−１−１２と表示装置γｊ１３と中央
処理装置ｆｆ　（Ｃ！’　ＬＪ）　　ｌ　４と不揮発性
メモリ素子１５とバッファ１６とリレー回路１７および
整流回路１８からなる停電検出回路１９とを備えて成る
。

また、第１図にて、Ｓは電源である。

センサ２は１例えば変圧器や変流器により構成され２配
電線に設；ｒ？される。

センサ２が検出した人力アナログ電流信号（ｉｏ）は接
続端ｆ３を介してＣＯＭ　５に人力され、ＣＯＭ　５に
て、当該信号１゜は所定レベルに変換される。

センサ２が検出した人力アナログ電圧信号（Ｖ、）は接
続端子４を介してＣＯＭ　５に人力され、ＣＯＭ　５に
て当該電圧信号■。は所定レベルに変換される。

ここでは、これら２つの入力アナログ（Ａ　’ｉ　＋　
。

Ｖ、について例示しである。

」−記変換は、これら人力アナログ信号１゜、ｖ。

を所定の振幅のアナログ信号に変換することである。

フィルタ６では一定の帯域周波数のアナログ信号のみを
通過させるようにする。

、波形成形回路７では、フィルタ６がら出力された人力
アナログ信号１゜、ｖｏの零（ゼロ）クロスを検出して
一定振幅にクリップした矩形波出力信号を送出する。

第２図に、本発明における波形図とタイミングチャート
図との例を示す。

第２図（イ）は、−に記波形成形回路７のうちの同７Δ
に人力された入力アナログ信号△゛が、同７１３に人力
された人力アナログ信号゛１３゛　よりもイ１“ノ相が
進んでいる場合を、同図（ロ）は同道の場合をすなわち
入力アナログ信号Ｂ′が人力アナログ信号Δ′よりも進
んでいる場合を示す。

第２図（イ）で示すように、波形成形回路７△７１３で
は、これら人力アナログ信号２０△′２０１３　’の零
クロスを検出して、一定振幅にクリップした出力信号２
＋Ａ、２１Ｂを出力する。

なお、以下の説明では１便宜１−これらを包括した形で
説明する。

第１図に示すように、波形成形回路７Ａおよび７１３の
谷々一方の出力は△／Ｄコンバータ８を介さずに、直接
入力信号Ｔ＋１定回路９に送出される。

また、これら波形成形回路７△および７１３の各々他方
の出力は、Δ／　Ｉ）コンバータ８を介して、人力信づ
判定回路９に送出される。

△／１）コンバータ８は、波形成形回路７の出力信号の
振幅をディジタル変換する。

入力信号ｐ１定回路９は、アンド（ＡＮＤ）回路、オア
（ＯＲ）回路の集積回路で、波形成形回路の矩形波出力
信号の位相を比較し、第２図の波形例で示す出力波形Ａ
、ＢのＡＮ　Ｄ信号２２゜ＯＲ信号２３．当該ＯＲ信号
２３の立トりから当該ΔＮｏに４号２２の立下りまで＃
Ｉ続する変位点信号２４．当該信号２４と波形成形回路
７Ａの出力信号とのＡ肉１）イ８号２５．変位点信号２
４と波形成形回路７　Ｂの出力信号と（＋）　Ａ　Ｎ　
Ｉ）信号２６を作り、これらＡＮ　＋）信号２５．２６
とクロック信号のＡＮ　Ｄ信号２７．２８を合成して、
゛ｈ該人力信シ（判定回路９内に内蔵されたフリップフ
ロップ回路（以下、１　Ｋフリップフロップといつこと
もある）を駆動させる。当該フリップフロップ回路では
１−記信号２７の継続時間だけアップカウンタ（図示せ
ず）によりクロック周波数を計数し２　Ｌ記信号２８の
継続時間だけダウンカウンタ（図示せず）によりクロッ
ク周波数を計数する。

Δ／１）コンバータｅは、波形成形回路７の出力信号の
レベルを検出し、Δ／Ｄ変換してディジタル（４号を入
力信号判定回路９に送出する。

ＡＮＤ回路やＯＲ回路やＪ　Ｋフリップフロップを内蔵
したゲートアレイよりなる入力信号判定回路９では、Δ
／Ｄコンバータ８の送出するディジタル１３号の値が閾
値以上であるとき、有効（１４号（Ｖ△１．　Ｉ　Ｄ　
）を、Ｊ　Ｋフリップフロップに送出し、フリップフロ
ップをセットする［第２図（２９）〜（３０）］。

フリップフロップは、前記アップカウンタにより計数さ
れたデータ（以下、アップカウントデータ、」という）
から、ダウンカウンタにより計数されたデータ（以下、
ダウンカウントデータにという）を差引き、その計算結
果が正のとき、正のブタを、負のとき負データを、ＣＩ
）　ｔＪ　ｌ　４に送出する［第２図（２９）〜（３１
）］− ＣＩ）　Ｕ　ｌ　４は、第３図に示すように入力信号判
定回路９の送出する正のデータ３２または負のブタ３３
をエンドレスメモリ素子１２に遂次メモリ３５して行き
、−循環した古いメモリから順次消去して新たな入力デ
ータを記入して行く。

−・循環のエンドレスメモリ３５の番地総数は、５００
であり、２チヤネルの波形成形回路７から入力する場合
のメモリ番地総数は２ｘ５００＝１０００となる。

ＣＰ　ｔＪ　ｌ　４は、Ａ／Ｄコンバータ８の出力が不
揮発性メモリ素子１５に設定する所定値を超過したとき
、エンドレスメモリ素子１２に人力する信号の＋Ｅ、負
データ数の計数を開始し、所定数（例えば１１）だけ数
えたとき、その正負データ数の多数決検定を行う１例の
ように、１１データ検定の場合、正のデータ数が負のデ
ータ数より多いとき（６以上のとき）、事故が発生した
としてＣＩ）ＩＪ　ｌ　４は入力信号判定回路９を経て
ドライバ１０を駆動し、表示装置η１３に事故有りを表
示させる。

エンドレスメモリ素子１２のデータは入力信号の各半波
ごとに書替えられるので、多数決検定は、各半波ごとに
行う。

入力信号に波欠けが発生し、エンドレスメモリ素子１２
におけるメモリ３５が正負ともｐ１定できない人力デー
タ（Ｘ）３４が入力信号判定回路９に送出されると、入
力信号判定回路９は、不安定信号（Ｆ　Ｆ：　）をＣＰ
Ｕ１４に送出する。

ＣＰ　Ｕ　ｌ　４は、検定を行うための１升定数のメモ
ノ３５の中に、不安定信号ＦＦを含む場合、所定検定数
円にあるこれらの不安定信号１’　Ｆを除いたイ１効な
メモリ３５の数により多数決検定を行う。

多数決検定は、市のデータ数が多いときまたは正負同数
のときは正の判定を行う。

ＣＩ）　１１１４は、所定メモリ数検定に際し、有効な
ｉＥまたは負検定を行った場合には、その検定内容の１
［または負の信号をエンドレスメモリ素子２の所定番地
（以下、事故検定メモリという）にメモリし、有効な入
力信号が発生している期間内又は入力信号停＋ｈ後適宜
時限（以下Ｆ時限という）の間、゛■故検定メモリの内
容を−Ｊ替えずに保持する。有効な入力信号がなくなっ
たｌ＆、Ｆ時限（例えば５秒間）を経過すると、ｌｉ故
検定メモリの内容を消去する。このとき、エンドレスメ
干り素子１２はメモリ内容の新たな３換を継続する。

このＩ？時限内に、停電検出回路１９が停電を検１１す
ると、リレー回路１７が動作し、バッファ１６を経て入
力信号ｐ１定回路９を駆動する。

入力信号判定回路９は、ＣＰ　Ｕ　Ｉ　４の事故検定メ
モリの内容をドライバｌＯに送出し、表示装置１：３に
表示する。

本発明の他の実施例は、Ｆ時限内に停電検出回路１９が
停電を検出し、リレー回路１７が入力信号判定回路９を
駆動したとき、入力（Ａ　’ｊ判定回路９はＣＰ　ＬＪ
　ｌ　４のエンドレスメモリコ３５の内容の−）替を停
電し、ＣＰ　Ｕ　ｌ　４に停電時から遡ってこのメモリ
内容コ３５の多数決検定を指示する。ＣＩ）［」１４は
、停電時から所定数のメモリまで遡ってメモリ内容の正
負多数決検定を行い、不安定１３号ＦＦを除いて、正負
データ数が同数のとき、または１１ニデータ数が多いと
きは正のセ１定を行う、このとき、停電前に検定を行い
、ｌｉ故検定メモυ内に負の判定１３号がメモリされて
いるときには、停電時から遡って検定した履歴判定の情
報がＩＦのときは優先させ、正の判定を行い、人力ｉＡ
号判定回路０、ドライバ１０を経て表示袋；ｄ１３を駆
動し、＋［Ｅの判定（！ＩＮ故あり）を表示させるよう
にする。

・１１故検定メモリ内の内容が、負または零のときには
、入力信号判定回路９は無応答で、ドライバー１０は表
示装置ｌ：３を駆動することはない。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、・下記の通りであ
る。

本発明によれば、碍子アークやケーブルアークなどを伴
う地絡事故時の２、峻な電圧、電流の位相を正確に判定
することができ、それも、その“Ｉ故現象により、電圧
、電流の位相が経時的に変動する場合でも正確に位相判
定でき、また、停電時にあっても事故検出が＝５能で、
多重事故にも対処することができた。

以り本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変史司
能であることはいうまでもない。

【図面の簡単な説明】

第１図は本発明の実施例における回路系統図、第２図は
本発明の実施例における動作波形図、第３図は同動作説
明図である。 ・ディジタル位相判定回路 ・センサ ・変圧器 ・フィルタ ・波形成形回路 ・Δ／Ｄコンバータ ・入力信号判定回路 ・ドライバ ・バッファ ・エンドレスメモリ素子 ・表示装置 ・中央処理装置１（ＣＰＵ） ・不揮発性メモリ素子 ・バッファ ・リレー回路 ・整流回路 ・停電検出回路

Claims (1)

1. 【特許請求の範囲】 １、配電線に設置したセンサが検出した２以上の入力ア
   ナログ信号を変圧器にて所定レベルに変換後、当該変換
   したアナログ信号をフィルタを介して所定の周波数帯域
   のみ通過させて後、波形成形回路に送出して当該アナロ
   グ信号の零クロスを検出して一定振幅にクリップした矩
   形波出力信号を出力させ、これら波形成形回路の一方の
   出力信号は入力信号判定回路にアナログ／ディジタル変
   換回路を介さずに直接送出し、これら波形成形回路の他
   方の出力信号はアナログ／ディジタル変換回路を介して
   前記入力信号判定回路に送出して、当該入力信号判定回
   路にて、前記一方の出力信号により得られたアンド信号
   およびオア信号の立上りから立下りまで継続する変位点
   信号を合成するとともに該変位点信号と前記波形成形回
   路の出力信号とのアンド信号を形成して、当該アンド信
   号の継続時間をクロック周波数によりカウンタを駆動し
   計数してカウントデータを得、当該カウントデータ間の
   差が正であるか負であるかにより正または負の極性を記
   憶装置（以下この記憶装置をエンドレスメモリ素子とい
   う）に記憶させるとともに、前記波形成形回路からの前
   記他方の出力は、前記アナログ／ディジタル変換回路に
   おいて、当該他方の出力信号の振幅に比例するディジタ
   ル信号となって前記入力信号判定回路に送出され、該入
   力信号判定回路にて、当該アナログ／ディジタル変換回
   路のディジタル出力信号と不揮発性の記憶装置（以下不
   揮発性メモリ素子という）がメモリした閾値との比較に
   より、このディジタル出力信号が当該閾値よりも大きい
   ときには、前記エンドレスメモリ素子の内容を固定して
   中央処理装置により読出し、また、該中央処理装置によ
   り、前記不揮発性メモリ素子に予じめ記憶させてある当
   該中央処理装置の読出しデータ数のうちの正または負の
   極性データを計数し、多数決検定を行うことにより前記
   ２以上の入力信号の位相を判定させることを特徴とする
   配電線における事故検出のための位相判定方式。 ２、波形成形回路の出力が所定時間断続的に続いたとき
   または所定時間継続的に続いたとき、中央処理装置は多
   数決検定をして入力信号の位相を判定した結果の正また
   は負の信号をエンドレスメモリ素子の所定番地（以下、
   事故検定メモリという）に所定の時間メモリしておき、
   この所定の時間経過後はメモリ内容を消去することを特
   徴とする特許請求の範囲第１項記載の位相判定方式。 ３、中央処理装置が入力信号判定回路の送出する判定信
   号に不安定信号を含む場合は、これらの不安定信号のメ
   モリ番地は計数値として採用し、正負判定のための多数
   決検定数としては採用しない論理計算を行うことを特徴
   とする特許請求の範囲第１項記載の位相判定方式。 ４、中央処理装置が、エンドレスメモリ素子の事故検定
   メモリに位相判定結果信号をメモリした後に、所定の時
   間内に停電検出回路の信号により停を経て事故検出メモ
   リの位相判定結果を表示装置に送出してその旨の表示を
   行うことを特徴とする特許請求の範囲第１項記載の位相
   判定方式。 ５、中央処理装置が事故検定メモリに位相判定結果信号
   をメモリした後、所定の時限内に停電を検出したとき、
   中央処理装置は、エンドレスメモリ素子の所望の番地へ
   の新たな情報の入力を阻止して、ロックするとともに、
   最新に情報をメモリした番地から所定数だけ遡ってメモ
   リ内容の正負極性数の多数決検定を行い、この検定結果
   が先にメモリした事故検定メモリの内容と異なるときに
   は、事故検定メモリの内容を新たな多数決検定結果の信
   号に書替えてドライバを経て表示装置を駆動させること
   を特徴とする特許請求の範囲第１項記載の位相判定方式
   。