JPH0581865B2

JPH0581865B2 -

Info

Publication number: JPH0581865B2
Application number: JP63164913A
Authority: JP
Inventors: Tokuji Ookuma; Kohei Furukawa
Original assignee: Toko Electric Corp
Current assignee: Takaoka Toko Co Ltd
Priority date: 1988-07-04
Filing date: 1988-07-04
Publication date: 1993-11-16
Also published as: JPH0216464A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、配電線における事故情報を処理する
ための位相判定方式に関する。

［従来の技術］従来、碍子アークやケーブルアークなどを伴う
配電線における地絡事故時の電圧、電流波形は、
急峻なパルス状を呈することが多く、高周波ノイ
ズとパルス状事故電流とを選別して、事故と判定
するために、一般に、コンデンサＣと抵抗Ｒとを
組合せたCR形アナログ積分回路を使用していた。

［発明が解決しようとする課題］しかし、このCR形アナログ積分回路では、そ
の事故現象により電圧、電流の位相が経時的に変
動するような場合には正確な位相判定をすること
は難しかつた。

本発明は、コンピユータを使用したデイジタル
処理により、配電線における事故検出のための位
相判定を可能とする技術を提供することを目的と
する。

本発明は、また、碍子アークやケーブルアーク
などを伴う地絡事故時の急峻な電圧、電流の位相
を判定しようとするもので、その事故現象により
電圧、電流の位相が経時的に変動するような場合
でも正確に位相判定ができるようにする技術を提
供することを目的とする。

本発明は、さらに、停電時においても事故の検
出をすることができるとともに、多重事故にも対
応することができる技術を提供することを目的と
する。

本発明の他の目的および新規な特徴は本明細書
の記載およびその添付図面からも明らかとなるで
あろう。

［課題を解決するための手段］本願において開示される発明のうち代表的なも
のの概要を、その実施態様を含めて、その主な作
用と共に、簡単に説明すれば、下記の通りであ
る。

すなわち、本発明では、検出した電圧、電流の
ゼロ（零）クロスから継続する矩形波の位相を比
較して位相信号を検出波形の各サイクルごとにデ
イジタル信号としてコンピユータにメモリし、位
相の進みまたは遅れの判定は、メモリ内容の進み
または遅れの数をコンピユータにより計算し、多
数決により行うようにする。

このように、メモリ内容を多数決検定するた
め、位相角を進み遅れいずれとも判定できない場
合や波形の欠落などのため半波の波形が全く欠落
している場合でもそれに応じたメモリ内容を記憶
装置に記憶させて、その前後のメモリ内容が、多
数決により、進みまたは遅れと判定できる場合に
は、コンピユータ計算により判定結果を正確に出
力することができる。

上記多数決検定は、リアルタイムに行う方式と
停電後に行う方式とがあり、前者のリアルタイム
に行う方式は、エンドレスなリングメモリに新し
い情報を順次取入れてメモリし、最も古い情報か
ら消去して行き、新たにメモリした最新情報から
遡つて一定数のメモリまでの内容をコンピユータ
に下り多数決判定をする。コンピユータは、多数
決判定の結果が零または零より大きいとき、位相
角判定を「遅れ」として判定し、ラツチ信号を出
力するようにする。このラツチ信号は、故障表示
を必要とする適宜時限の期間だけラツチメモリに
メモリされ、当該時限経過後、ラツチメモリの内
容は消去するようにする。しかし、事故が継続し
ている場合には、最新情報は事故ありの位相角
「遅れ」情報を次々とコンピユータに送出し、コ
ンピユータは多数決検定をして、その結果が零ま
たは零より大きいとき、位相角判定を「遅れ」と
してラツチ信号を順次出力する。

本発明は停電時にも事故検出を可能とする方式
にも係るもので、上記において、事故発生後に停
電したとき、メモリ内容をラツチし、停電後に停
電時のメモリ番地から所定番地まで遡つてメモリ
内容を多数決検定する。

この決定により、事故発生から半波の事故継続
時間で停電した場合でも、事故の検出をすること
ができ、多重事故にも対応することができる。

［実施例］次に、本発明をその実施例を示す図面と共に説
明する。

第１図は本発明に使用されるデイジタル位相判
定処理回路の回路系統図の実施例を示す。

ここで例示した、デイジタル位相判定処理回路
１は、接続端子３および４を有するセンサ２と変
圧器（COM）５とフイルタ６と波形成形回路７
とアナログ／デイジタル変換回路（器）［Ａ／Ｄ
コンバータ］８と入力信号判定回路９とドライバ
１０とバツフア１１とエンドレスメモリ素子１２
と表示装置１４と中央処理装置（CPU）１４と
不揮発性メモリ素子１５とバツフア１６とリレー
回路１７および整流回路１８からなる停電検出回
路１９とを備えて成る。

また、第１図にて、Ｓは電源である。

センサ２は、例えば変圧器や変流器により構成
され、配電線に設置される。

センサ２が検出した入力アナログ電流信号I₀は
接続端子３を介してCOM５に入力され、COM５
にて、当該信号I₀は所定レベルに変換される。

センサ２が検出した入力アナログ電圧信号V₀
は接続端子４を介してCOM５に入力され、COM
５にて当該電圧信号V₀は所定レベルに変換され
る。

ここでは、これら２つの入力アナログ信号I₀，
V₀について例示してある。

上記変換は、これら入力アナログ信号I₀，V₀を
所定の振幅のアナログ信号に変換することであ
る。

フイルタ６では一定の帯域周波数のアナログ信
号のみを通過させるようにする。

波形成形回路７では、フイルタ６から出力され
た入力アナログ信号I₀，V₀の零（ゼロ）クロスを
検出して一定振幅にクリツプした矩形波出力信号
を送出する。

第２図に、本発明における波形図とタイミング
チヤート図との例を示す。

第２図イは、上記波形成形回路７のうちの同７
Ａに入力された入力アナログ信号A′が、同７Ｂ
に入力された入力アナログ信号B′よりも位相が
進んでいる場合を、同図ロは同逆の場合をすなわ
ち入力アナログ信号B′が入力アナログ信号A′よ
りも進んでいる場合を示す。

第２図イで示すように、波形成形回路７Ａ，７
Ｂでは、これら入力アナログ信号２０A′，２０
B′の零クロスを検出して、一定振幅にクリツプ
した出力信号２１Ａ，２１Ｂを出力する。

なお、以下の説明では、便宜上これらを包括し
た形で説明する。

第１図に示すように、波形成形回路７Ａおよび
７Ｂの各々一方の出力はＡ／Ｄコンバータ８を介
さずに、直接入力信号判定回路９に送出される。
また、これら波形成形回路７Ａおよび７Ｂの各々
他方の出力は、Ａ／Ｄコンバータ８を介して、入
力信号判定回路９に送出される。

Ａ／Ｄコンバータ８は、波形成形回路７の出力
信号の振幅をデイジタル変換する。

入力信号判定回路９は、アンド（AND）回路、
オア（OR）回路の集積回路で、波形成形回路の
矩形波出力信号の位相を比較し、第２図の波形例
で示す出力波形Ａ，ＢのAND信号２２、OR信号
２３、当該OR信号２３の立上りから当該AND信
号２２の立下りまで継続する変位点信号２４、当
該信号２４と波形成形回路７Ａの出力信号との
AND信号２５、変位点信号２４と波形成形回路
７Ｂの出力信号とのAND信号２６を作り、これ
らAND信号２５，２６とクロツク信号のAND信
号２７，２８を合成して、当該入力信号判定回路
９内に内蔵されたフリツプフロツプ回路（以下
JKフリツプフロツプということもある）を駆動
させる。当該フリツプフロツプ回路では上記信号
２７の継続時間だけアツプカウンタ（図示せず）
によりクロツク周波数を計数し、上記信号２８の
継続時間だけダウンカウンタ（図示せず）により
クロツク周波数を計数する。

Ａ／Ｄコンバータ８は、波形成形回路７の出力
信号のレベルを検出し、Ａ／Ｄ変換してデイジタ
ル信号を入力信号判定回路９に送出する。

AND回路やOR回路やJKフリツプフロツプを
内蔵したゲートアレイよりなる入力信号判定回路
９では、Ａ／Ｄコンバータ８の送出するデイジタ
ル信号の値が閾値以上であるとき、有効信号
（VALID）をJKフリツプフロツプに送出し、フ
リツプフロツプをセツトする［第２図２９〜３
０］。

フリツプフロツプは、前記アツプカウンタによ
り計数されたデータ（以下、アツプカウントデー
タＪという）から、ダウンカウンタにより計数さ
れたデータ（以下、ダウンカウントデータＫとい
う）を差引き、その計質結果が正のとき、正のデ
ータを、負のとき負データを、CPU１４に送出
する［第２図２９〜３１］。

CPU１４は、第３図に示すように入力信号判
定回路９の送出する正のデータ３２または負のデ
ータ３３をエンドレスメモリ素子１２に逐次メモ
リ３５して行き、一循環した古いメモリから順次
消去して新たな入力データを記入して行く。

一循環のエンドレスメモリ３５の番地総数は、
500であり、２チヤネルの波形成形回路７から入
力する場合のメモリ番地総数は２×500＝1000と
なる。

CPU１４は、Ａ／Ｄコンバータ８の出力が不
揮発性メモリ素子１５に設定する所定値を超過し
たとき、エンドレスメモリ素子１２に入力する信
号の正、負データ数の計数を開始し、所定数（例
えば11）だけ数えたとき、その正負データ数の多
数決検定を行う。例のように、11データ検定の場
合、正のデータ数が負のデータ数より多いとき
（６以上のとき）、事故が発生したとしてCPU１
４は入力信号判定回路９を経てドライバ１０を駆
動し、表示装置１３に事故有りを表示させる。

エンドレスメモリ素子１２のデータは入力信号
の各半波ごとに書替えられるので、多数決検定
は、各半波ごとに行う。

入力信号に波欠けが発生し、エンドレスメモリ
素子１２におけるメモリ３５が正負とも判定でき
ない入力データ(X)３４が入力信号判定回路９に送
出されると、入力信号判定回路９は、不安定信号
（FF）をCPU１４に送出する。

CPU１４は、検定を行うための所定数のメモ
リ３５の中に、不安定信号FFを含む場合、所定
検定数内にあるこれらの不安定信号FFを除いた
有効なメモリ３５の数により多数決検定を行う。
多数決検定は、正のデータ数が多いときまたは正
負同数のときは正の判定を行う。

CPU１４は、所定メモリ数検定に際し、有効
な正または負検定を行つた場合には、その検定内
容の正または負の信号をエンドレスメモリ素子１
２の所定番地（以下、事故検定メモリという）に
メモリし、有効な入力信号が発生している期間内
又は入力信号停止後適宜時限（以下Ｆ時限とい
う）の間、事故検定メモリの内容を書替えずに保
持する。有効な入力信号がなくなつた後、Ｆ時限
（例えば５秒間）を経過すると、事故検定メモリ
の内容を消去する。このとき、エンドレスメモリ
素子１２はメモリ内容の新たな書換を継続する。

このＦ時限内に、停電検出回路１９が停電を検
出すると、リレー回路１７が動作し、バツフア１
６を経て入力信号判定回路９を駆動する。

入力信号判定回路９は、CPU１４の事故検定
メモリの内容をドライバ１０に送出し、表示装置
１３に表示する。

本発明の他の実施例は、Ｆ時限内に停電検出回
路１９が停電を検出し、リレー回路１７が入力信
号判定回路９を駆動したとき、入力信号判定回路
９はCPU１４のエンドレスメモリ３５の内容の
書替を停止し、CPU１４に停電時から遡つてこ
のメモリ内容３５の多数決検定を指示する。
CPU１４は、通電時から所定数のメモリまで遡
つてメモリ内容の正負多数決検定を行い、不安定
信号FFを除いて、正負データ数が同数のとき、
または正データ数が多いときは正の判定を行う。
このとき、停電前に検定を行い、事故検定メモリ
内に負の判定信号がメモリされているときには、
停電時から遡つて検定した履歴判定の情報が正の
ときは優先させ、正の判定を行い、入力信号判定
回路９、ドライバ１０を経て表示装置１３を駆動
し、正の判定（事故あり）を表示させるようにす
る。

事故検定メモリ内の内容が、負または零のとき
には、入力信号判定回路９は無応答で、ドライバ
ー１０は表示装置１３を駆動することはない。

［発明の効果］本願において開示される発明のうち代表的なも
のによつて得られる効果を簡単に説明すれば、下
記の通りである。

本発明によれば、碍子アークやケーブルアーク
などを伴う地絡事故時の急峻な電圧、電流の位相
を正確に判定することができ、それも、その事故
現象により、電圧、電流の位相が経時的に変動す
る場合でも正確に位相判定でき、また、停電時に
あつても事故検出が可能で、多重事故にも対処す
ることができた。

以上本発明者によつてなされた判明を実施例に
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。

【図面の簡単な説明】

第１図は本発明の実施例における回路系統図、
第２図は本発明の実施例における動作波形図、第
３図は同動作説明図である。１……デイジタル位相判定回路、２……セン
サ、５……変圧器、６……フイルタ、７……波形
成形回路、８……Ａ／Ｄコンバータ、９……入力
信号判定回路、１０……ドライバ、１１……バツ
フア、１２……エンドレスメモリ素子、１３……
表示装置、１４……中央処理装置（CPU）、１５
……不揮発性メモリ素子、１６……バツフア、１
７……リレー回路、１８……整流回路、１９……
停電検出回路。

Claims

【特許請求の範囲】１配電線に設置したセンサが検出した２以上の
入力アナログ信号を変圧器にて所定レベルに変換
後、当該変換したアナログ信号をフイルタを介し
て所定の周波数帯域のみ通過させて後、波形成形
回路に送出して当該アナログ信号の零クロスを検
出して一定振幅にクリツプした矩形波出力信号を
出力させ、これら波形成形回路の一方の出力信号
は入力信号判定回路にアナログ／デイジタル変換
回路を介さずに直接送出し、これら波形成形回路
の他方の出力信号はアナログ／デイジタル変換回
路を介して前記入力信号判定回路に送出して、当
該入力信号判定回路にて、前記一方の出力信号に
より得られたアンド信号およびオア信号の立上り
から立下りまで継続する変位点信号を合成すると
ともに該変位点信号と前記波形成形回路の出力信
号とのアンド信号を形成して、当該アンド信号の
継続時間をクロツク周波数によりカウンタを駆動
し計数してカウントデータを得、当該カウントデ
ータ間の差が正であるか負であるかにより正また
は負の極性を記憶装置（以下この記憶装置をエン
ドレスメモリ素子という）に記憶させるととも
に、前記波形成形回路からの前記他方の出力は、
前記アナログ／デイジタル変換回路において、当
該他方の出力信号の振幅に比例するデイジタル信
号となつて前記入力信号判定回路に送出され、該
入力信号判定回路にて、当該アナログ／デイジタ
ル変換回路のデイジタル出力信号と不揮発性の記
憶装置（以下不揮発性メモリ素子という）がメモ
リした閾値との比較により、このデイジタル出力
信号が当該閾値よりも大きいときには、前記エン
ドレスメモリ素子の内容を固定して中央処理装置
により読出し、また、該中央処理装置により、前
記不揮発性メモリ素子に予じめ記憶させてある当
該中央処理装置の読出しデータ数のうちの正また
は負の極性データを計数し、多数決検定を行うこ
とにより前記２以上の入力信号の位相を判定させ
ることを特徴とする配電線における事故検出のた
めの位相判定方式。２波形成形回路の出力が所定時間断続的に続い
たときまたは所定時間継続的に続いたとき、中央
処理装置は多数決検定をして入力信号の位相を判
定した結果の正または負の信号をエンドレスメモ
リ素子の所定番地（以下、事故検定メモリとい
う）に所定の時間メモリしておき、この所定の時
間経過後はメモリ内容を消去することを特徴とす
る特許請求の範囲第１項記載の位相判定方式。３中央処理装置が入力信号判定回路の送出する
判定信号に不安定信号を含む場合は、これらの不
安定信号のメモリ番地は計数値として採用し、正
負判定のための多数決検定数としては採用しない
論理計算を行うことを特徴とする特許請求の範囲
第１項記載の位相判定方式。４中央処理装置が、エンドレスメモリ素子の事
故検定メモリに位相判定結果信号をメモリした後
に、所定の時間内に停電検出回路の信号により停
電を検出した特、入力信号判定回路は、ドライバ
を経て事故検出メモリの位相判定結果を表示装置
に送出してその旨の表示を行うことを特徴とする
特許請求の範囲第１項記載の位相判定方式。５中央処理装置が事故検定メモリに位相判定結
果信号をメモリした後、所定の時限内に停電を検
出したとき、中央処理装置は、エンドレスメモリ
素子の所望の番地への新たな情報の入力を阻止し
て、ロツクするとともに、最新に情報をメモリし
た番地から所定数だけ遡つてメモリ内容の正負極
性数の多数決検定を行い、この検定結果が先にメ
モリした事故検定メモリの内容と異なるときに
は、事故検定メモリの内容を新たな多数決検定結
果の信号に書替えてドライバを経て表示装置を駆
動させることを特徴とする特許請求の範囲第１項
記載の位相判定方式。