JPH0216472A - Ｉｃ試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ＩＣ試験装置においてテスタ本体の入出力
と被試験ＩＣのピンとの選択的な接続に関し、特に、テ
スタ本体と被試験ＩＣの中間にピンマトリクスを設はテ
スタ本体の任意の入出力と被試験ＩＣの任意のピンとを
接続することができるようにしたことに関する。

［従来の技術］ ＩＣ（集積回路、以下同じ）試験装置は、第２図のよう
にテスタ本体１０とＩＣ取付装［２０等から成っており
、該テスタ本体１０と該ＩＣ取付装置２０との間では複
数のケーブルを介して各種信号の送受を行う。テスタ本
体１０は装置全体の制御及び運用などを行うためのもの
であり１時間測定モジュールＴＭや図示しない制御部な
どを含むものである。該テスタ本体１ｏは、ＩＣ取付装
置２０に対して制御信号や被試験ＩＣ５０に印加するた
めの試験信号８１〜Ｓｎを出力すると共に該ＩＣ５０か
ら検出すべき被Δ１り定信号に１〜Ｋｎなどを入力する
。時間測定モジュールＴＭは被試験ＩＣ５０の時間特性
を測定するものであり、例えば、所定の複数の試験信号
を被試験ＩＣ５０の複数のピンに夫々印加してそれらの
ピンに対応する別のピンから被測定信号の通過時間を検
出することによって、各ピン間における該試験信号の夫
々の通過時間差などを測定する。

ＩＣ取付装置２０は、リレースイッチＩＳＩ〜ＩＳｎ及
びリレースイッチＯ８Ｉ〜Ｏ５ｎとアンプＡＰＩ〜Ａ　
Ｐ　ｎ及び図示しない複数のアッテネータ等から成って
おり、テスタ本体１０からの制御により各リレースイッ
チＩＳＩ〜ＩＳｎ及びリレースイッチ０８１〜ＯＳ　ｎ
が制御されるようになっている。リレースイッチＯ８１
〜Ｏ３ｎは、時間測定モジュールＴＭから与えられる試
験信号８１〜Ｓｎを被試験ＩＣ５０の限定された任意の
ピンに印加するためのピン選択回路であり、被試験ＩＣ
５０の種類若しくは試験信号８１〜Ｓｎ数に応じたスイ
ッチ数が設けられている。該リレースイッチＯ８１〜○
Ｓｎのコモン接点には試験信号８１〜Ｓｎが与えられる
ようになっており、他方の複数の接点は被試験ＩＣ５０
の所定のピンに夫々接続されている。例えば、リレース
イッチＯ８１〜Ｏ８ｎのうち所定のスイッチ○Ｓｘは、
試験信号Ｓ１を被試験ＩＣ５０のピン１若しくはピン２
のいづれかに限定的に選択的されて印加するようになっ
ている。

リレースイッチＩＳＩ〜ＩＳｎは、被試験ＩＣ５０のピ
ンＰ１〜Ｐｎのうち限定的に選択された任意のピンから
取り出した被測定信号に１〜Ｋｎをテスタ本体１０に送
出するためのピン選択回路であり、試験信号８１〜Ｓｎ
の数に対応するスイッチ数が設けられている。該スイッ
チＩｓ１〜工Ｓｎの各切換え接点にはピンＰ１〜Ｐｎの
うち所定のピンが接続されており、コモン接点にはアン
プＡＰＩ〜Ａ　Ｐ　ｎの夫々の入力が接続されている。

例えば、スイッチＯ８Ｉの各切換え接点には被試験ＩＣ
５０のピン１とピン２が接続されている場合、スイッチ
ＩＳＩでは該ピン１とピン２とに対応するピン１３若し
くはピン１４が選択されるように接続されている。リレ
ースイッチ１８１〜ＩＳｎにおいて選択されたピンＰ１
〜Ｐｎがらの各被測定信号に１〜Ｋｎは、夫々アンプＡ
ＰＩ〜ＡＰｎを介して時間測定モジュールＴＭに供給さ
れる。なお、リレースイッチＩＳＩ〜ＩＳｎ及びスイッ
チＯ８１〜Ｏ８ｎと被試験ＩＣ５０の間の試験信号８１
〜Ｓｎ及び被測定信号に１〜Ｋｎの送受は、試験用デー
タバスＤＢを介して行われる。

被試験ＩＣ５０の時間特性を試験しようとする場合、該
ＩＣ５０の種類に応じた所定の回路構成を有する型のＩ
Ｃ取付装置２ｏをテスタ本体ＩＱに接続すると共に、テ
スタ本体１０において該ＩＣ５０の種類と試験内容など
に基づいた試験信号８１〜Ｓｎのデータ設定とリレース
イッチエｓ１〜ＩＳｎ及びスイッチＯ８Ｉ〜Ｏ８ｎを制
御するためのデータを予め設定する０例えば、所定の試
験信号Ｓ１と試験信号Ｓ２をピン１とピン３に夫々印加
し該ピン１．ピン３に対応するピン１３とピン１５から
夫々得られる被測定信号に１、被測定信号に２どの時間
差を測定する試験がある。テスタ本体１０からの制御に
より、リレースイッチＯ８Ｉにおいてピン１が選択され
ると共にスイッチＯ８２においてピン３が選択され、リ
レースイッチＩＳＩにおいてピン１３が選択されると共
にスイッチＩＳ２においてピン１５が選択される。

従って、試験信号Ｓ１及び信号Ｓ２は、時間測定モジュ
ールＴＭからリレースイッチ○Ｓ１及びスイッチ○Ｓ２
を介してピン１とピン３とに夫々印加されると、第３図
（ａ）のようにピン１３がらは被測定信号に１がスイッ
チＩＳＩ及びアンプＡＰＩを介して時間測定モジュール
ＴＭに与えられ、同時にピン１５からは被測定信号に２
がスイッチＩＳ２及びアンプＡＰ２を介して時間測定モ
ジュールＴＭに与えられる。このときのピン１３とピン
１５間における被測定信号に１と被測定信号に２との遅
延時間差Ｔｄを求めるのである。

また、ＩＣの試験には所定のピンに第２図（ｂ）のよう
な試験波形を印加して被試験ＩＣ５０のスルーレイト（
応答特性）を調べる場合もある。例えば、該ＩＣ５０の
ピン５に所定の試験波形を印加して該ピン５に対応する
ピン１７から被測定信号を取り出して該被測定信号の立
上り時間Ｔｒと立ち下がり時間Ｔｆとを検出するのであ
る。このような被試験ＩＣ５０に対する種々の試験では
、該被試験ＩＣの種類若しくは試験の種類に応じた回路
構成を有する型のＩＣ取付装置２０を用意して試験して
いたのである。

［発明が解決しようとする課題］ 上述のように従来のＩＣ取付装置では、試験信号を印加
すべき被試験ＩＣのピンを選択するリレースイッチは固
定的であり且つ被測定信号を検出すべきピンを選択する
リレースイッチも固定的であるため、限られた範囲での
ピン選択しかできず汎用性に欠けていた。例えば、リレ
ースイッチＯ８１の切換え接点が被試験ＩＣのピン１と
ピン２とを切り換えるように夫々接続されており、スイ
ッチＩＳＩの切換え接点がピン１５とピン１６と切り換
えるように夫々接続されているＩＣ取付装置では、ピン
１２に試験信号を印加してピン２４から被測定信号を取
り出すような試験は不可能であった。そのために、リレ
ースイッチやアンプ及びアッテネータ等を増設若しくは
回路構成を変更するか別のＩＣ取付装置と交換する等の
処理が必要であった。つまり、試験をしようとするＩＣ
の種類若しくは試験種類に応じた回路構成を有する型の
ＩＣ取付装置を用意しなければならず汎用性に欠けてい
た。従って、被試験ＩＣの種類に応じたＩＣ取付装置を
必要とするためコスト高になると共に、該ＩＣの種類が
変わる度にＩＣ取付装置を取り換えねばならず面倒であ
り作業の効率向上が望めない、という問題があった。

この発明は上述の問題に鑑みてなされたもので、テスタ
本体側からピンマトリクスの任意のリレースイッチ素子
を制御することによってテスタ本体の任意の入出力と該
ＩＣの任意のピンとを接続できるようにしたＩＣ試験装
置を提供しようとするものである。

［課題を解決するための手段］ この発明に係わるＩＣ試験装置は、テスタ本体と、被試
験ＩＣを装着するＩＣ，取付装置とを具え。

前記テスタ本体から前記ＩＣ取付装置に対して試験信号
を送出すると共に、該ＩＣ取付装置から該テスタ本体に
前記試験信号に応じた被測定信号を入力するＩＣ試験装
置において、前記テスタ本体から前記ＩＣ取付装置に送
出される複数の試験信号の各々に対応する行ラインと、
ＩＣ取付装置の各ピンに対応する列ラインとを有し、各
行ラインと列ラインとの交点に電気的に切換え可能なス
イッチ素子を夫々配して成る第１のピンマトリクスと、
前記ＩＣ取付装置から前記テスタ本体に送出される複数
の被測定信号の各々に対応する行ラインと、ＩＣ取付装
置の各ピンに対応する列ラインとを有し、各行ラインと
列ラインとの交点に電気的に切換え可能なスイッチ素子
を夫々配して成る第２のピンマトリクスとを具えたもの
である。

［作用コ 第１のピンマトリクスでは、テスタ本体からＩＣ取付装
置に送出される複数の試験信号の各々に対応する行ライ
ンとＩＣ取付装置の各ピンに対応する列ラインとの交点
に夫々配された電気的に切換え可能なスイッチ素子によ
って任意の行ラインと任意の列ラインとを接続する。第
２のピンマトリクスでは、ＩＣ取付装置からテスタ本体
に送出される複数の被測定信号の各々に対応する行ライ
ンとＩＣ取付装置の各ピンに対応する列ラインとの交点
に夫々配された電気的に切換え可能なスイッチ素子によ
って任意の行ラインと任意の列ラインとを接続する。

例えば、被試験ＩＣのピン１に試験信号ｓ１を印加しピ
ン７から被測定信号に７を取り出す場合の作用は次のよ
うである。テスタ本体からの制御により、第１のマトリ
クスにおいてテスタ本体から与えられている試験信号８
１〜Ｓｎの行ラインのうち試験信号Ｓ１のラインと被試
験ＩＣの各ピンＰ１〜Ｐｎに対応する列ラインのうちピ
ン１のラインとの交点に配されたスイッチ素子をオンに
し、第２のマトリクスにおいて被試験ＩＣの各ピンＰ１
〜Ｐｎに対応する列ラインのうちピン７のラインとテス
タ本体に送出される複数の被測定信号に１〜Ｋｎのうち
被測定信号に７の行ラインとの交点に配されたスイッチ
素子をオンにするように予め設定する。従って、試験信
号Ｓ１は第１のマトリクスにおいて選択的に接続された
被試験ＩＣのピン１に印加されると共に、ピン７に対応
したラインから取り出された信号は第２のマトリクスに
おいて被測定信号に７としてテスタ本体に送出される。

このようにして、第１のピンマトリクスによってテスタ
本体からの任意の出力と被試験ＩＣの任意のピンとを接
続することが可能であり。

また、第２のピンマトリクスによって該ＩＣの任意のピ
ンとテスタ本体の任意の入力とを接続することが可能に
なる。従って、多様な種類のＩＣに対する試験にも対応
できので汎用性が高まり、被試験ＩＣの種類に応じた複
数型のＩＣ取付装置を必要としないため、製作コストを
抑えることができるようになると共にＩＣ試験作業の効
率向上が期待できる。

［実施例］ 以下、添付図面を参照しながら本発明に係わるＩＣ試験
装置の実施例を詳細に説明する。

第１図は、この発明に係わるＩＣ試験装置の一実施例を
示すブロック図であり、この発明に関係する部分のみを
示す、テスタ本体１０と時間測定モジュールＴＭ、ピン
選択回路３０に含まれるアンプＡＰＩ〜Ａ　Ｐ　ｎ及び
図示しないアッテネータと被試験ＩＣ５０なども第２図
に示したものと同じ機能を果たすものである。

ピン選択回路３０はテスタ本体１ｏとＩＣ取付装置４０
との中間に設けられ、第１のピンマトリクス３１と第２
のピンマトリクス３２等から成るものである。第１のピ
ンマトリクス３１は、テスタ本体１０から与えられる各
試験信号８１〜Ｓｎに対応する列ラインと、被試験ＩＣ
５０のピンＰ１〜Ｐｎに対応する行ラインとの交点に夫
々設けられたリレースイッチＯＷＬ〜ＯＷｎを含むもの
である。第２のピンマトリクス３２は、ＩＣ取付装置４
０からテスタ本体１０に対し送出する被測定信号に１〜
Ｋｎに対応する列ラインと、被試験ＩＣ５０のピンＰ１
〜Ｐｎに対応する行ラインとの交点に夫々設けられたリ
レースイッチエｗ１〜ＩＷｎから成り、該列ラインに対
応して設けられたアンプＡＰＩ〜Ａ　Ｐ　ｎ等を含むも
のである。ピン選択回路３０は、第１のピンマトリクス
３１によってテスタ本体１０内の時間測定モジュールＴ
Ｍの任意の出力とＩＣ取付装置４０に装着された被試験
ＩＣ５０の任意のピンとを接続し、また、第２のピンマ
トリクス３２によって被試験ＩＣ５０の任意のピンと該
ピン選択回路３０から時間測定モジュールＴＭの入力に
送出する被測定信号に１〜Ｋｎの任意のラインとを接続
するためのものである。　リレースイッチＯＷＬ〜ＯＷ
ｎは、時間測定モジュールＴＭから送出される試験信号
８１〜Ｓｎに対応する列ライン毎に被試験工Ｃ５゜のピ
ンＰ１〜Ｐｎ数に対応する数０Ｗｎ（試験信号数ＳｎＸ
ピン数Ｐｎ）だけ夫々設けられている。

該リレースイッチＯＷＬ〜ＯＷｎの接点は、一方の接点
に各試験信号５１〜Ｓｎに対応する列ラインが接続され
、他方の接点は各ピンＰ１〜Ｐｎに対応する行ラインに
夫々接続されている。つまり。

該リレースイッチＯＷＬ〜ＯＷ　ｎは、任意の試験信号
８１〜Ｓｎを選択的に被試験ＩＣ５０の任意のピンＰ１
〜Ｐｎに与えることができる第１のピンマトリクス３１
を構成するスイッチ素子である。

試験信号８１〜Ｓｎが印加された被試験ＩＣ５０のピン
に対応する別のピンからは、被測定信号に１〜Ｋｎがピ
ン選択回路３ｏに与えられる。

リレースイッチＩＷＩ〜ＩＷｎは、被測定信号に１〜Ｋ
ｎに対応するアンプＡＰＩ〜Ａ　Ｐ　ｎの各入力の列ラ
イン毎に被試験ＩＣ５０の各ピンＰ１〜Ｐｎ数に対応す
る数ＩＷｎ（アンプ数Ａ　Ｐ　ｎ　Ｘビン数Ｐｎ）だけ
夫々設けられている。該リレースイッチＩＷＩ〜Ｉ　Ｗ
　ｎの各接点は、一方の接点に各アンプＡＰＩ〜ＡＰｎ
の入力の列ラインが接続され他方の接点には各ピンＰ１
〜Ｐｎに対応する行ラインが夫々接続されている。つま
り、リレースイッチＩＷＩ〜ＩＷｆｉは、被試験ＩＣ５
０の各ピンＰ１〜Ｐｎのうち任意のピンを選択し任意の
被８１’！定信号に１〜ＫｎとしてアンプＡＰＩ〜ＡＰ
ｎを介し時間測定モジュールＴＭに対し出力するための
第２のピンマトリクス３２を構成するスイッチ素子であ
る。なお、ピン選択回路３０における各リレースイッチ
ＩＷＩ〜ＩＷｎによる各試験信号８１〜Ｓｎと被試験工
Ｃ５０の各ピンＰ１〜Ｐｎとの接続若しくは切り離しと
、各リレースイッチＯＷ１〜○Ｗｎによる各アンプＡＰ
Ｉ〜ＡＰｎの入力と各ピンＰ１〜Ｐｎとの接続若しくは
切り離しは、テスタ本体１０におけるデータ設定により
制御できるようになっている。

ＩＣ取付装置４ｏに装着されているＩＣ５０の各ピンＰ
１〜Ｐｎは、試験データバスＤＢを介してピン選択回路
３０のリレースイッチＩＷＩ〜工Ｗｎ及びスイッチＯＷ
Ｌ〜ＯＷｎの各接点に夫々接続されている。

次に、上述の構成における各部の作用を説明する。例え
ば、被試験ＩＣ５０のピン１に試験信号Ｓ１を印加しピ
ン１３が該ピン１に対応するものとすると、第１のピン
マトリクス３１において試験信号Ｓ１に対応する列ライ
ンとピン１に対応する行ラインとの交点に配されたリレ
ースイッチにより該ＩＣのピン１を選択し、第２のピン
マトリクス３２においてピン１３に対応する行ラインと
被測定信号に１３に対応する列ラインとの交点に配され
たリレースイッチにより該ＩＣのピン１３とアンプＡＰ
１３の入力とを接続するように設定し、該ピン１３から
被測定信号Ｋ１３を取り出して検出する。また、被試験
ＩＣ５０のピン２に試験信号Ｓ１を印加し該ピン２に対
応するピン１４から被測定信号に１３を検出する場合、
第１のピンマトリクス３１において試験信号Ｓ１に対応
する列ラインとピン２に対応する行ラインとの交点に配
されたリレースイッチによりピン１を選択し、第２のピ
ンマトリクス３２においてピン１４に対応する行ライン
と被測定信号に１３に対応する列ラインとの交点に配さ
れたリレースイッチにより該ＩＣのピン１４とアンプＡ
Ｐ１３の入力とを接続するように設定し、該ピン１４か
ら被測定信号Ｋ１３を取り出して検出するのである。

このように、テスタ本体１０からの制御によって第１の
ピンマトリクス３１の任意のリレースイッチＯＷＬ〜Ｏ
Ｗｎをオン若しくはオフすることにより任意の試験信号
８１〜Ｓｎを被試験ＩＣ５０の任意のピンＰ１〜Ｐｎに
印加することが可能になり、また、第２のピンマトリク
ス３２の任意のリレースイッチＩＷＩ〜ＩＷｎをオン若
しくはオフすることにより任意のピンＰ１〜Ｐｎからの
被測定信号に１〜Ｋｎをテスタ本体１０の任意の入力に
送出することか可能になった。従って、複数種類の被試
験ＩＣ５０に対応できる汎用性の高いＩＣ試験装置とし
て機能する。

なお、この実施例では第１．第２のピンマトリクスのス
イッチ素子としてリレースイッチを用いているが、該ス
イッチ素子は機械的なスイッチに限らず電気的スイッチ
素子など他の適宜のスイッチ素子であってもよい。

［発明の効果］ 以上のように、この発明に係わるＩＣ試験装置によれば
、テスタ本体からの制御によって該テスタ本体の任意の
入出力と被試験ＩＣの任意のピンとを接続できるように
したピンマトリクスを設けたため汎用性が高まり、被試
験ＩＣの種類若しくは試験の内容が異なる毎に夫々に対
応した回路構成を有する型のＩＣ取付装置を必要としな
いので、複数種類のＩＣ取付装置を製作する必要とせず
コストの削減に効果を発揮すると共に被試験ＩＣの種類
ごとに該ＩＣ取付装置を取り換える手間を省くことがで
きるようになりＩＣ試験作業の効率向上も実現すること
ができる、という種々の優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明に係わるＩＣ試験装置の−実流側を示
すブロック図、第２図は従来のＩＣ試験装置の一例を示
すブロック図、第３図（ａ）はＩＣ試験におけるビン間
の遅延時間差測定を説明する図、同図（ｂ）はＩＣ試験
における印加信号の立上り及び立下り時間の測定を説明
する図、である。 １０・・・テスタ本体、ＴＭ・・・時間測定モジュール
、３０・・・ビン選択回路、３１・・・第１のピンマト
リクス、３２・・・第２のピンマトリクス、ＡＰＩ〜Ａ
Ｐｎ　”’アンプ、Ｉ　Ｗ　１〜Ｉ　Ｗ　ｎ、○Ｗ　１
〜ＯＷ　ｎ　−リレースイッチ、Ｋ１〜Ｋｎ・・・被測
定信号、８１〜Ｓｎ・・・試験信号、４０・・・ＩＣ取
付装置。 出願人　日立電子エンジニアリング株式会社株式会社　
日立製作所

Claims (1)

1. 【特許請求の範囲】 テスタ本体と、被試験ＩＣを装着するＩＣ取付装置とを
   具え、前記テスタ本体から前記ＩＣ取付装置に対して試
   験信号を送出すると共に、該ＩＣ取付装置から該テスタ
   本体に前記試験信号に応じた被測定信号を入力するＩＣ
   試験装置において、前記テスタ本体から前記ＩＣ取付装
   置に送出される複数の試験信号の各々に対応する行ライ
   ンと、ＩＣ取付装置の各ピンに対応する列ラインとを有
   し、各行ラインと列ラインとの交点に電気的に切換え可
   能なスイッチ素子を夫々配して成る第１のピンマトリク
   スと、 前記ＩＣ取付装置から前記テスタ本体に送出される複数
   の被測定信号の各々に対応する行ラインと、ＩＣ取付装
   置の各ピンに対応する列ラインとを有し、各行ラインと
   列ラインとの交点に電気的に切換え可能なスイッチ素子
   を夫々配して成る第２のピンマトリクスと を具え、前記第１、第２のピンマトリクスにおける各ス
   イッチ素子を制御することにより前記テスタ本体の任意
   の入出力と前記被試験ＩＣの任意のピンとを接続できる
   ようにしたことを特徴とするＩＣ試験装置。