JPH02165534A - Latching relay device - Google Patents

Latching relay device

Info

Publication number
JPH02165534A
JPH02165534A JP31863088A JP31863088A JPH02165534A JP H02165534 A JPH02165534 A JP H02165534A JP 31863088 A JP31863088 A JP 31863088A JP 31863088 A JP31863088 A JP 31863088A JP H02165534 A JPH02165534 A JP H02165534A
Authority
JP
Japan
Prior art keywords
reset
terminal
coil
signal
side terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31863088A
Other languages
Japanese (ja)
Inventor
Toshiya Fukuda
福田 壽也
Kazuo Harakawa
原川 一雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP31863088A priority Critical patent/JPH02165534A/en
Publication of JPH02165534A publication Critical patent/JPH02165534A/en
Pending legal-status Critical Current

Links

Landscapes

  • Relay Circuits (AREA)

Abstract

PURPOSE:To reduce currents passing through coils to their required minimum amount and also make it possible to accomplish relay action by stopping transmission of electricity to the coils immediately after driving of a relay contact. CONSTITUTION:Set side signals are inputted to the set side terminal 202 of a second relay contact 2 and reset side signals to the reset side terminal 203. When a first control signal is inputted to a driving circuit, the driving circuit then transmits electricity to a set coil 9, whereas when a set side signal is inputted from the common contact 201 of the second relay contact 2 the driving circuit stops transmission of electricity to the set coil 9. Also, when a second control signal is inputted to the driving circuit, the driving circuit then transmits electricity to a reset coil 10, whereas when a reset side signal is inputted from the common terminal 201 of the second relay contact 2 the driving circuit stops transmission of electricity to the reset coil 10. The required minimum amount of currents are thus caused to flow through the coils 9, 10 for driving the relay contacts, and relay action is accomplished as a result.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ランチングリレー装置に関するものである。[Detailed description of the invention] [Industrial application field] The present invention relates to a launching relay device.

〔従来の技術〕[Conventional technology]

従来、ラッチングリレーは次のようにして動作させてい
た。すなわち、セットコイルにパルス電圧を印加するた
めの第1のパルス発生回路と、リセットコイルにパルス
電圧を印加するための第2のパルス発生回路とを設け、
リレーをセット状態とする場合にはセットコイルに第1
のパルス発生回路によってパルス電圧を印加し、逆にリ
セット状態とする場合には第2のパルス発生回路によっ
てリセットコイルにパルス電圧を印加していた。
Conventionally, latching relays have been operated as follows. That is, a first pulse generation circuit for applying a pulse voltage to the set coil and a second pulse generation circuit for applying a pulse voltage to the reset coil are provided,
When setting the relay, the first coil is connected to the set coil.
A pulse voltage is applied to the reset coil by a second pulse generating circuit, and conversely, when a reset state is to be established, a pulse voltage is applied to the reset coil by a second pulse generating circuit.

そして通常、各パルス発生回路から各コイルにそれぞれ
印加するパルス電圧の時間幅は規格より2〜3倍広いも
のとしていた。
Usually, the time width of the pulse voltage applied to each coil from each pulse generating circuit is two to three times wider than the standard.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従って、このように従来のラッチングリレー装置では、
各コイルにそれぞれ印加するパルス電圧の時間幅を規格
より2〜3倍広いものとしていたため、各コイルに必要
以上の電流が流れて電力が無駄に消費され、しかも確実
なリレー動作が保障されないという問題があった。
Therefore, in this conventional latching relay device,
Because the time width of the pulse voltage applied to each coil was two to three times wider than the standard, more current than necessary flowed through each coil, wasting power, and moreover, reliable relay operation was not guaranteed. There was a problem.

本発明の目的は、このような問題を解決し、リレー接点
を駆動するコイルに必要最小限の電流を流し、かつその
結果、リレー動作が確実に行われるようにしたラッチン
グリレー装置を提供することにある。
An object of the present invention is to provide a latching relay device that solves these problems and allows the minimum necessary current to flow through the coil that drives the relay contacts, thereby ensuring reliable relay operation. It is in.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、共通端子、セット側端子、ならびにリセット
側端子をそれぞれ有し、セットコイルに電流が流れたと
き前記共通端子と前記セット側端子とが接続され、前記
共通端子と前記リセット側端子とが切断され、リセット
コイルに電流が流れたとき前記共通端子と前記セット側
端子とが切断され、前記共通端子と前記リセット側端子
とが接続される第1および第2のラッチングリレー接点
と、その駆動回路とからなるラッチングリレー装置にお
いて、 前記第2のリレー接点の前記セット側端子にはセット側
信号が、前記リセット側端子にはリセット側信号が入力
され、 前記駆動回路は、 第1の制御信号が入力されたとき前記セットコイルに通
電し、前記第2のリレー接点の共通端子から前記セット
側信号が入力されたとき前記セットコイルの通電を停止
する第1のラッチ手段と、第2の制御信号が入力された
とき前記リセットコイルに通電し、前記第2のリレー接
点の共通端子から前記リセット側信号が入力されたとき
前記リセットコイルの通電を停止する第2のランチ手段
とを備えたことを特徴とする。
The present invention has a common terminal, a set side terminal, and a reset side terminal, and when a current flows through the set coil, the common terminal and the set side terminal are connected, and the common terminal and the reset side terminal are connected. is disconnected and current flows through the reset coil, the common terminal and the set side terminal are disconnected, and the common terminal and the reset side terminal are connected to the first and second latching relay contacts; A latching relay device comprising a drive circuit, wherein a set side signal is input to the set side terminal of the second relay contact, and a reset side signal is input to the reset side terminal of the second relay contact, and the drive circuit is configured to perform first control. a first latch means that energizes the set coil when a signal is input, and stops energization of the set coil when the set side signal is input from the common terminal of the second relay contact; and second launch means that energizes the reset coil when a control signal is input, and stops energization of the reset coil when the reset side signal is input from the common terminal of the second relay contact. It is characterized by

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明によるラッチングリレー装置の一実施例
を示す回路図である。信号をオン/オフするためのラッ
チングリレー接点lおよび予備接点であるラッチングリ
レー接点2はそれぞれ共通端子101.201、セット
側端子102.202、ならびにリセット側端子103
.203を備え、セットコイル9に電流が流れたとき共
通端子101.201とセット側端子102.202と
がそれぞれ接続され、共通端子lot、201とリセッ
ト側端子103.203とがそれぞれ切断され、リセッ
トコイル10に電流が流れたとき共通端子101.20
1とセット側端子102.202とがそれぞれ切断され
、共通端子101.201とリセット側端子103.2
03とがそれぞれ接続される。そして、共通端子101
は信号入力端子301に接続され、セット側端子102
は信号出力端子302に接続されている。また、セット
側端子202にはセット側信号である論理“1” (1
−r )の信号が、リセット側端子2()3にはリセッ
ト側13号である論理″0” (L)の13号がそれぞ
れ与えられている。
FIG. 1 is a circuit diagram showing an embodiment of a latching relay device according to the present invention. The latching relay contact l for turning on/off a signal and the latching relay contact 2 which is a spare contact are a common terminal 101.201, a set side terminal 102.202, and a reset side terminal 103, respectively.
.. 203, when current flows through the set coil 9, the common terminal 101.201 and the set side terminal 102.202 are connected, and the common terminal lot, 201 and the reset side terminal 103.203 are respectively disconnected, and reset is performed. When current flows through the coil 10, the common terminal 101.20
1 and the set side terminal 102.202 are respectively disconnected, and the common terminal 101.201 and the reset side terminal 103.2 are disconnected.
03 are connected to each other. And common terminal 101
is connected to the signal input terminal 301, and the set side terminal 102
is connected to the signal output terminal 302. In addition, the set side terminal 202 has a logic “1” (1
-r) signal is applied to the reset side terminal 2()3, and a logic No. 13 of logic "0" (L), which is No. 13 on the reset side, is applied to the reset side terminal 2()3.

セット制御回路3は、フリップフロップ回路6と、論理
ゲート回路7と、パワーオンリセット・回路81とを備
えている。そして、フリップフロップ回路6のデータ入
力端子(D)には論理“1”の信号が与えられ、また、
クロック入力端子(C)は制御信号入力端子5に接続さ
れ、出力端子(Q)は、一端がグランドに接続されたセ
ットコイル9の他端に、リセット端子(R)は論理ゲー
ト回路7の出力にそれぞれ接続されている。また、論理
ゲート回路7の負論理入力端子はラッチングリレー接点
2の共通端子201に接続され、もう一方の入力端子は
リセット回路81の出力に接続されている。
The set control circuit 3 includes a flip-flop circuit 6, a logic gate circuit 7, and a power-on reset circuit 81. A logic "1" signal is applied to the data input terminal (D) of the flip-flop circuit 6, and
The clock input terminal (C) is connected to the control signal input terminal 5, the output terminal (Q) is connected to the other end of the set coil 9 whose one end is connected to the ground, and the reset terminal (R) is connected to the output of the logic gate circuit 7. are connected to each. Further, the negative logic input terminal of the logic gate circuit 7 is connected to the common terminal 201 of the latching relay contact 2, and the other input terminal is connected to the output of the reset circuit 81.

リセット制御回路4は、フリップフロップ回路11と、
論理ゲート回路12.13と、パワーオンリセット回路
82とを備えている。そして、フリップフロップ回路1
1のデータ入力端子(D)には拙理“1”の信号が与え
られ、また、クロック入力端子(C)は制御信号入力端
子5に接続され、出力端子(Q)は、論理ゲート回路1
3の正論理入力端子に、リセット端子(R)は論理ゲー
ト回路12の出力にそれぞれ接続されている。また、論
理ゲート回路13の負論理入力端子はパワーオンリセッ
ト回路82の出力に、出力端子は、一端がグランドに接
続されたリセットコイル10の他端にそれぞれ接続され
ている。そして、論理ゲート回路12の一方の入力端子
はラッチングリレー接点2の共通端子201に接続され
、もう一方の入力端子はり七71−回路82の出力に接
続されている。
The reset control circuit 4 includes a flip-flop circuit 11 and
It includes logic gate circuits 12 and 13 and a power-on reset circuit 82. And flip-flop circuit 1
A signal of "1" is given to the data input terminal (D) of the logic gate circuit 1, the clock input terminal (C) is connected to the control signal input terminal 5, and the output terminal (Q) is connected to the logic gate circuit 1.
A reset terminal (R) is connected to the positive logic input terminal of No. 3 and the output of the logic gate circuit 12, respectively. Further, the negative logic input terminal of the logic gate circuit 13 is connected to the output of the power-on reset circuit 82, and the output terminal is connected to the other end of the reset coil 10 whose one end is connected to the ground. One input terminal of the logic gate circuit 12 is connected to the common terminal 201 of the latching relay contact 2, and the other input terminal is connected to the output of the beam 71-circuit 82.

次に、第2図に示すタイミングチャートを用いて動作を
説明する。まず、電源を投入すると、リセット回路81
はその直後は論理“0”で、一定時間後に論理“1”と
なる信号すを出力する。従って、電源投入直後は論理“
l”のりセット信号Cがゲート回路7から出力され、フ
リップフロップ回路6はリセットされてその出力信号、
dは論理“0”となる。一方、リセット回路82も同様
に電源投入直後は論理“0”の信号を出力するので、ゲ
ート回路12はこのとき論理“l”の信号eを出力する
。従って、フリップフロップ回路11はリセットされて
その出力信号は論理“0”となる。また、リセット回路
82が出力する論理“0”の信号はゲート回路13にも
与えられるので、ゲート回路13はこのとき論理“1”
の信号を出力し、リセットコイルlOに通電する。その
結果、リレー接点l。
Next, the operation will be explained using the timing chart shown in FIG. First, when the power is turned on, the reset circuit 81
outputs a signal that is logic "0" immediately after that and becomes logic "1" after a certain period of time. Therefore, immediately after the power is turned on, the logic “
l" glue set signal C is output from the gate circuit 7, the flip-flop circuit 6 is reset and its output signal,
d becomes logic "0". On the other hand, since the reset circuit 82 similarly outputs a logic "0" signal immediately after power is turned on, the gate circuit 12 outputs a logic "1" signal e at this time. Therefore, the flip-flop circuit 11 is reset and its output signal becomes logic "0". Further, since the logic "0" signal outputted by the reset circuit 82 is also given to the gate circuit 13, the gate circuit 13 outputs the logic "1" at this time.
outputs a signal and energizes the reset coil IO. As a result, relay contact l.

2はリセットされ、共通端子101.201とリセット
側端子103.203とがそれぞれ接続された状態とな
る。
2 is reset, and the common terminal 101.201 and the reset side terminal 103.203 are respectively connected.

次に、リレー接点lをセット状態とする場合の動作を説
明する。制御信号入力端子5から論理“1”の制御信号
a (第1の制御信号)が入力されると、フリップフロ
ップ回路6はトリガされ、その出力信号dは論理“1”
となってセットコイル9が通電される。これによりリレ
ー接点1は、その共通端子101 とセット側端子10
2とが接続され、信号入力端子301と信号出力端子3
02とが接続される。このときリレー接点2も同時に駆
動され、その共通端子201 とセット側端子202と
が接続されるので、論理“l”のセット側信号がゲート
回路7の負論理入力端子に入力される。その結果、ゲー
ト回路7の出力信号Cは論理“l”となり、フリップフ
ロップ回路6はリセットされ、その出力信号dは論理“
O”となってセットコイル9の通電が停止される。この
ようにこのラッチングリレー装置では、リレー接点がセ
ット状態に駆動されると、その後直ちにセットコイル9
の通電が停止されるので、セットコイル9に流れる電流
は必要最小限のものとなる。
Next, the operation when setting the relay contact l will be explained. When the control signal a (first control signal) of logic "1" is input from the control signal input terminal 5, the flip-flop circuit 6 is triggered, and its output signal d becomes logic "1".
As a result, the set coil 9 is energized. As a result, relay contact 1 has its common terminal 101 and set side terminal 10.
2 are connected, and the signal input terminal 301 and signal output terminal 3
02 is connected. At this time, relay contact 2 is also driven at the same time, and its common terminal 201 and set side terminal 202 are connected, so that a set side signal of logic "1" is input to the negative logic input terminal of gate circuit 7. As a result, the output signal C of the gate circuit 7 becomes logic "1", the flip-flop circuit 6 is reset, and its output signal d becomes logic "1".
O'' and the energization of the set coil 9 is stopped.In this way, in this latching relay device, when the relay contact is driven to the set state, the set coil 9 is immediately turned off.
Since the current flowing through the set coil 9 is stopped, the current flowing through the set coil 9 becomes the minimum necessary amount.

次に、リレー接点lをリセット状態とする場合の動作を
説明する。上述した制御信号aが論理“0” (第2の
制御信号)に変化すると、これによってフリップフロッ
プ11はトリガされ、その出力信号rは論理″l”とな
る。このときゲート回路13は論理“l”の信号gを出
力し、リセットコイル10を通電する。その結果リレー
接点1,2はリセット状態に駆動され、共通端子101
.201とリセット側端子103.203とが接続され
た状態となる。
Next, the operation when the relay contact l is set to the reset state will be explained. When the aforementioned control signal a changes to logic "0" (second control signal), this triggers the flip-flop 11 and its output signal r becomes logic "1". At this time, the gate circuit 13 outputs a signal g of logic "1", and the reset coil 10 is energized. As a result, relay contacts 1 and 2 are driven to the reset state, and common terminal 101
.. 201 and the reset side terminal 103.203 are in a connected state.

これにより、信号入力端子301 と信号出力端子30
2とは切断され、一方、リセット側端子203に与えら
れている論理“0”の信号がゲート回路12の一方の入
力端子に与えられる。従って、ゲート回路12は論理“
1”の信号eを出力し、フリップフロップ回路11をリ
セットする。これによりフリップフロップ回路IIの出
力信号fは論理“0”となり、ゲート回路13の出力信
号gも論理“0”となるので、リセットコイル10の通
電は停止される。すなわち、このラッチングリレー装置
では、リレー接点がリセット状態に駆動されると、その
後直ちにリセットコイルlOの通電が停止されるので、
リセットコイル10に流れる電流は必要最小限のものと
なる。
As a result, the signal input terminal 301 and the signal output terminal 30
On the other hand, the logic “0” signal applied to the reset side terminal 203 is applied to one input terminal of the gate circuit 12. Therefore, the gate circuit 12 has a logic “
1" signal e is output, and the flip-flop circuit 11 is reset. As a result, the output signal f of the flip-flop circuit II becomes logic "0", and the output signal g of the gate circuit 13 also becomes logic "0". The energization of the reset coil 10 is stopped. That is, in this latching relay device, when the relay contact is driven to the reset state, the energization of the reset coil 10 is immediately stopped.
The current flowing through the reset coil 10 is the minimum necessary.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、共通端子、セット側端子
、ならびにリセット側端子をそれぞれ有し、セットコイ
ルに電流が流れたとき共通端子とセット側端子とが接続
され、共通端子とりセット側端子とが切断され、リセッ
トコイルに電流が流れたとき共通端子とセット側端子と
が切断され、共通端子とリセット側端子とが接続される
第1および第2のラッチングリレー接点と、その駆動回
路とからなるラッチングリレー装置において、第2のリ
レー接点のセット側端子にはセット側信号が、リセット
側端子にはリセット側信号が人力され、駆動回路は、第
1の制御信号が入力されたときセットコイルに通電し、
第2のリレー接点の共通端子からセット側信号が入力さ
れたときセットコイルの通電を停止する第1のランチ手
段と、第2の制御信号が入力されたときりセットコイル
に通電し、第2のリレー接点の共通端子からリセット側
信号が入力されたときりセットコイルの通電を停止する
第2のラッチ手段とを備えている。
As explained above, the present invention has a common terminal, a set-side terminal, and a reset-side terminal, and when current flows through the set coil, the common terminal and the set-side terminal are connected, and the common terminal is connected to the set-side terminal. are disconnected, and when current flows through the reset coil, the common terminal and the set side terminal are disconnected, and the common terminal and the reset side terminal are connected to the first and second latching relay contacts, and their drive circuit. In the latching relay device, a set side signal is inputted to the set side terminal of the second relay contact, a reset side signal is inputted to the reset side terminal, and the drive circuit is set when the first control signal is inputted. energize the coil,
a first launch means that stops energizing the set coil when a set side signal is input from the common terminal of the second relay contact; and a first launch means that energizes the set coil when a second control signal is input; and second latch means that stops energization of the threshold set coil when a reset side signal is input from the common terminal of the relay contact.

従って本発明のラッチングリレー装置では、セットコイ
ルおよびリセットコイルの通電は、リレー接点が駆動さ
れるとその後直ちに停止されるので、各コイルに流れる
電流は必要最小限となり、かつその結果、リレー動作が
確実に行われる。
Therefore, in the latching relay device of the present invention, the energization of the set coil and reset coil is stopped immediately after the relay contact is driven, so that the current flowing through each coil is the minimum necessary, and as a result, the relay operation is It will definitely be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるラッチングリレー装置の一実施例
を示す回路図、 第2図は第1図のラッチングリレー装置の動作を示すタ
イミングチャートである。 1.2・・・ラッチングリレー接点 3・・・・・セット制御回路 4・・・・・リセット制御回路 5・・・・・制御信号入力端子 6.11・・・フリップフロップ回路 ?、 12.13・・・論理ゲート回路9・・・・・セ
ットコイル 10・・・・・リセットコイル 81、82・・・パワーオンリセット回路lot、 2
01・・・・共通端子 102、202・・・・セット側端子 103、203・・・・リセット側端子301  ・・
・・信号入力端子 302  ・・・・信号出力端子 代理人 弁理士  岩 佐  義 幸 ]イルへの電流 ″セットコイル ノセ・ントコイル 第2図 第1図
FIG. 1 is a circuit diagram showing an embodiment of the latching relay device according to the present invention, and FIG. 2 is a timing chart showing the operation of the latching relay device of FIG. 1. 1.2... Latching relay contact 3... Set control circuit 4... Reset control circuit 5... Control signal input terminal 6.11... Flip-flop circuit? , 12.13...Logic gate circuit 9...Set coil 10...Reset coil 81, 82...Power-on reset circuit lot, 2
01...Common terminal 102, 202...Set side terminal 103, 203...Reset side terminal 301...
...Signal input terminal 302 ...Signal output terminal Agent Patent attorney Yoshiyuki Iwasa

Claims (1)

【特許請求の範囲】[Claims] (1)共通端子、セット側端子、ならびにリセット側端
子をそれぞれ有し、セットコイルに電流が流れたとき前
記共通端子と前記セット側端子とが接続され、前記共通
端子と前記リセット側端子とが切断され、リセットコイ
ルに電流が流れたとき前記共通端子と前記セット側端子
とが切断され、前記共通端子と前記リセット側端子とが
接続される第1および第2のラッチングリレー接点と、
その駆動回路とからなるラッチングリレー装置において
、 前記第2のリレー接点の前記セット側端子にはセット側
信号が、前記リセット側端子にはリセット側信号が入力
され、 前記駆動回路は、 第1の制御信号が入力されたとき前記セットコイルに通
電し、前記第2のリレー接点の共通端子から前記セット
側信号が入力されたとき前記セットコイルの通電を停止
する第1のラッチ手段と、第2の制御信号が入力された
とき前記リセットコイルに通電し、前記第2のリレー接
点の共通端子から前記リセット側信号が入力されたとき
前記リセットコイルの通電を停止する第2のラッチ手段
とを備えたことを特徴とするラッチングリレー装置。
(1) Each has a common terminal, a set side terminal, and a reset side terminal, and when current flows through the set coil, the common terminal and the set side terminal are connected, and the common terminal and the reset side terminal are connected. first and second latching relay contacts in which the common terminal and the set side terminal are disconnected and the common terminal and the reset side terminal are connected when the common terminal is disconnected and a current flows through the reset coil;
In the latching relay device comprising a drive circuit, a set side signal is inputted to the set side terminal of the second relay contact, a reset side signal is inputted to the reset side terminal, and the drive circuit includes: a first latch means that energizes the set coil when a control signal is input, and stops energization of the set coil when the set side signal is input from the common terminal of the second relay contact; a second latch means that energizes the reset coil when the control signal is input, and stops energization of the reset coil when the reset side signal is input from the common terminal of the second relay contact. A latching relay device characterized by:
JP31863088A 1988-12-19 1988-12-19 Latching relay device Pending JPH02165534A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31863088A JPH02165534A (en) 1988-12-19 1988-12-19 Latching relay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31863088A JPH02165534A (en) 1988-12-19 1988-12-19 Latching relay device

Publications (1)

Publication Number Publication Date
JPH02165534A true JPH02165534A (en) 1990-06-26

Family

ID=18101283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31863088A Pending JPH02165534A (en) 1988-12-19 1988-12-19 Latching relay device

Country Status (1)

Country Link
JP (1) JPH02165534A (en)

Similar Documents

Publication Publication Date Title
JPH0157378B2 (en)
JPH02165534A (en) Latching relay device
JPH0618342Y2 (en) LCD drive voltage generation circuit
JPS62117410A (en) Flip flop
JPS59214305A (en) Complementary mos type oscillation circuit
JPH0321929B2 (en)
JPH0136651B2 (en)
JPS5929998B2 (en) Terminal for leased line multiplex transmission equipment
JP2569220B2 (en) Initial setting method of logic circuit
JPH04367117A (en) Semiconductor circuit
JPS61161022A (en) Oscillation circuit
SU1607006A1 (en) Device for controlling tape transport
JPH02146814A (en) Timer circuit
JPH0441438Y2 (en)
JPS6081807A (en) solenoid drive circuit
JPS6342562Y2 (en)
JPS5947801A (en) Ferrite switch driving circuit
JPH076807U (en) Power supply
JPS5950614A (en) Latching relay circuit
JPH0349124A (en) Relay malfunction preventing circuit
JPS58107097A (en) Drive circuit for stepping motor
JPS63113892A (en) Output circuit
JPS6190403A (en) Method for driving solenoid and device therefor
CS268231B1 (en) Connection for compensation of electric current switches turn-off time
JPH0212306A (en) Output driver for programmable controller