JPH02165632A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02165632A
JPH02165632A JP31959788A JP31959788A JPH02165632A JP H02165632 A JPH02165632 A JP H02165632A JP 31959788 A JP31959788 A JP 31959788A JP 31959788 A JP31959788 A JP 31959788A JP H02165632 A JPH02165632 A JP H02165632A
Authority
JP
Japan
Prior art keywords
copper
wiring
heat treatment
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31959788A
Other languages
English (en)
Inventor
Yasushi Nakasaki
靖 中崎
Takashi Kawanoue
川ノ上 孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31959788A priority Critical patent/JPH02165632A/ja
Publication of JPH02165632A publication Critical patent/JPH02165632A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は半導体装置の製造方法、特に銅を主成分とする
合金を主要な配線用材料として使用し、低い比抵抗の配
線を有する半導体装置の製造方法に関する。
(従来の技術) 近年、超LSIなど、半導体装置の高集積化に伴ない該
半導体装置内の配線幅および配線厚さを縮小化したり配
線の多層化が進められている。
そしてその配線材料としては、例えば2.75μΩ・C
Iというような低い比抵抗を有しかつ不動態被覆で防食
が施されたアルミニウムを主成分とするアルミニウム合
金が用いられている。
しかしながら、アルミニウムはその融点が660℃と低
いので、比較的低温でも原子の拡散、特に結晶粒界を経
路とする拡散が起り易い。更にアルミニウムにおいては
熱ストレスによる引っ張り応力が生じた場合には、アル
ミニウムを主成分とする合金の配線でも、原子の拡散が
加速されてしまう。その結果、配線断面積の縮小化にも
かかわらず配線を流れる信号電流は低減化されないので
、電流密度は増大し、エレクトロマイグレーションによ
る断線が大きな問題となってきている。
また、前記配線の多層化に伴ない、各配線は複雑な熱履
歴現象を受けるので、配線に加わる熱ストレスから生じ
るストレスマイグレーションによる断線も問題となって
きている。
このような状況下において、最近、アルミニウムと同様
、またはそれ以上の低い比抵抗を持ちながら、融点がア
ルミニウムのそれよりも高い銅を配線材料として使用す
る技術が注目され、その実用化が検討されている。
しかしながら銅の場合には、純銅を使用したとしても、
エレクトロマイグレーションによる配線劣化のため、そ
の寿命はアルミニウムーシリコン−銅(AΩ−3i −
Cu )合金と比較して、数倍または数十倍程度しか延
長できないことが知られている。この程度の寿命の延長
数値は、銅の原子の粒界拡散の活性化エネルギーの量な
どから計算でき、こうして計算された寿命の値と実際の
寿命の値とは、はぼ一致している。
それでは、銅を用いた従来の配線寿命があまり延長しえ
ない原因は何かについて究明すると、通常のスパッタリ
ング法で形成された銅SSの平均結晶粒径は、焼結処理
後も1μm以下にとどまり、いわゆるバンブー構造(竹
の節の如き構造)が形成されていない点にある。
一般に、へ〇−3i−CLI合金の平均結晶粒径が約、
3μ−であり、一方バンブー構造が形成されるのに必要
な最大配線幅が約0.5μ−であることが知られている
点を考えて両者の比をとれば、下記の点が判る。すなわ
ち、銅配線においては、配線幅を約0.5μm以上にす
ると、バンブー構造が形成されることよりも、屋根瓦状
構造(三重節部)が形成され易いことがわかり、エレク
トロマイグレーションにおける原子拡散経路は、粒界拡
散が主となる。したがって、配線幅を0.5μm以上の
湯治は、粒界拡散を抑制すれば、エレクトロマイグレー
ションも抑制されるので配線の寿命を相当延長しうろこ
とになる。
上記の目的を達成するために、遷移金属と鋼の金属間化
合物または遷移金1自体を結晶粒界に分散析出させ、拡
散経路に拡散バリアを形成することが有効である。しか
しながら、銅を主成分とする遷移金属との合金配線の場
合には、通常のアルミニウム系合金配線に対して行なわ
れる450゜程度の熱処理を行なうだけでは、比抵抗に
おいて3μΩ・C−以上になり、アルミニウム系合金よ
りも高い比抵抗値を呈してしまう。したがって銅自体の
有する低い比抵抗の利点が生かされない結果となる。
このような点から、銅を主成分とする合金のバルク材を
用いて比抵抗を低減させる方法が提案されている。この
方法によれば、前記合金のバルク材を900℃以上の温
度で加熱してから急冷し、銅と添加元素を固溶体化する
第1の熱処理を行ない、次いで450℃程度の温度で数
時間熱処理することによって添加元素、または添加元素
と銅の金属間化合物を析出する第2の熱′処理を行ない
、目的を達成しようとするものである。
第3図は従来方法による、Cu −Cr −Zr(銅−
クロム−ジルコニウム)合金に対する上記第1の熱処理
後の上記第2の熱処理温度と比抵抗との特性図を示す。
同図から判るように、350℃以上での第2の熱処理に
より普通のCu −Cr−Zr合金の場合には、その比
抵抗を3μΩ・CI以下に低減できる。
(発明が解決しようとする課題) しかしながら、バルク材の場合には、各成分元素相の結
晶は、数100μ−以上というようにその粒径が大であ
るので、固溶体化のための前記第1の熱処理が必須とな
る。
しかし他方では、拡散層の深さの増大に伴なって、不純
物再分布を抑制するため、あるいは熱ストレスの発生を
抑制するためには、高温での前記第1の熱処理は避けな
ければならないという二律背反的問題をかかえており、
その解決が求められているのが現状である。
本発明は上記二律背反的問題を解決するもので、銅を主
成分とする合金で半導体装置内の配線を形成する際に、
高温で固溶体化する従来の第1の熱処理の如き工程を必
要とせずに、その比抵抗を低減しつる半導体装置の製造
方法を提供することを目的としている。
[発明の構成] (課題を解決するための手段) このために本発明においては、銅を主成分とする合金*
iを堆積し、これを不活性ガスまたは還元性ガス雰囲気
、すなわち非酸化ガス雰囲気中で約650℃以上900
℃以下の温度範囲で熱処理を行ない、添加元素または銅
と添加元素との金属間化合物を分散析出させる構成とし
ている。
(作用) 本発明においては、銅を主成分とする合金をHIIにし
て堆積することによってバルク材と比較して結晶粒径を
小さくできると共に、不活性ガスまたは還元性ガス雰囲
気内で650℃以上900℃以下の温度範囲で熱処理を
行なうことによって銅および添加元素との金ff間化合
物を結晶粒界に分散析出して拡散バリアを形成し、結晶
粒界拡散を抑制する。
したがって、従来技術における第1の熱処理を行なわず
に、配線の比抵抗を著しく低減できる。
(実施例) 第1図は本発明による半導体装置の製造方法の工程図を
示す。
本発明を実施した半導体装置の製造方法は、第1図(a
 )に示す如くに、半導体基板1上に層間絶縁膜2を形
成し、その半導体基板1を、周知のマグネトロンスパッ
タリング装置に背体する。そして上記スパッタリング装
置のチャンバー内を20 X 10+8Torr以下の
真空状態になるように排気した後、上記チャンバー内に
窒素アルゴンの混合ガスを導入して、上記半導体基板1
を主平面内で回転させながら、チタン(Ti )のター
ゲットを、電圧を印加して発生させた窒素アルゴンプフ
ズマにおいて、ターゲット電流を流してスパッタし、第
1図(b)に示す如くに、窒素チタン層3を500Aの
厚さで堆積する。
次に、上記チャンバー内に400II3のPIのアルゴ
ンガスを導入して、その内部圧力が5.0×1O−37
orrに保たれるようにしておく。
そして、前記半導体基板を主平面内で回転させながう、
クロム0.44!II%、ジルコニウム01011%、
銅99.46重量%の銅を主成分とする合金のターゲッ
トを形成し、次いで320Vの印加電圧で発生させたア
ルゴンプラズマガス雰囲気中でターゲット電流2Aによ
り前記ターゲットをスパッタし、第1図(C)に示す如
くに、前記基板上に銅−クロム−ジルコニウム(Cu 
−Cr −Zr )合金S膜4を例えば4000Aの厚
さで堆積する。この合金薄膜は、3500Aから450
0Aの厚みが好ましい。
次に、フォトリソグラフィ法、反応性イオンエツチング
法、あるいはイオンスパッタ法を用いて、第1図(d)
に示す如くの銅合金配線パターンを形成する。この段階
では、上記窒素チタン層3および銅合金配線114は、
いずれもアモルファスあるいは微結晶状態であり、配線
抵抗は、1501Ω/口であった。
次にこのように銅合金薄膜4が形成された基板1を赤外
線イメージ炉内にセットした後、該炉内を排気して2.
 Qx 1 (1’Torrの真空状態にする。しかる
優、該炉内に水素20体積%、窒素80体積%からなる
ガスを1気圧、3000cm3/分の流lで流す。次に
、前記炉内の温度を50℃/分の昇温速度で一例として
約800℃まで上昇させる。そして約800℃に達した
ら、該800℃の温度を30分間、維持したのち、50
℃/分の降温速度で冷却しながらフ温に達するような熱
処理を行なう。
それにより、第1図(e )に示す如くの銅合金配線が
形成され、ここで、窒化チタン層3′の結晶粒径は約3
00人となり、銅合金配置814−の結晶粒径は約0.
9μmとなった。さらに、第1図<e >に示す銅合金
配線層4−の結晶粒界5には、Cu3Zrなる金属間化
合物とC「の2種類からなる析出物6が析出し、配線抵
抗は、上記熱処理前の150−Ω/口から50−Ω/口
へ低下した。
また、言い換えると、上記の熱処理によって、Cu −
0r−Zr合金の薄膜が堆積された1侵において、その
比抵抗が6.1μΩ・amであったものが熱処理後には
、2.4μΩ・cmまで低減することができた。
第2図に示ず熱処理4度と比抵抗との特性図から判るよ
うに、Cu −Cr−Zr合金薄膜の堆積後では熱処理
時間は30分の一度の熱処理工程だけですむ。
また、650℃以上、700℃に近い熱処理温度で前記
合金の比抵抗が3μΩ・cmm上下低減できることが判
る。
なお、上記の本発明による実施例においては、配線材料
として銅を主成分としたcu −cr −z「合金を用
いたが、これに限定されるものではない。
その他、銅を主成分とすれば、AQ  (銀)、Cr 
(クロム)、Ti(チタニウム)、Zr(ジルコニウム
)、Hf(ハフニウム)、CO(コバルト)、Ta(タ
ンタル)、Mo(モリブデン)、W(タングステン)、
Nb(ニオブ)、Ni(ニッケル)、Ni  にッケル
)のうち1つまたは複数の元素との合金、またはこれら
の窒化物、硼化物、炭化物でもよい。
さらに、半導体装置の配線構造においても、前記本発明
の実施例のように銅合金を主たる配線層とする多積層配
線構造に限定されるものではなく、銅合金単層にしても
よい。
[発明の効果] 以上述べてきたように、従来技術によるアルミニウム系
合金あるいは銅を用いた配線においては、エレクトロマ
イグレーションおよび熱ストレスによる原子拡散のため
、その寿命が低下していたのに対し、本発明による半導
体装置の製造方法においては、配線材料として動作を主
成分とする合金を用いて薄膜を形成すると共に、従来必
要とされていた第1の熱処理を不要にして、比較的低温
の温度範囲で第2の熱処理のみを行なうことにより拡散
バリアを形成し結晶粒界拡散を抑制している。
したがって、本発明によれば一度の熱処理によって銅を
主成分とする合金の比抵抗を低減できると共に、熱スト
レスおよびエレクトロマイグレーションによる影響を抑
止して半導体装置の配線の寿命を著しく延長しうる。
また、本発明によれば銅および添加元素との金属間化合
物を結晶粒界に分散析出できるので、許容N流密度が高
く信号遅延の小さい高信頼度の微細配線が実現されうる
【図面の簡単な説明】
第1図は、本発明を実施した半導体配線の製造工程を示
す図、 第2図は、本発明の製造方法による半導体装置の銅合金
配線の熱処理とその比抵抗との関係を示す特性図、 第3図は従来技術による製造方法で熱処理したバルク銅
合金の温度と比抵抗の関係を示す特性図である。 1・・・半導体基板    3・・・窒素化チタン層4
・・・銅合金薄II     5・・・結晶粒界6・・
・析出物

Claims (5)

    【特許請求の範囲】
  1. (1)半導体基板の主面上に銅を主成分とする合金薄膜
    を堆積する工程と、前記合金薄膜の堆積された前記基板
    を非酸性ガス雰囲気中で650℃以上900℃以下の温
    度範囲内で熱処理する工程とを具備することを特徴とす
    る半導体装置の製造方法。
  2. (2)上記熱処理工程において、少なくとも650℃以
    上900以下の温度範囲内の所定の温度へ所定の昇温速
    度で加熱し、所定の温度に達した際、所定時間前記所定
    温度を保持し、しかるのち所定降温速度で冷却するよう
    な熱処理を行なうことを特徴とする請求項1に記載の半
    導体装置の製造方法。
  3. (3)前記非酸性ガス雰囲気は不活性ガスまたは還元性
    ガス雰囲気であり、前記昇温速度は50℃/分、前記所
    定の温度は800℃、前記所定時間は30分、前記降温
    速度は50℃/分であることを特徴とする請求項2に記
    載の半導体装置の製造方法。
  4. (4)前記合金薄膜は銅(Cu)を主成分とし、Ag(
    銀)、Cr(クロム)、Ti(チタニウム)、Zr(ジ
    ルコニウム)、Hf(ハフニウム)、Co(コバルト)
    、Ta(タンタル)、Mo(モリブデン)、W(タング
    ステン)、Nb(ニオブ)、Ni(ニッケル)のうちの
    1つまたは複数の元素との合金であることを特徴とする
    請求項1に記載の半導体装置の製造方法。
  5. (5)前記銅を主成分とする合金薄膜は、Cu99.4
    6重量%、Cr0.44重量%、Zr0.10重量%で
    構成されていることを特徴とする請求項1に記載の半導
    体装置の製造方法。
JP31959788A 1988-12-20 1988-12-20 半導体装置の製造方法 Pending JPH02165632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31959788A JPH02165632A (ja) 1988-12-20 1988-12-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31959788A JPH02165632A (ja) 1988-12-20 1988-12-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02165632A true JPH02165632A (ja) 1990-06-26

Family

ID=18112045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31959788A Pending JPH02165632A (ja) 1988-12-20 1988-12-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02165632A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084412A (en) * 1989-10-02 1992-01-28 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device with a copper wiring layer
WO2004053971A1 (ja) * 2002-12-09 2004-06-24 Nec Corporation 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法
EP1433597A1 (en) 2002-12-27 2004-06-30 Plenty Co., Ltd Nail art performing device
JP2005019979A (ja) * 2004-05-31 2005-01-20 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2008112989A (ja) * 2006-10-05 2008-05-15 Ulvac Japan Ltd ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2008124450A (ja) * 2006-10-19 2008-05-29 Ulvac Japan Ltd ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084412A (en) * 1989-10-02 1992-01-28 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device with a copper wiring layer
WO2004053971A1 (ja) * 2002-12-09 2004-06-24 Nec Corporation 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法
JPWO2004053971A1 (ja) * 2002-12-09 2006-04-13 日本電気株式会社 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法
US7545040B2 (en) 2002-12-09 2009-06-09 Nec Corporation Copper alloy for wiring, semiconductor device, method for forming wiring and method for manufacturing semiconductor device
JP4591084B2 (ja) * 2002-12-09 2010-12-01 日本電気株式会社 配線用銅合金、半導体装置及び半導体装置の製造方法
EP1433597A1 (en) 2002-12-27 2004-06-30 Plenty Co., Ltd Nail art performing device
JP2005019979A (ja) * 2004-05-31 2005-01-20 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2008112989A (ja) * 2006-10-05 2008-05-15 Ulvac Japan Ltd ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2008124450A (ja) * 2006-10-19 2008-05-29 Ulvac Japan Ltd ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法

Similar Documents

Publication Publication Date Title
TWI245806B (en) Thin film aluminum alloy and sputtering target to form the same
US6339020B1 (en) Method for forming a barrier layer
JP2839579B2 (ja) 半導体装置及びその製造方法
JPH1180942A (ja) Taスパッタターゲットとその製造方法及び組立体
JPS60244048A (ja) 耐エレクトロマイグレーシヨン性を有するアルミニウム合金導体の形成方法
US5876861A (en) Sputter-deposited nickel layer
JP2582776B2 (ja) 半導体装置及びその製造方法
JPH10308363A (ja) メタライゼーション構造を製造する方法
JP3672941B2 (ja) 半導体集積回路の配線構造体
JP2004506814A (ja) スパッタリングターゲット
JPH02165632A (ja) 半導体装置の製造方法
US20080014728A1 (en) Method to improve metal defects in semiconductor device fabrication
US6187667B1 (en) Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit
JP2006513316A (ja) 薄フィルムおよび、ecae−ターゲットを使用して薄フィルムを形成する方法
JPS62235451A (ja) 半導体配線材料用Al合金
JPS62240738A (ja) 半導体配線材料用n、c含有アルミニウム合金
JPS62240739A (ja) 半導体配線材料用b、c、n含有アルミニウム合金
JP3346794B2 (ja) 半導体装置及びその形成方法
JPS62235454A (ja) 半導体配線材料用N含有Al合金
JP5526072B2 (ja) スパッタリングターゲットとそれを用いたTi−Al−N膜および電子部品の製造方法
JPH05175157A (ja) チタン系化合物の成膜方法
JPH09312292A (ja) Al−Tl系金属配線およびこれを用いた半導体装置
JPS62235452A (ja) 半導体配線材料用B含有Al合金
JP5622914B2 (ja) スパッタリングターゲットの製造方法、Ti−Al−N膜の製造方法、および電子部品の製造方法
JP2994094B2 (ja) 半導体装置およびその製造方法