JPS60244048A - 耐エレクトロマイグレーシヨン性を有するアルミニウム合金導体の形成方法 - Google Patents

耐エレクトロマイグレーシヨン性を有するアルミニウム合金導体の形成方法

Info

Publication number
JPS60244048A
JPS60244048A JP60096129A JP9612985A JPS60244048A JP S60244048 A JPS60244048 A JP S60244048A JP 60096129 A JP60096129 A JP 60096129A JP 9612985 A JP9612985 A JP 9612985A JP S60244048 A JPS60244048 A JP S60244048A
Authority
JP
Japan
Prior art keywords
aluminum
aluminum alloy
substrate
alloy
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60096129A
Other languages
English (en)
Inventor
ジヤネツト・タウナー
エフエルハルダス・ペトラス・ヘラルダス・セオドラス・フアン・デ・フエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS60244048A publication Critical patent/JPS60244048A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H10W20/4407—Aluminium alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/927—Electromigration resistant metallization

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、 少なくとも９０車榊％のアルミニウムを含有するアルミ
ニウム合金の薄溝電層を半導体装置の基板上に堆積させ
る工程と、 このように被覆された基板を周囲温度から加熱し、次い
でこれを周囲温度まで急冷する工程と、上記導電層の一
部分を上記基板がら除去することにより上記基板上に導
電パターンを形成させる工程とから成、る、優れた耐エ
レクトロマイグレーション性を有するアルミニウム含有
導体を半導体装ＩＮに設ける方法に関するものである。
良く知られている如く、アルミニウム合金導体における
エレクトロマイグレーションは、シバしば高密集積回路
における故障の原因となる。特に、半導体装置の使用中
に極めて＠繁に生じる直流高電流および高温下で起こる
エレクトロマイグレーションの結果として、アルミニウ
ム金罵はアルミニウム合金含有導体を介して流れる電流
により移送され、これによりアルミニウム金属はある領
域において空隙を生じ、また他の領域においては過剰堆
積を生じる。これにより、かかる装置内の接触抵抗は、
初期故障に起因する過刺做の抵抗加熱が生じるｈ＋ｖま
で高められることになる。
エレクトロマイグレーションによるアルミニウム合金半
導体の導体の搦傷発生ＩＷを減する方法は、米国特許第
８８４８３８０号明細書に開示されている。この米国特
許の方法においては、銅を低率で含有するアルミニウム
合金導体を蒸着技術により半導体装置上に形成させ、し
がる後に該装置ａを４００°Ｃを超える温度、特に４２
４〜４７５°Ｃまで加熱して銅をアルミニウム中にて合
金化し、次いで少なくとも５０°Ｃ／秒の速度で急冷し
て溶液から銅に冨んだＡ／２Ｃｕ沈殿物を沈殿させて、
アルミニウム粒子と、該アルミニウム粒子間で該粒界に
沿って分散する銅に富んだ沈殿物粒子とを有する微粒子
構造およびこれらの三車点を形成させるものである。大
きな粒子が形成されることのないかかる方法は、エレク
トロマイグレーションを好首尾に減することが証明され
ておらず、また銅未含有のアルミニウム導体におけるエ
レクトロマイグレーションを防止するために使用するこ
ともできない。
本発明の目的は、優れた耐エレクトロマイグレーション
性を有するアルミニウム合金導体を半導体装置に設ける
一層有効な方法を機付することにある。
本発明においては、最初に述べた方法が、基板を５２０
〜５８０℃のピーク温度まで加熱し、加熱及び冷却を５
〜８０秒以内で行なうことを特徴とするものである。
このようにして処理された半導体装置上のアルミニウム
合金において、ビ了ス（Ｐｉｅｒｃｅ　）氏の特許の方
法に用いられている更に一層長時間の加熱サイクルで達
成、される大きな結晶及び竹状構造を示すことが見い出
されたことは全く驚くべきことである。すｙに、エレク
トロマイグレーションの抑制、これによる寿命の廷びの
程度が既知方法を用いて得られたそれと少なくとも同程
度であることが見い出された。
本発明の方法は、少なくとも９０重世％のアルミニウム
を含むアルミニウム合金導体に適用することができる。
本発明を実１損する場合、アルミニウム合金の導電層全
本発明に係る加熱−冷却サイクルに供し、次いで導′亀
パターンを形成させるか、または導電アルミニウム合金
パターンを予め形成、させ、しかる後に本発明に係る加
熱−冷却サイクルに供することができる。
次に、本発明を図面を参照して実施例につき説明する。
本発明の方法は半導体装置に使用する少なくとも１０１
ｉ（ｉ％のアルミニウム含有量を有するアルミニウム合
金導体におけるエレクトロマイグレーションを減するの
に有用である一方で、本発明の方法は特に、ケイ雰、銅
、ニッケル、クロムおよびマンガンから成る群から選ば
れた少なくとも一層の元素を８重量％まで含有するアル
ミニウム合金に有用であることが見い出された。
例えば、アルミニウムと８重量％までの銅または２重量
％までの銅および１車量％までのケイ雰との合金から形
成された導体を本発明の方法に使用した場合に優れた結
果が得られた。
アルミニウム合金は、半導体に使用される基板でティ素
、二酸化ケイ雰、ゲルマニウムまたはヒ化ガリウムの如
きＩｔ−Ｖ族化合物を包含する基板のいずれにも堆積さ
せることができる。
アルミニウム含有合金は蒸着またはスパッタリング堆積
法による如く半導体技術において良く知られた方決によ
り、厚さ０．２５〜５μｍの被膜として堆積させること
ができる。
蒸着により堆積させる場合には、単電子ビーム銃を使用
することができ、堆積はバックグラウンド圧８Ｘ］ｎ”
”）−ルおよび２８Ａ／秒の速度で、２００°Ｃ〜２５
Ｑ”Ｃまで加熱された基板上にて行なう。
スパッタリング堆積では、例えば、アルコン圧ｆｌＸ］
、ｎ）−ルにおいてプレーナマグネトロンシステム（ｐ
ｌａｎａｒ　ｍａｇｎｅｔｒｏｎ　ｓｙｓｔｅｍ　＋に
て行なうことができる。
得られた被膜は本発明に係る加熱−冷却サイクルに供し
た後にパターン化するか、または最初にかかる被膜をパ
ターン化し、次いで本発明に係る加熱−冷却サイクルに
俳することができる。いずれの場合にも、パターン化を
標準光蝕刻法およびエツチング法の技術により行なうこ
とができる。
これらの技術により、１μｍ程度の狭い導体線を作るこ
とができる。
Ａｌ−１％Ｏｕ合金の厚さ１μｍの被膜′ｆｔ５ｉ、ｏ
、およびＳｉの基板上に堆積させた。堆積は、基板を２
００℃〜２５０”Ｃまで加熱し、単電子ビーム銃を使用
し、バックグラウンド圧８Ｘ］０−７）−ルおよび２８
Ａ／秒の速度で堆積を行なわしめる蒸着技術により行な
った。
ｋｌ　−１％Ｓｉ　−２％Ｏｕ合金の厚さ１７２ｍの被
膜も、６×１０　トールのアルゴン圧においてプレーナ
マグネトロンシステムにてスパッタリングすることによ
りＳｉおよびＳｉＯ２の基板上に堆積させた。
次いで、得られた被膜を標準光蝕刻法およびエツチング
法の技術を用いることにより、幅１０゜２０および５０
μｍの線にパターン化した。
得られたパターン化したウェハを次のようにしてアニー
ルした： パターン化したウェハを、高強力可視光発生ＨＥＡＴＰ
ＵＬＳＥ　２１０Ｍ　ランプの２個のバンクの間に配置
し、米国特許第４８３１４８５号明細書に記載されてい
る如きシステムを用いてアニールした。アニールサイク
ル時間は５〜６゜秒の間で変動させた。達成される最高
温度は５２０“０〜５８０℃の間で変動した。かかるラ
ンプを用いることにより発現された湿度分布の一例を第
１図に示す。この図は、ランプの強度と、アニールサイ
クルの時間と、ウェハにもたらされた温度との関係を示
すグラフである。このグラフではアニールサイクル時間
を横軸において秒で示し、ウェハにもたらされた温度（
ウェハのパターン化した表面に取り付けられた熱電対に
よって測定した）を左縦軸において℃で示し、ランプ強
度ｔ　２０　ｋＷの百分率）を右縦軸に示す。
次に、本発明に係るアニール方法の適用の一例を以下の
実施例につき説明する。
実施例１ 基板　：テイ累ウェハ 金属の厚さ　：１μｍ 金属組成、　：Ａ／＋１％Ｓｉ＋２％Ｏｎランプ強度　
＝３０％ 最大強度での時間　：１０秒 ランプによる温度の昇降速度　：　１５℃／秒最高温度
　：５２５℃ 総時間　：１４秒 実施例２ 基板　：５１０２ 金属の■ワさ　；０゜７５μｍ 金属組成　：Ａｇ＋１％Ｏｕ ランプ強度　：８２％ 最大強度での時間　：１ｏ秒 ランプによる温度の昇降速度　：１５”Ｃ／秒最高温度
　：Ｉ）５０’Ｃ 総時間　：１４秒 実施例８ 基板　：　５ｉ０２ 金属の厚さ　：　０．７５μｍ 金属組成　：　Ａ／＋１気Ｏｕ ランプ強度　：２０％ 最大強度での時間　：３０秒 ランプによる温度の昇降速度　：　１５℃／秒最高温度
　：　５２０　”Ｃ 総時間　：　８２．５秒 Ａｌ−１％ＣＵ合金の厚さｌ、　／Ａｍσ）被膜を蒸着
ＧこよりＳｉＯ層上に堆積させた。次ｌ／）で、力）力
）る被膜をパターン化して幅ｌＯμｍの導電ストＩＪ・
ンブを１形成した。こねら導体ストリ゛ンプの１つの断
面図（２０００倍に拡大）を第２図に示す。ｊＪカーら
れ力）るように、ストリップはランダムＧこ配回した糸
と晶により形成されている。粒界は肉眼で見える力（ア
ニール処理前に調べるのは置部であるため、粒度の正確
なｆｌｌｌ＋定は透過電子顕微鏡（ＴＥＭ）用の断面を
作ることにより行なった。平均粒１功番ま２μｍである
ことが分かった。
パターン化したＳｉＯ２ウエノ・を、本発明の方法に従
ってアニール化した。基板Ｇこもたらされたピーク温旧
ま５２５°Ｃで、またアニールサイクル１￥ｆ間は１４
秒間とした。
得られたアニール化した導体ス）　Ｑ　’ンブの断面Ｉ
　１５　（１０倍に拡大）を第３図に示す。図に示され
る如く、かかる導体は、「竹」状構造で配ダｌしＨｌつ
該導体の幅の１０μｍ以上の粒度を有する視察ＩＪ的に
配向した結晶により形成されてし）る。１司様の結果を
、スパッタリングにより堆積させた材料がＡｌ−２％０
ｕ−１％８１合金であり且つこれを本発明の方法に準じ
てアニールした場合に得た。
本発明の方法によりアニールしたＡｌ−１％Ｃｕ合金導
体の試験において、２゜９　Ｘ　１０　Ａ　７０ｍ２お
よび８００°Ｃの条件下で損傷に対する中間時間（ｍｅ
ｄｉａｎ　−ｔｉｍｅ　ｌは１６時間であった。材料は
同じだが従来の炉でアニールした場合の損傷に対する中
間時間は８．７時間であった。
【図面の簡単な説明】
第１図は、本発明の方法に用いた代表的−例アニールサ
イクルの温度と時間とランプ弾度との関係を示すグラフ
、 第２図は、本発明の方法に供する前の、ランダムに配向
した結晶粒界を有する狭いアルミニウム合金導体の結晶
構造を示す拡大図、 第８図は、本発明の方法で処理した後の「竹」状構造に
形成された大きな結晶を有する第１図に示すアルミニウ
ム合金導体の結晶構造を示す拡大図である。 （Ｕ Ｑ 匡 Φ １＝ 第１頁の続き ■発明者　エフエルハルダス拳ぺ　同日トラス会へラル
ダス・ セオドラス・ファン・ デ・フェン 市寺戸町八反田８−２４

Claims (1)

  1. 【特許請求の範囲】 １　少なくとも９０重量％のアルミニウムを含有するア
    ルミニウム合金の薄溝電層を半導体装置の基板上に堆積
    させる工程と、 このようにして被覆された基板を周囲温度から加熱し、
    次いでこれを周囲温度まで急冷する工程と、 上記導電層の一部分を上記基板から除去することにより
    上記基板上に導電パターンを形成させる工程とから成る
    、優れた耐エレクトロマイグレーション性を有するアル
    ミニウム含有導体を半導体装置に設ける方法において、
    基板を５２０〜５８０”Ｃのピーク温度まで加熱し、加
    熱および冷却を５〜３０秒間以内に行なうことを特徴と
    する耐エレクトロマイグレーション性を有するアルミニ
    ウム合金導体の形成方法。 ２　アルミニウム合金がアルミニウムの他にケイｘ、ｍ
    、ニツテル、クロムまたはマン方ンの１柚または２種以
    上を総量で３重数％まで含有する特許請求の範囲第１項
    記載の形成方法。 ＆導電層がアルミニウムと３重量％までの銅との合金で
    あるか、またはアルミニウムと２重量％までの銅および
    １重量％までのケイ素との合金である特許請求の範囲第
    １項記載の形成方法。
JP60096129A 1984-05-11 1985-05-08 耐エレクトロマイグレーシヨン性を有するアルミニウム合金導体の形成方法 Pending JPS60244048A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/609,268 US4566177A (en) 1984-05-11 1984-05-11 Formation of electromigration resistant aluminum alloy conductors
US609268 1984-05-11

Publications (1)

Publication Number Publication Date
JPS60244048A true JPS60244048A (ja) 1985-12-03

Family

ID=24440050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60096129A Pending JPS60244048A (ja) 1984-05-11 1985-05-08 耐エレクトロマイグレーシヨン性を有するアルミニウム合金導体の形成方法

Country Status (3)

Country Link
US (1) US4566177A (ja)
EP (1) EP0161026A3 (ja)
JP (1) JPS60244048A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150942A (ja) * 1986-12-16 1988-06-23 Toshiba Corp 半導体装置の製造方法
JPH02162727A (ja) * 1988-12-15 1990-06-22 Matsushita Electron Corp 半導体装置の製造方法
JPH02307218A (ja) * 1989-05-22 1990-12-20 Matsushita Electron Corp 半導体装置の製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3776203D1 (de) * 1986-04-14 1992-03-05 Philips Nv Halbleiteranordnung mit einer aluminium-verbindungsschicht mit geringem vanadium-prozentgehalt.
JPH0687464B2 (ja) * 1986-12-17 1994-11-02 日本電装株式会社 アルミニウム合金配線装置およびその製造方法
US5001541A (en) * 1989-03-22 1991-03-19 Texas Instruments Incorporated Advanced electromigration resistant interconnect structure and process
US5019533A (en) * 1989-05-26 1991-05-28 The United States Of America As Represented By The Adminstrator Of The National Aeronautics And Space Administration Thermal treatment of silicon integrated circuit chips to prevent and heal voids in aluminum metallization
JP2680468B2 (ja) * 1989-07-01 1997-11-19 株式会社東芝 半導体装置および半導体装置の製造方法
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
DE69031903T2 (de) 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
US4999160A (en) * 1989-12-04 1991-03-12 Micron Technology, Inc. Aluminum alloy containing copper, silicon and titanium for VLSI devices
US4976809A (en) * 1989-12-18 1990-12-11 North American Philips Corp, Signetics Division Method of forming an aluminum conductor with highly oriented grain structure
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
JPH04363024A (ja) * 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
US5223453A (en) * 1991-03-19 1993-06-29 The United States Of America As Represented By The United States Department Of Energy Controlled metal-semiconductor sintering/alloying by one-directional reverse illumination
US5243222A (en) * 1991-04-05 1993-09-07 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
US5130274A (en) * 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
EP0594300B1 (en) * 1992-09-22 1998-07-29 STMicroelectronics, Inc. Method for forming a metal contact
JP3034428B2 (ja) * 1993-06-22 2000-04-17 株式会社東芝 半導体装置及びその製造方法並びにアライメント方法
US5429985A (en) * 1994-01-18 1995-07-04 Midwest Research Institute Fabrication of optically reflecting ohmic contacts for semiconductor devices
US5681779A (en) * 1994-02-04 1997-10-28 Lsi Logic Corporation Method of doping metal layers for electromigration resistance
KR960026249A (ko) * 1994-12-12 1996-07-22 윌리엄 이. 힐러 고압, 저온 반도체 갭 충진 프로세스
JP2754176B2 (ja) * 1995-03-13 1998-05-20 エルジイ・セミコン・カンパニイ・リミテッド 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法
DE19621400C2 (de) * 1996-05-28 2000-07-06 Siemens Ag Herstellverfahren für eine Aluminiumschicht oder Aluminiumleiterbahnen
US5897331A (en) * 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US5913146A (en) * 1997-03-18 1999-06-15 Lucent Technologies Inc. Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US6300241B1 (en) * 1998-08-19 2001-10-09 National Semiconductor Corporation Silicon interconnect passivation and metallization process optimized to maximize reflectance
US9087839B2 (en) 2013-03-29 2015-07-21 International Business Machines Corporation Semiconductor structures with metal lines

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3848330A (en) * 1972-06-01 1974-11-19 Motorola Inc Electromigration resistant semiconductor contacts and the method of producing same
US4017890A (en) * 1975-10-24 1977-04-12 International Business Machines Corporation Intermetallic compound layer in thin films for improved electromigration resistance
US4062720A (en) * 1976-08-23 1977-12-13 International Business Machines Corporation Process for forming a ledge-free aluminum-copper-silicon conductor structure
US4331485A (en) * 1980-03-03 1982-05-25 Arnon Gat Method for heat treating semiconductor material using high intensity CW lamps
US4352239A (en) * 1980-04-17 1982-10-05 Fairchild Camera And Instrument Process for suppressing electromigration in conducting lines formed on integrated circuits by control of crystalline boundary orientation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150942A (ja) * 1986-12-16 1988-06-23 Toshiba Corp 半導体装置の製造方法
JPH02162727A (ja) * 1988-12-15 1990-06-22 Matsushita Electron Corp 半導体装置の製造方法
JPH02307218A (ja) * 1989-05-22 1990-12-20 Matsushita Electron Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0161026A3 (en) 1987-11-25
US4566177A (en) 1986-01-28
EP0161026A2 (en) 1985-11-13

Similar Documents

Publication Publication Date Title
JPS60244048A (ja) 耐エレクトロマイグレーシヨン性を有するアルミニウム合金導体の形成方法
US5541007A (en) Aluminum alloy wiring layer and aluminum alloy sputtering target
US4319264A (en) Nickel-gold-nickel conductors for solid state devices
JPH0752733B2 (ja) 配線構造体の形成方法
JP2951636B2 (ja) メタライゼーション構造を製造する方法
CN1037549A (zh) 半导体器件金属化工艺
US5288951A (en) Copper-based metallizations for hybrid integrated circuits
JPH06232538A (ja) 耐腐食性多層金属構造を形成する方法
JPH0316132A (ja) アルミニウム配線及びその製造方法
DE3636366C2 (ja)
KR930001311A (ko) 반도체 장치의 금속 배선층 형성방법
JPH02165632A (ja) 半導体装置の製造方法
JPH10172923A (ja) 半導体素子の金属配線形成方法
JPS61183433A (ja) アルミニウム合金薄膜とその製造方法
US5565380A (en) Semiconductor device and process for production thereof
JPH03262127A (ja) 半導体装置の製造方法
JPH0448854B2 (ja)
JP2941841B2 (ja) 合金配線の形成方法
JPH0418760A (ja) 半導体装置
JPH02178930A (ja) 配線の形成方法
JPS63155743A (ja) 半導体装置
JPS63308914A (ja) アルミニウム合金配線の形成方法
JPH0311737A (ja) 固相エピタキシャル
JPH04324635A (ja) 半導体装置の製造方法
JP2558732B2 (ja) 半導体装置用薄膜配線形成方法