JPH0216571B2 - - Google Patents
Info
- Publication number
- JPH0216571B2 JPH0216571B2 JP56123800A JP12380081A JPH0216571B2 JP H0216571 B2 JPH0216571 B2 JP H0216571B2 JP 56123800 A JP56123800 A JP 56123800A JP 12380081 A JP12380081 A JP 12380081A JP H0216571 B2 JPH0216571 B2 JP H0216571B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- electron beam
- overlay mark
- overlay
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
- H01J37/3045—Object or beam position registration
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は電子ビームに依つてレジスト膜を直接
描画する電子ビーム直接描画法に於いてパターン
合せの基準となる重ね合せマークを保存する方法
に関する。半導体装置は近年高集積化の度合を強
め、光によりパターンを形成するフオトリソグラ
フイ法では形成出来ない微細なパターンを形成す
る必要に迫られている。このような徴細なバター
ンを形成するのに有力な方法が、光の代りに電子
ビームを用いてパターンを露光する電子ビームリ
ソグラフイである。特に半導体基板上のレジスト
膜に直接電子ビームを露光してパターンを形成す
る電子ビーム直接描面法は、１ミクロン以下のパ
ターンを有する超LSIの範疇に入る半導体装置の
製造に最も有力と言われている。
描画する電子ビーム直接描画法に於いてパターン
合せの基準となる重ね合せマークを保存する方法
に関する。半導体装置は近年高集積化の度合を強
め、光によりパターンを形成するフオトリソグラ
フイ法では形成出来ない微細なパターンを形成す
る必要に迫られている。このような徴細なバター
ンを形成するのに有力な方法が、光の代りに電子
ビームを用いてパターンを露光する電子ビームリ
ソグラフイである。特に半導体基板上のレジスト
膜に直接電子ビームを露光してパターンを形成す
る電子ビーム直接描面法は、１ミクロン以下のパ
ターンを有する超LSIの範疇に入る半導体装置の
製造に最も有力と言われている。
電子ビームで半導体基板上にパターンを描画す
る場合、基板に既に形成してあるパターンに次の
パターンを重ね合せて描画するためには、正確な
位置合せ用の重ね合せマークが必要である。通常
この重ね合せマークは基板上の凹凸すなわち、段
差として形成される。パターン描画の際この重ね
合せマーク上を電子ビームが走査し、段差部での
反射電子や二次電子の変化を観測する事により、
位置検出が行なわれる。したがつて重ね合せマー
クとしては凸凹すなわち段差の形状が重要であ
り、これが製造工程中に崩れない事が電子ビーム
直接描画法における重要な条件となる。しかし、
位置検出のために走査した電子ビームの走査パタ
ーンがそのまま重ね合せマーク部にエツチング形
成されてしまうので、前記条件は、従来の製造工
程では満足出来ない。このため、製造工程中の重
ね合せマークの保存法が種々考えられているが、
実用的なものはレジスト膜による重ね合せマーク
の保存法であろう。この方法はネガ型レジストを
使用する場合には非常に適している。すなわち、
ネガ型レジストを使用する場合、重ね合せマーク
検出走査終了後、パターン形成のための電子ビー
ムで重ね合せマーク箇所を露光する事によりゲル
化したレジスト膜をもつてエツチング等に対する
マークの保護膜とする事が出来る。ポジ型レジス
トを使用する場合は、上述の方法は使用出来ない
が、ポジ型レジストの中には、適正露光量の10倍
以上の露光量ではネガ型レジストになるものがあ
り、この種のレジストを使えば、重ね合せマーク
箇所をパターン露光時の10倍程度の露光量で露光
する事により、重ね合せマークをレジスト膜で保
護する事が可能である。
る場合、基板に既に形成してあるパターンに次の
パターンを重ね合せて描画するためには、正確な
位置合せ用の重ね合せマークが必要である。通常
この重ね合せマークは基板上の凹凸すなわち、段
差として形成される。パターン描画の際この重ね
合せマーク上を電子ビームが走査し、段差部での
反射電子や二次電子の変化を観測する事により、
位置検出が行なわれる。したがつて重ね合せマー
クとしては凸凹すなわち段差の形状が重要であ
り、これが製造工程中に崩れない事が電子ビーム
直接描画法における重要な条件となる。しかし、
位置検出のために走査した電子ビームの走査パタ
ーンがそのまま重ね合せマーク部にエツチング形
成されてしまうので、前記条件は、従来の製造工
程では満足出来ない。このため、製造工程中の重
ね合せマークの保存法が種々考えられているが、
実用的なものはレジスト膜による重ね合せマーク
の保存法であろう。この方法はネガ型レジストを
使用する場合には非常に適している。すなわち、
ネガ型レジストを使用する場合、重ね合せマーク
検出走査終了後、パターン形成のための電子ビー
ムで重ね合せマーク箇所を露光する事によりゲル
化したレジスト膜をもつてエツチング等に対する
マークの保護膜とする事が出来る。ポジ型レジス
トを使用する場合は、上述の方法は使用出来ない
が、ポジ型レジストの中には、適正露光量の10倍
以上の露光量ではネガ型レジストになるものがあ
り、この種のレジストを使えば、重ね合せマーク
箇所をパターン露光時の10倍程度の露光量で露光
する事により、重ね合せマークをレジスト膜で保
護する事が可能である。
しかし、このようなポジ型レジストは、感度の
低いものがほとんどで、種類も限定されるため、
製造工程上使用出来ない場合が多い。本発明は、
上記の問題を解決し、全てのポジ型レジストに対
して使用可能な重ね合せマークの保存法を提供す
るもので、以下に図面を参照しつつ詳述する。
低いものがほとんどで、種類も限定されるため、
製造工程上使用出来ない場合が多い。本発明は、
上記の問題を解決し、全てのポジ型レジストに対
して使用可能な重ね合せマークの保存法を提供す
るもので、以下に図面を参照しつつ詳述する。
第１図は本発明方法の第１工程を示し、同図に
於て、１は半導体基板で、その一部に重ね合せマ
ーク２が設けられている。尚、このマーク２は約
0.5μの溝から成つている。３はこの基板１表面に
被着されたパターン形成用のポジ型レジスト膜で
東レ(株)のEBR−９を8000Åの厚みで塗布してい
る。４はこのポジ型レジスト膜３上に設けられた
重ね合せマーク保存用のネガ型レジスト膜で、ポ
ジ型レジスト膜３の感度より1/10程度の感度を有
しており、具体例としてはポリスチレン（Pst.
Mw＝106）を5000Å塗布している。その状態で
ポジ型レジスト膜３を露光するに適した露光量で
描画パターンに応じて露光５する。その時の露光
量は５×10-7C／cm2であつた。続いて重ね合せマ
ーク２箇所を１×10-5C／cm2の多露光量で露光６
してネガ型レジスト膜４をゲル化する。
於て、１は半導体基板で、その一部に重ね合せマ
ーク２が設けられている。尚、このマーク２は約
0.5μの溝から成つている。３はこの基板１表面に
被着されたパターン形成用のポジ型レジスト膜で
東レ(株)のEBR−９を8000Åの厚みで塗布してい
る。４はこのポジ型レジスト膜３上に設けられた
重ね合せマーク保存用のネガ型レジスト膜で、ポ
ジ型レジスト膜３の感度より1/10程度の感度を有
しており、具体例としてはポリスチレン（Pst.
Mw＝106）を5000Å塗布している。その状態で
ポジ型レジスト膜３を露光するに適した露光量で
描画パターンに応じて露光５する。その時の露光
量は５×10-7C／cm2であつた。続いて重ね合せマ
ーク２箇所を１×10-5C／cm2の多露光量で露光６
してネガ型レジスト膜４をゲル化する。
次にポリスチレンの現像液でネガ型レジスト膜
４を現像する事に依つて重ね合せマーク２の箇所
にのみゲル化したレジスト膜４が残存する（第２
図）。
４を現像する事に依つて重ね合せマーク２の箇所
にのみゲル化したレジスト膜４が残存する（第２
図）。
続いてEBR−９現像液を用いて現像処理する
事に依つて描画パターンに応じてポジ型レジスト
膜３が除去されて描画パターンが現われる（３
図）。
事に依つて描画パターンに応じてポジ型レジスト
膜３が除去されて描画パターンが現われる（３
図）。
そして現像されたポジ型レジストパターンをマ
スクとして基板１にエツチング処理を施し（第４
図）、その後にネガ型レジスト膜４、並びにポジ
型レジスト膜３を熱濃硫酸で除去すると第５図に
示す如く、重ね合せマーク２は完全な型で現われ
る。
スクとして基板１にエツチング処理を施し（第４
図）、その後にネガ型レジスト膜４、並びにポジ
型レジスト膜３を熱濃硫酸で除去すると第５図に
示す如く、重ね合せマーク２は完全な型で現われ
る。
従つて再度基板１上にポジ型レジスト膜、ネガ
型レジスト膜を順次積層して重ね合せマーク２を
基準に描画パターンの位置合せを行う事に依つて
幾重のパターンも精度良く位置合せする事が出来
る。
型レジスト膜を順次積層して重ね合せマーク２を
基準に描画パターンの位置合せを行う事に依つて
幾重のパターンも精度良く位置合せする事が出来
る。
本発明は以上の説明から明らかな如く、ポジ型
レジスト膜とネガ型レジスト膜とを重畳し、重ね
合せマークの箇所にのみ多露光量で露光してネガ
型レジスト膜をゲル化して重ね合せマークの保護
膜としているので、重ね合せマークの形状が変化
する事なく、最終工程まで残存せしめる事が出
来、電子ビームの直接描画の位置合せ精度を高め
る事が可能となる。
レジスト膜とネガ型レジスト膜とを重畳し、重ね
合せマークの箇所にのみ多露光量で露光してネガ
型レジスト膜をゲル化して重ね合せマークの保護
膜としているので、重ね合せマークの形状が変化
する事なく、最終工程まで残存せしめる事が出
来、電子ビームの直接描画の位置合せ精度を高め
る事が可能となる。
第１図乃至第５図は本発明を工程順に示した断
面図であつて、１は基板、２は重ね合せマーク、
３はポジ型レジスト膜、４はネガ型レジスト膜、
を夫々示している。
面図であつて、１は基板、２は重ね合せマーク、
３はポジ型レジスト膜、４はネガ型レジスト膜、
を夫々示している。
Claims (1)
- １ 電子ビームに依つてレジスト膜を直接描画す
るに際して、重ね合せマークが設けられた基板表
面にパターン形成用のポジ型電子ビームレジスト
膜を被着した後、該レジスト膜より露光感度の低
い重ね合せマーク保存用のネガ型電子ビームレジ
スト膜を上記ポジ型電子ビームレジスト膜上に重
畳し、次に重ね合せマーク箇所を多量の電子ビー
ムで露光してその箇所のネガ型電子ビームレジス
ト膜をゲル化し、このゲル化されたネガ型電子ビ
ームレジスト膜に依つて後のエツチング工程に於
ける重ね合せマークの保護を行う事を特徴とした
電子ビーム直接描画に於ける重ね合せマーク保存
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56123800A JPS5825233A (ja) | 1981-08-06 | 1981-08-06 | 電子ビ−ム直接描画に於ける重ね合せマ−ク保存法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56123800A JPS5825233A (ja) | 1981-08-06 | 1981-08-06 | 電子ビ−ム直接描画に於ける重ね合せマ−ク保存法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5825233A JPS5825233A (ja) | 1983-02-15 |
| JPH0216571B2 true JPH0216571B2 (ja) | 1990-04-17 |
Family
ID=14869622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56123800A Granted JPS5825233A (ja) | 1981-08-06 | 1981-08-06 | 電子ビ−ム直接描画に於ける重ね合せマ−ク保存法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5825233A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855722A (en) * | 1986-08-01 | 1989-08-08 | Intersil, Inc. | Alternating current power loss detector |
-
1981
- 1981-08-06 JP JP56123800A patent/JPS5825233A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5825233A (ja) | 1983-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| US5128283A (en) | Method of forming mask alignment marks | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| JPH04155337A (ja) | フォトマスクの製造方法 | |
| US20050196684A1 (en) | Mask pattern data producing method, patterning method, reticle correcting method, reticle manufacturing method, and semiconductor apparatus manufacturing method | |
| JP2004534969A (ja) | ホトレジストのための上部薄膜を使用する方法 | |
| US4610948A (en) | Electron beam peripheral patterning of integrated circuits | |
| JPH0450730B2 (ja) | ||
| JP3831138B2 (ja) | パターン形成方法 | |
| JP2910157B2 (ja) | フオトレジストコントラストの最適化方法 | |
| US3673018A (en) | Method of fabrication of photomasks | |
| JPH09218500A (ja) | レジストパターンの作製方法 | |
| JPH05142745A (ja) | 位相シフトマスク及びマスクの製造方法 | |
| JP3395102B2 (ja) | 電子線描画用ステンシルマスク | |
| JPH10123693A (ja) | 感光性有機膜のパターン形成方法およびフオトマスクパターンの形成方法 | |
| JPH1195405A (ja) | フォトマスクの製造方法 | |
| JPS6215854B2 (ja) | ||
| JPS5825233A (ja) | 電子ビ−ム直接描画に於ける重ね合せマ−ク保存法 | |
| JP3072917B2 (ja) | 位相シフト層を有するレクチルの製造方法 | |
| JPH11251536A (ja) | 半導体装置の製造方法 | |
| JPS6235101B2 (ja) | ||
| JPS58219738A (ja) | 半導体装置の製造方法 | |
| JPS6020512A (ja) | パタ−ン形成方法 | |
| JPS6156867B2 (ja) | ||
| KR100299520B1 (ko) | 반도체 소자의 레티클 및 이를 이용한 마스크 공정 |