JPH0216587B2 - - Google Patents
Info
- Publication number
- JPH0216587B2 JPH0216587B2 JP57115114A JP11511482A JPH0216587B2 JP H0216587 B2 JPH0216587 B2 JP H0216587B2 JP 57115114 A JP57115114 A JP 57115114A JP 11511482 A JP11511482 A JP 11511482A JP H0216587 B2 JPH0216587 B2 JP H0216587B2
- Authority
- JP
- Japan
- Prior art keywords
- gallium arsenide
- substrate
- gaas
- aluminum gallium
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/601—Capacitive arrangements
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関する。特
に、ヒ化ガリウム（GaAs）基板に形成されるキ
ヤパシタ及び／または抵抗の製造方法に関する。
に、ヒ化ガリウム（GaAs）基板に形成されるキ
ヤパシタ及び／または抵抗の製造方法に関する。
半導体装置においては、ダイオード、トランジ
スタ等の能動素子とともに、抵抗、キヤパシタ等
の受動素子が欠くことのできない構成要素である
ことは周知である。また、これらの有する値、す
なわち、抵抗値Ｒ（Ω）、静電容量Ｃ(F)は、それぞ
れ、下記に示す(1)式及び(2)式により規定される。
スタ等の能動素子とともに、抵抗、キヤパシタ等
の受動素子が欠くことのできない構成要素である
ことは周知である。また、これらの有する値、す
なわち、抵抗値Ｒ（Ω）、静電容量Ｃ(F)は、それぞ
れ、下記に示す(1)式及び(2)式により規定される。
Ｒ＝ρＬ／Ｓ ……(1)
但し、上記(1)式において、
ρは抵抗率（Ωｍ）であり、
Ｓは断面積（m2）であり、
Ｌは長さ（ｍ）である。
また、
Ｃ＝εＳ／ｄ ……(2)
但し、上記(2)式において、
εは誘電率（Ｆ／ｍ）であり、
ｄは極間距離（ｍ）であり、
Ｓは電極の断面積（m2）である。
従来技術において、上記キヤパシタ、抵抗等の
受動素子は、半導体チツプ表面に平面的に形成さ
れていた。すなわち、それぞれの素子がそれぞれ
の専用面積を必要としていた。また、キヤパシタ
を構成する誘電体としては、二酸化シリコンま
た、窒化シリコンが、主として使用されていた。
受動素子は、半導体チツプ表面に平面的に形成さ
れていた。すなわち、それぞれの素子がそれぞれ
の専用面積を必要としていた。また、キヤパシタ
を構成する誘電体としては、二酸化シリコンま
た、窒化シリコンが、主として使用されていた。
ところが、昨今の高度に集積化された半導体装
置においては、これらの受動素子が占有する面積
が看過し難い大きさとなるため、集積度の向上を
妨げる原因となつている。そこで、キヤパシタ、
抵抗等の受動素子を立体的な構造となし、もし可
能であればそれぞれの専用面積を必要とせず、他
の素子と同一の領域に立体的な構造として形成
し、さらに、製造工程数の低減にも有効に寄与し
うる構造を有する半導体装置に対する要請が高ま
つている。
置においては、これらの受動素子が占有する面積
が看過し難い大きさとなるため、集積度の向上を
妨げる原因となつている。そこで、キヤパシタ、
抵抗等の受動素子を立体的な構造となし、もし可
能であればそれぞれの専用面積を必要とせず、他
の素子と同一の領域に立体的な構造として形成
し、さらに、製造工程数の低減にも有効に寄与し
うる構造を有する半導体装置に対する要請が高ま
つている。
また、近年、ヒ化ガリウム（GaAs）は易動度
が高いので、高速半導体装置、特に高速FET、
HEMT等の材料として、高く評価されるように
なつてきている。したがつて、半導体装置を構成
するキヤパシタ等の受動素子もヒ化ガリウム
（GaAs）基板上に形成することが必要になつて
きた。
が高いので、高速半導体装置、特に高速FET、
HEMT等の材料として、高く評価されるように
なつてきている。したがつて、半導体装置を構成
するキヤパシタ等の受動素子もヒ化ガリウム
（GaAs）基板上に形成することが必要になつて
きた。
従来、キヤパシタを構成する誘電体には、上記
のとうり、二酸化シリコン、または、窒化シリコ
ンが一般に使用されているが、これらの材料とヒ
化ガリウム（GaAs）とは格子定数が極めて大幅
に相違するため、ヒ化ガリウム（GaAs）基板上
に二酸化シリコン層、または、窒化シリコン層よ
りなる誘電体層を形成すると、誘電体層に歪みが
生じ、これがリーク電流の原因となつて半導体装
置の信頼性が低下するので、二酸化シリコン、ま
たは、窒化シリコンをヒ化ガリウム（GaAs）基
板上に形成するキヤパシタを構成する誘電体とし
ては困難である。
のとうり、二酸化シリコン、または、窒化シリコ
ンが一般に使用されているが、これらの材料とヒ
化ガリウム（GaAs）とは格子定数が極めて大幅
に相違するため、ヒ化ガリウム（GaAs）基板上
に二酸化シリコン層、または、窒化シリコン層よ
りなる誘電体層を形成すると、誘電体層に歪みが
生じ、これがリーク電流の原因となつて半導体装
置の信頼性が低下するので、二酸化シリコン、ま
たは、窒化シリコンをヒ化ガリウム（GaAs）基
板上に形成するキヤパシタを構成する誘電体とし
ては困難である。
本発明の目的は、この欠点を解消することにあ
り、ヒ化ガリウム（GaAs）基板上に、抵抗、キ
ヤパシタ等の受動素子を形成することにある。特
に、立体構造を有し、他の素子と同一の領域に形
成されてチツプ表面に専用面積を必要とすること
がなく、しかも、キヤパシタを構成する誘電体層
または抵抗を構成する誘電体層に歪みが発生する
ことがなく、信頼性の高いキヤパシタまたは抵抗
を形成することにある。
り、ヒ化ガリウム（GaAs）基板上に、抵抗、キ
ヤパシタ等の受動素子を形成することにある。特
に、立体構造を有し、他の素子と同一の領域に形
成されてチツプ表面に専用面積を必要とすること
がなく、しかも、キヤパシタを構成する誘電体層
または抵抗を構成する誘電体層に歪みが発生する
ことがなく、信頼性の高いキヤパシタまたは抵抗
を形成することにある。
上記の目的は、半絶縁性または絶縁性のヒ化ガ
リウム（GaAs）基板１の一方の主面上に、アル
ミニウムガリウムヒ素層２を形成する工程と、前
記の基板１を、他方の主面から選択的にエツチン
グして、前記のアルミニウムガリウムヒ素層２が
露出した時点でエツチングを停止して開口３を形
成する工程と、この開口３を埋めて前記の基板１
の他方の主面上に導出される背面電極４を形成す
る工程と、前記のアルミニウムガリウムヒ素層２
上に、前記の開口３に対応して、上部電極５を形
成する工程とを含んでいる半導体装置の製造方法
によつて達成される。
リウム（GaAs）基板１の一方の主面上に、アル
ミニウムガリウムヒ素層２を形成する工程と、前
記の基板１を、他方の主面から選択的にエツチン
グして、前記のアルミニウムガリウムヒ素層２が
露出した時点でエツチングを停止して開口３を形
成する工程と、この開口３を埋めて前記の基板１
の他方の主面上に導出される背面電極４を形成す
る工程と、前記のアルミニウムガリウムヒ素層２
上に、前記の開口３に対応して、上部電極５を形
成する工程とを含んでいる半導体装置の製造方法
によつて達成される。
なお、前記のアルミニウムガリウムヒ素を絶縁
性物質とすればキヤパシタを構成することがで
き、また、前記のアルミニウムガリウムヒ素を導
電性物質とすれば抵抗を構成することができる。
性物質とすればキヤパシタを構成することがで
き、また、前記のアルミニウムガリウムヒ素を導
電性物質とすれば抵抗を構成することができる。
従来技術において、ヒ化ガリウム（GaAs）基
板の上下面間に貫通孔を形成し、その貫通孔を通
してアース線を基板裏面のヒートシンク等に接続
して立体構造となす、いわゆる、貫通孔式
（viahole式）接地方式が実用化されているが、こ
れを拡張して、キヤパシタ、抵抗等を同様の立体
構造となすには、基板に対し、表面に所望の厚さ
を有する領域を残して裏面からエツチング法等を
使用して、基板に開口を開け、その開口に導電性
物質を充填する方法を使用して、基板表面に所望
の厚さに残留する領域に不純物を含有させておけ
ば抵抗が得られ、一方、不純物を含有させず絶縁
性のままに保てばキヤパシタが得られる。
板の上下面間に貫通孔を形成し、その貫通孔を通
してアース線を基板裏面のヒートシンク等に接続
して立体構造となす、いわゆる、貫通孔式
（viahole式）接地方式が実用化されているが、こ
れを拡張して、キヤパシタ、抵抗等を同様の立体
構造となすには、基板に対し、表面に所望の厚さ
を有する領域を残して裏面からエツチング法等を
使用して、基板に開口を開け、その開口に導電性
物質を充填する方法を使用して、基板表面に所望
の厚さに残留する領域に不純物を含有させておけ
ば抵抗が得られ、一方、不純物を含有させず絶縁
性のままに保てばキヤパシタが得られる。
ところが、抵抗にせよ、キヤパシタにせよ、そ
の値が厳密に制御される必要があり、そのために
は上記のイオン注入等の不純物導入や、所望の厚
さを残して基板に開口を形成するためのエツチン
グ等を正確に制御しなくてはならないが、現在の
技術水準では上記のような正確な制御が必ずしも
容易ではない。
の値が厳密に制御される必要があり、そのために
は上記のイオン注入等の不純物導入や、所望の厚
さを残して基板に開口を形成するためのエツチン
グ等を正確に制御しなくてはならないが、現在の
技術水準では上記のような正確な制御が必ずしも
容易ではない。
そこで、本発明の発明者は、ヒ化ガリウム
（GaAs）よりなる基板上に、このヒ化ガリウム
（GaAs）とはエツチングレートの異なる他の化
合物半導体であるアルミニウムガリウムヒ素
（AlGaAs）よりなる層を形成したのち、上記の
基板の裏面からエツチングをなし、このとき、こ
のエツチングの進行を、上記の基板をなすヒ化ガ
リウム（GaAs）と上記他の化合物半導体層をな
すアルミニウムガリウムヒ素（AlGaAs）とのエ
ツチングレートの差を利用して上記他の化合物半
導体層（アルミニウムガリウムヒ素（AlGaAs）
層）の下面にて止め、ヒ化ガリウム（GaAs）よ
りなる基板の裏面に設けられたこの開口には、ヒ
ートシンク等と兼用される背面配線を伸延してお
き、一方、上記の他の化合物半導体層をなすアル
ミニウムガリウムヒ素（AlGaAs）層の厚さを正
確に制御しておけば、抵抗、キヤパシタ等の値を
正確に制御できるので、容易に立体構造を有する
受動素子を形成することができるとの着想にもと
づき、この着想を具体化して、本発明を完成した
ものである。
（GaAs）よりなる基板上に、このヒ化ガリウム
（GaAs）とはエツチングレートの異なる他の化
合物半導体であるアルミニウムガリウムヒ素
（AlGaAs）よりなる層を形成したのち、上記の
基板の裏面からエツチングをなし、このとき、こ
のエツチングの進行を、上記の基板をなすヒ化ガ
リウム（GaAs）と上記他の化合物半導体層をな
すアルミニウムガリウムヒ素（AlGaAs）とのエ
ツチングレートの差を利用して上記他の化合物半
導体層（アルミニウムガリウムヒ素（AlGaAs）
層）の下面にて止め、ヒ化ガリウム（GaAs）よ
りなる基板の裏面に設けられたこの開口には、ヒ
ートシンク等と兼用される背面配線を伸延してお
き、一方、上記の他の化合物半導体層をなすアル
ミニウムガリウムヒ素（AlGaAs）層の厚さを正
確に制御しておけば、抵抗、キヤパシタ等の値を
正確に制御できるので、容易に立体構造を有する
受動素子を形成することができるとの着想にもと
づき、この着想を具体化して、本発明を完成した
ものである。
すなわち、半絶縁性のヒ化ガリウム（GaAs）
基板上に、ヒ化ガリウム（GaAs）と格子定数の
マツチングが可能であるアルミニウムガリウムヒ
素（AlGaAs）層を形成することゝし、また、基
板のエツチング法としてジクロロジフルオロメタ
ン（CCl2F2）等を反応性物質としてなすリアク
テイブスパツタエツチング等を使用することゝし
て、本発明を完成したものである。
基板上に、ヒ化ガリウム（GaAs）と格子定数の
マツチングが可能であるアルミニウムガリウムヒ
素（AlGaAs）層を形成することゝし、また、基
板のエツチング法としてジクロロジフルオロメタ
ン（CCl2F2）等を反応性物質としてなすリアク
テイブスパツタエツチング等を使用することゝし
て、本発明を完成したものである。
以下、図面を参照しつゝ、本発明の一実施例に
係る半導体装置の製造方法について説明し、本発
明の構成と特有の効果とを明らかにする。
係る半導体装置の製造方法について説明し、本発
明の構成と特有の効果とを明らかにする。
一例として、半絶縁性のヒ化ガリウム
（GaAs）よりなる基板上に立体構造を有するキ
ヤパシタを形成する工程について述べる。
（GaAs）よりなる基板上に立体構造を有するキ
ヤパシタを形成する工程について述べる。
第１図参照
厚さ400μｍ程度の半絶縁性ヒ化ガリウム
（GaAs）基板１上に、有機金属気相成長法（メ
タルオーガニツク−CVD法）または分子線エピ
タキシヤル結晶成長法（MBE法）等を使用して、
半絶縁性アルミニウムガリウムヒ素（Al0.3Ga0.7
As）よりなる層２を所望の厚さに形成する。こ
の層２の厚さは、製造すべき抵抗の値、キヤパシ
タの容量等によつて決定される。
（GaAs）基板１上に、有機金属気相成長法（メ
タルオーガニツク−CVD法）または分子線エピ
タキシヤル結晶成長法（MBE法）等を使用して、
半絶縁性アルミニウムガリウムヒ素（Al0.3Ga0.7
As）よりなる層２を所望の厚さに形成する。こ
の層２の厚さは、製造すべき抵抗の値、キヤパシ
タの容量等によつて決定される。
なお、この半絶縁性アルミニウムガリウムヒ素
（AlGaAs）層２下には、必要に応じてｎ型アル
ミニウムガリウムヒ素層（図示せず）を配設して
もよい。
（AlGaAs）層２下には、必要に応じてｎ型アル
ミニウムガリウムヒ素層（図示せず）を配設して
もよい。
第２図参照
前記の半絶縁性ヒ化ガリウム（GaAs）基板１
を裏面から機械的及び／または化学的に研磨し、
この半絶縁性ヒ化ガリウム（GaAs）基板１の厚
さを10〜300μｍ所望の値に設定する。
を裏面から機械的及び／または化学的に研磨し、
この半絶縁性ヒ化ガリウム（GaAs）基板１の厚
さを10〜300μｍ所望の値に設定する。
上記の半絶縁性ヒ化ガリウム（GaAs）基板１
の下（裏）面から、アルミニウムガリウムヒ素
（Al0.3Ga0.7As）層２の下面に達する開口３を形
成する。この工程は、ジクロロジフルオロメタン
（CCl2F2）等を反応性ガスとなすリアクテイブス
パツタエツチング法を使用して実行できる。この
とき、ヒ化ガリウム（GaAs）とアルミニウムガ
リウムヒ素（Al0.3Ga0.7As）との上記エツチング
法におけるエツチングレートの比は200：１程度
であるから、ヒ化ガリウム（GaAs）のみの選択
的エツチングが可能となる。
の下（裏）面から、アルミニウムガリウムヒ素
（Al0.3Ga0.7As）層２の下面に達する開口３を形
成する。この工程は、ジクロロジフルオロメタン
（CCl2F2）等を反応性ガスとなすリアクテイブス
パツタエツチング法を使用して実行できる。この
とき、ヒ化ガリウム（GaAs）とアルミニウムガ
リウムヒ素（Al0.3Ga0.7As）との上記エツチング
法におけるエツチングレートの比は200：１程度
であるから、ヒ化ガリウム（GaAs）のみの選択
的エツチングが可能となる。
第３図参照
上記半絶縁性ヒ化ガリウム（GaAs）基板１の
下面に、真空蒸着法を使用して開口３にまで伸延
する金ゲルマニウム（AuGe）よりなるヒートシ
ンク兼背面電極４を形成し、さらに、半絶縁性ア
ルミニウムガリウムヒ素（Al0.3Ga0.7As）層２の
上面にスパツタ成長法とフオトリソグラフイー法
とを使用して、アルミニウム（Al）または金
（Au）、金ゲルマニウム（AuGe）、金ゲルマニウ
ムニツケル（AuGeNi）等よりなる上部電極・配
線５を形成し、本発明の一実施例に関する半導体
装置の立体構造を有するキヤパシタを完成する。
かゝる上部電極・配線５はかゝる半絶縁性ヒ化ガ
リウム（GaAs）基板１の上面に選択的に形成さ
れたｎ型ヒ化ガリウム（GaAs）層（図示せず）
に形成される半導体素子（GaAsFET）のソー
ス、ドレインあるいはゲートの各電極のうちから
選択された電極に接続される。
下面に、真空蒸着法を使用して開口３にまで伸延
する金ゲルマニウム（AuGe）よりなるヒートシ
ンク兼背面電極４を形成し、さらに、半絶縁性ア
ルミニウムガリウムヒ素（Al0.3Ga0.7As）層２の
上面にスパツタ成長法とフオトリソグラフイー法
とを使用して、アルミニウム（Al）または金
（Au）、金ゲルマニウム（AuGe）、金ゲルマニウ
ムニツケル（AuGeNi）等よりなる上部電極・配
線５を形成し、本発明の一実施例に関する半導体
装置の立体構造を有するキヤパシタを完成する。
かゝる上部電極・配線５はかゝる半絶縁性ヒ化ガ
リウム（GaAs）基板１の上面に選択的に形成さ
れたｎ型ヒ化ガリウム（GaAs）層（図示せず）
に形成される半導体素子（GaAsFET）のソー
ス、ドレインあるいはゲートの各電極のうちから
選択された電極に接続される。
上記の工程において、キヤパシタの静電容量は
当然のことながら、半絶縁性アルミニウムガリウ
ムヒ素（Al0.3Ga0.7As）層２の厚さと、上部電極
５、下部電極４との対向面積に依存して決定され
る。一例として、上部電極５と下部電極４との対
向部の形状が１辺が50μｍの正方形であるとき
に、27pF程度の静電容量を得ようとする場合、
上記(2)式において、 Ｃ＝2.7（pF）＝2.7×10-12(F) ε＝12.2×8.854×10-12（Ｆ／ｍ） Ｓ＝502（μm2）＝（50×10-6）2（m2） を代入すると、 ｄ＝εS／Ｃ＝１×10-10（ｍ）＝１（Å） となり、アルミニウムガリウムヒ素（Al0.3Ga0.7
As）の膜厚はかなり小さいものとなるので、使
用されるアルミニウムガリウムヒ素（AlGaAs）
等の化合物半導体の成長速度は膜厚を精度よく制
御するためには、比較的遅いことが望ましい。
当然のことながら、半絶縁性アルミニウムガリウ
ムヒ素（Al0.3Ga0.7As）層２の厚さと、上部電極
５、下部電極４との対向面積に依存して決定され
る。一例として、上部電極５と下部電極４との対
向部の形状が１辺が50μｍの正方形であるとき
に、27pF程度の静電容量を得ようとする場合、
上記(2)式において、 Ｃ＝2.7（pF）＝2.7×10-12(F) ε＝12.2×8.854×10-12（Ｆ／ｍ） Ｓ＝502（μm2）＝（50×10-6）2（m2） を代入すると、 ｄ＝εS／Ｃ＝１×10-10（ｍ）＝１（Å） となり、アルミニウムガリウムヒ素（Al0.3Ga0.7
As）の膜厚はかなり小さいものとなるので、使
用されるアルミニウムガリウムヒ素（AlGaAs）
等の化合物半導体の成長速度は膜厚を精度よく制
御するためには、比較的遅いことが望ましい。
一方、本発明を、立体構造を有する抵抗を含む
半導体装置に適用する場合は、アルミニウムガリ
ウムヒ素（AlGaAs）に所望の導電型を有する不
純物を所望の濃度となるように導入すれば、所望
の値の比抵抗となり、また上記(1)式において、Ｌ
が導電体層の厚さとなるので、これを所望の値と
なすことにより、目的の抵抗値を得ることができ
る。
半導体装置に適用する場合は、アルミニウムガリ
ウムヒ素（AlGaAs）に所望の導電型を有する不
純物を所望の濃度となるように導入すれば、所望
の値の比抵抗となり、また上記(1)式において、Ｌ
が導電体層の厚さとなるので、これを所望の値と
なすことにより、目的の抵抗値を得ることができ
る。
上記の工程によれば、付加的工程をほとんど伴
わず、立体構造を有し、かつ、背面電極との接続
用端子と同一の領域に形成される、抵抗、キヤパ
シタ等の受動素子を有する半導体装置を製造する
ことができ、さらに、抵抗、キヤパシタの直列、
または並列回路も容易に立体構造となすことが可
能であり、抵抗、キヤパシタ等の専用面積を非常
に小さくする、また、不要となすことができ、装
置の高集積化に有効に寄与する。
わず、立体構造を有し、かつ、背面電極との接続
用端子と同一の領域に形成される、抵抗、キヤパ
シタ等の受動素子を有する半導体装置を製造する
ことができ、さらに、抵抗、キヤパシタの直列、
または並列回路も容易に立体構造となすことが可
能であり、抵抗、キヤパシタ等の専用面積を非常
に小さくする、また、不要となすことができ、装
置の高集積化に有効に寄与する。
以上説明せるとおり、本発明に係る半導体装置
の製造方法においては、ヒ化ガリウム（GaAs）
基板上にヒ化ガリウムと格子定数のマツチングが
可能なアルミニウムガリウムヒ素層を形成し、ヒ
化ガリウム基板をエツチングして開口を形成し、
開口に対応するアルミニウムガリウムヒ素層を金
属層をもつて挟んでキヤパシタ形成するので、キ
ヤパシタは立体構造を有し、結果として、チツプ
表面の専用面積を必要とせず、また、アルミニウ
ムガリウムヒ素層よりなる誘電体層に歪みが発生
することがないので、信頼性が著しく向上する
とゝもに、静電容量値を所望の値に正確に制御す
ることができる。
の製造方法においては、ヒ化ガリウム（GaAs）
基板上にヒ化ガリウムと格子定数のマツチングが
可能なアルミニウムガリウムヒ素層を形成し、ヒ
化ガリウム基板をエツチングして開口を形成し、
開口に対応するアルミニウムガリウムヒ素層を金
属層をもつて挟んでキヤパシタ形成するので、キ
ヤパシタは立体構造を有し、結果として、チツプ
表面の専用面積を必要とせず、また、アルミニウ
ムガリウムヒ素層よりなる誘電体層に歪みが発生
することがないので、信頼性が著しく向上する
とゝもに、静電容量値を所望の値に正確に制御す
ることができる。
また、本発明に係る半導体装置の製造方法にお
いては、ヒ化ガリウム（GaAs）基板上にヒ化ガ
リウムと格子定数のマツチングが可能なアルミニ
ウムガリウムヒ素のドープされた層（不純物を含
み抵抗値が有限であるアルミニウムガリウムヒ素
の層）を形成し、ヒ化ガリウム基板をエツチング
して開口を形成し、開口に対応するアルミニウム
ガリウムヒ素層を金属層をもつて挟んで抵抗を形
成するので、抵抗は立体構造を有し、結果とし
て、チツプ表面の専用面積を必要とせず、また、
アルミニウムガリウムヒ素層よりなる誘電体層に
歪みが発生することがないので、信頼性が著しく
向上するとゝもに、抵抗値を所望の値に正確に制
御することができる。
いては、ヒ化ガリウム（GaAs）基板上にヒ化ガ
リウムと格子定数のマツチングが可能なアルミニ
ウムガリウムヒ素のドープされた層（不純物を含
み抵抗値が有限であるアルミニウムガリウムヒ素
の層）を形成し、ヒ化ガリウム基板をエツチング
して開口を形成し、開口に対応するアルミニウム
ガリウムヒ素層を金属層をもつて挟んで抵抗を形
成するので、抵抗は立体構造を有し、結果とし
て、チツプ表面の専用面積を必要とせず、また、
アルミニウムガリウムヒ素層よりなる誘電体層に
歪みが発生することがないので、信頼性が著しく
向上するとゝもに、抵抗値を所望の値に正確に制
御することができる。
第１図〜第３図は、本発明の一実施例に係る半
導体装置におけるキヤパシタの製造方法の主要工
程完了後の基板断面図である。 １……半絶縁性基板（GaAs）、２……半絶縁
性アルミニウムガリウムヒ素（Al0.3Ga0.7As）
層、３……背面電極兼ヒートシンク形成用開口、
４……背面電極ヒートシンク（AuGe）、５……
上部電極（Al）。
導体装置におけるキヤパシタの製造方法の主要工
程完了後の基板断面図である。 １……半絶縁性基板（GaAs）、２……半絶縁
性アルミニウムガリウムヒ素（Al0.3Ga0.7As）
層、３……背面電極兼ヒートシンク形成用開口、
４……背面電極ヒートシンク（AuGe）、５……
上部電極（Al）。
Claims (1)
- 【特許請求の範囲】 １ 半絶縁性または絶縁性のヒ化ガリウム
（GaAs）基板１の一方の主面上に、アルミニウ
ムガリウムヒ素層２を形成する工程と、 前記基板１を、他方の主面から選択的にエツチ
ングして、前記アルミニウムガリウムヒ素層２が
露出した時点で該エツチングを停止して開口３を
形成する工程と、 該開口３を埋めて前記基板１の他方の主面上に
導出される背面電極４を形成する工程と、 前記アルミニウムガリウムヒ素層２上に、前記
開口３に対応して、上部電極５を形成する工程と を含んでなることを特徴とする半導体装置の製造
方法。 ２ 前記アルミニウムガリウムヒ素が絶縁性物質
であり、キヤパシタを構成することを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方
法。 ３ 前記アルミニウムガリウムヒ素が導電性物質
であり、抵抗を構成することを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115114A JPS595655A (ja) | 1982-07-01 | 1982-07-01 | 半導体装置の製造方法 |
| EP83303769A EP0098167B1 (en) | 1982-06-30 | 1983-06-29 | A field-effect semiconductor device |
| DE8383303769T DE3377960D1 (en) | 1982-06-30 | 1983-06-29 | A field-effect semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115114A JPS595655A (ja) | 1982-07-01 | 1982-07-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS595655A JPS595655A (ja) | 1984-01-12 |
| JPH0216587B2 true JPH0216587B2 (ja) | 1990-04-17 |
Family
ID=14654584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115114A Granted JPS595655A (ja) | 1982-06-30 | 1982-07-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595655A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900001394B1 (en) * | 1985-04-05 | 1990-03-09 | Fujitsu Ltd | Super high frequency intergrated circuit device |
| JPH0650407U (ja) * | 1992-03-12 | 1994-07-12 | 勝 赤司 | 装着帯付農業用車椅子 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515290A (en) * | 1978-07-20 | 1980-02-02 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor device |
| JPS5799767A (en) * | 1980-12-11 | 1982-06-21 | Mitsubishi Electric Corp | Semiconductor device |
| JPS57104265A (en) * | 1980-12-19 | 1982-06-29 | Fujitsu Ltd | Semiconductor device |
-
1982
- 1982-07-01 JP JP57115114A patent/JPS595655A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS595655A (ja) | 1984-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472729A (en) | Recrystallized three dimensional integrated circuit | |
| US5378652A (en) | Method of making a through hole in multi-layer insulating films | |
| US4751562A (en) | Field-effect semiconductor device | |
| US4939562A (en) | Heterojunction bipolar transistors and method of manufacture | |
| US3967305A (en) | Multichannel junction field-effect transistor and process | |
| JPS6336566A (ja) | 半導体装置の製造方法 | |
| EP0197861B1 (en) | Microwave monolithic integrated circuit device | |
| US20010042867A1 (en) | Monolithic compound semiconductor integrated circuit and method of forming the same | |
| US4190949A (en) | Method for manufacturing a semiconductor device | |
| US3391023A (en) | Dielecteric isolation process | |
| US4128845A (en) | Semiconductor integrated circuit devices having inverted frustum-shape contact layers | |
| EP0058124A1 (en) | Polycrystalline silicon Schottky diode array and method of manufacturing | |
| US4458215A (en) | Monolithic voltage controlled oscillator | |
| US3271685A (en) | Multipurpose molecular electronic semiconductor device for performing amplifier and oscillator-mixer functions including degenerative feedback means | |
| US4872040A (en) | Self-aligned heterojunction transistor | |
| EP0208294B1 (en) | Three-dimensional integrated circuit | |
| EP0098167B1 (en) | A field-effect semiconductor device | |
| JPH0216587B2 (ja) | ||
| US20250120144A1 (en) | Bipolar transistor structures with cavity below extrinsic base and methods to form same | |
| JPH07326737A (ja) | インピーダンス線路、フィルタ素子、遅延素子および半導体装置 | |
| JP3087278B2 (ja) | モノリシック集積回路素子 | |
| EP0093557B1 (en) | High-speed complementary semiconductor integrated circuit | |
| KR910006751B1 (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| JP2002064183A (ja) | 半導体装置およびその製造方法 | |
| EP0082325A2 (en) | Semiconductor device comprising a metallic conductor |