JPH02166808A - 正弦波発生回路 - Google Patents
正弦波発生回路Info
- Publication number
- JPH02166808A JPH02166808A JP63321190A JP32119088A JPH02166808A JP H02166808 A JPH02166808 A JP H02166808A JP 63321190 A JP63321190 A JP 63321190A JP 32119088 A JP32119088 A JP 32119088A JP H02166808 A JPH02166808 A JP H02166808A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- output
- sine wave
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、主に、サービス無線機や車載・携帯無線機に
用いるトーンスケルチＬＳＩの送信出力に使われる正弦
波発生回路に関するものである。
用いるトーンスケルチＬＳＩの送信出力に使われる正弦
波発生回路に関するものである。
従来の技術
近年、携帯用無線等の送信信号発生として、種々の正弦
波発生回路が使われている。
波発生回路が使われている。
以下に、従来の正弦波発生回路について第６図に示した
ブロック図を参照して説明する。１は発生させる周波数
データを記憶している周波数選択ＲＯＭ、２は周波数選
択ＲＯＭＩの出力データにより、期待される周波数の方
形波を発生させる１２を行う分周回路、６はローパスフ
ィルター（以降、ＬＰＦと記す）として、方形波より正
弦波を発生させるスイッチド・キャパシタ・フィルタ（
以降、ＳＣＦと記す）である。
ブロック図を参照して説明する。１は発生させる周波数
データを記憶している周波数選択ＲＯＭ、２は周波数選
択ＲＯＭＩの出力データにより、期待される周波数の方
形波を発生させる１２を行う分周回路、６はローパスフ
ィルター（以降、ＬＰＦと記す）として、方形波より正
弦波を発生させるスイッチド・キャパシタ・フィルタ（
以降、ＳＣＦと記す）である。
以上のように構成された正弦波発生回路について、以下
にその動作を説明する。
にその動作を説明する。
まず、必要な周波数に対応した、設定データを周波数選
択ＲＯＭＩに入力することにより、プログラマブルカウ
ンタ２に周波数設定データが入力・される。ここで、周
波数選択ＲＯＭ１を用いるのは、１２ビツトのプログラ
マブルカウンタ２０ビツトの値を十分大きくとって、周
波数設定値の精度を十分上げるようにするために、いち
いち、１２ビット全部を設定しなくてもあらかじめ必要
な値を決めておくためである。
択ＲＯＭＩに入力することにより、プログラマブルカウ
ンタ２に周波数設定データが入力・される。ここで、周
波数選択ＲＯＭ１を用いるのは、１２ビツトのプログラ
マブルカウンタ２０ビツトの値を十分大きくとって、周
波数設定値の精度を十分上げるようにするために、いち
いち、１２ビット全部を設定しなくてもあらかじめ必要
な値を決めておくためである。
次にプログラマブルカウンタ２へのクロック信号ＣＫ２
としては、所望の周波数の精度を上げるために、十分高
い周波数、通常、４．２ＭＨｚ程度の水晶発信信号を用
いる。プログラマブルカウンタ２の出力は、５ＣＦ６の
クロック信号および分周回路３の方形波データとして使
われる。分周回路３は１．Ｓ ＣＦ ６のＬＰＦで十分
高域成分を落と次数の大きい分周を行う。
としては、所望の周波数の精度を上げるために、十分高
い周波数、通常、４．２ＭＨｚ程度の水晶発信信号を用
いる。プログラマブルカウンタ２の出力は、５ＣＦ６の
クロック信号および分周回路３の方形波データとして使
われる。分周回路３は１．Ｓ ＣＦ ６のＬＰＦで十分
高域成分を落と次数の大きい分周を行う。
以上の一連の動作により、周波数選択ＲＯＭ１、プログ
ラマブルカウンタ２、分周回路３により、必要な周波数
の方形波を発生させ、５ＣＦ６のＬＰＦで、方形波の高
調波成分を取り除き、基本波の正弦波を取り出すことに
より、所望の周波数の正弦波を発生させる。
ラマブルカウンタ２、分周回路３により、必要な周波数
の方形波を発生させ、５ＣＦ６のＬＰＦで、方形波の高
調波成分を取り除き、基本波の正弦波を取り出すことに
より、所望の周波数の正弦波を発生させる。
発明が解決しようとする課題
しかしながら、上記の従来の構成では、方形波の本来持
っている基本正弦波以外の高調波成分が大きいために、
ＬＰＦとしての５ＣＦ６は一３０ｄＢ１０ｃｔ以下の急
峻な減衰傾度を有する必要があり、その上、５ＣＦ６で
、ストップバンド領域を、−３０ｄＢ以下にするには、
ＬＰＦの次数を大きくしなければならない。しかし、次
数を上げていっても、減衰量はわずかである。従って、
従来の構成では、歪率を一２５ｄＢ以下にすることが、
困難であるという欠点を有していた。
っている基本正弦波以外の高調波成分が大きいために、
ＬＰＦとしての５ＣＦ６は一３０ｄＢ１０ｃｔ以下の急
峻な減衰傾度を有する必要があり、その上、５ＣＦ６で
、ストップバンド領域を、−３０ｄＢ以下にするには、
ＬＰＦの次数を大きくしなければならない。しかし、次
数を上げていっても、減衰量はわずかである。従って、
従来の構成では、歪率を一２５ｄＢ以下にすることが、
困難であるという欠点を有していた。
本発明は、上記の従来の課題を解決するもので、歪率の
小さい任意の周波数を発生させることのできる正弦波発
生回路を提供することを目的とするものである。
小さい任意の周波数を発生させることのできる正弦波発
生回路を提供することを目的とするものである。
課題を解決するための手段
本発明の正弦波発生回路は、周波数選択ＲＯＭに接続さ
れたｍビットのプログラマブルカウンタと、ＬＰＦとし
て働＜ＳＣＦとの間に、ｎビットのディジタル補間フィ
ルタとｎビットのＤ／Ａ変換器（以降ＤＡＣと記す）を
縦続接続させるとともに、ｍビットのプログラマブルカ
ウンタの出力信号またはその分周信号の出力端子を、ｎ
ビットディジタル補間フィルタとＳＣＦの各々の基準ク
ロック信号の入力端子に接続させ、さらに、入力可能な
ディジタル信号の最小値から最大値までのうち、任意の
１最小桁のビット（ＬＳＢ）の増減に対するアナログ出
力が少なくとも２種類の値を得ることのできるＤＡＣで
あるものである。
れたｍビットのプログラマブルカウンタと、ＬＰＦとし
て働＜ＳＣＦとの間に、ｎビットのディジタル補間フィ
ルタとｎビットのＤ／Ａ変換器（以降ＤＡＣと記す）を
縦続接続させるとともに、ｍビットのプログラマブルカ
ウンタの出力信号またはその分周信号の出力端子を、ｎ
ビットディジタル補間フィルタとＳＣＦの各々の基準ク
ロック信号の入力端子に接続させ、さらに、入力可能な
ディジタル信号の最小値から最大値までのうち、任意の
１最小桁のビット（ＬＳＢ）の増減に対するアナログ出
力が少なくとも２種類の値を得ることのできるＤＡＣで
あるものである。
作用
この構成により、ｍビットのプログラマブルカウンタの
出力信号の方形波は、分周回路により適切な周波数とな
り、ディジタル補間フィルタを通過後、方形波の持つ高
調波成分を除いたｎビットのディジタル信号となり、こ
のｎビットディジタル信号をｎビットＤＡＣにより、正
弦波に近づいたアナログ信号に変換し、前記プログラマ
ブルカウンタの出力信号を基準クロック信号とするＳＣ
ＦのＬＰＦにより、最終的に歪の少ない正弦波を発生さ
せることができる。
出力信号の方形波は、分周回路により適切な周波数とな
り、ディジタル補間フィルタを通過後、方形波の持つ高
調波成分を除いたｎビットのディジタル信号となり、こ
のｎビットディジタル信号をｎビットＤＡＣにより、正
弦波に近づいたアナログ信号に変換し、前記プログラマ
ブルカウンタの出力信号を基準クロック信号とするＳＣ
ＦのＬＰＦにより、最終的に歪の少ない正弦波を発生さ
せることができる。
実施例
本発明の正弦波発生回路の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
第１図は、本発明の正弦波発生回路のブロック図を示す
ものである。この回路ブロックは、発生させる周波数の
データを記憶している周波数選択ＲＯＭＩを入力データ
に基づいて所望の周波数の方形波を発生させるプログラ
マブルカウンタ２に接続し、プログラマブルカウンタ２
の出力端子を分周回路３の入力端子と５ＣＦ６のクロッ
ク端子に接続し、」−分周される分周回路の出力端子を
２ビツトのディジタル補間フィルタ４の入力端子に、Ｔ
分周される出力端子を２ビツトのディジタル補間フィル
タ４のクロック端子に接続し、２ビット出力のディジタ
ル補間フィルタ４の出力端子を２ビツトのＤＡＣの入力
端子に接続し、ＤＡＣの出力端子を５ＣＦ６の入力端子
に接続した構成である。なお、２ビツトＤＡＣ５には、
クロック信号を使用するＤＡＣでないので、１２ビツト
プログラマブルカウンタの出力信号を使っていない。
ものである。この回路ブロックは、発生させる周波数の
データを記憶している周波数選択ＲＯＭＩを入力データ
に基づいて所望の周波数の方形波を発生させるプログラ
マブルカウンタ２に接続し、プログラマブルカウンタ２
の出力端子を分周回路３の入力端子と５ＣＦ６のクロッ
ク端子に接続し、」−分周される分周回路の出力端子を
２ビツトのディジタル補間フィルタ４の入力端子に、Ｔ
分周される出力端子を２ビツトのディジタル補間フィル
タ４のクロック端子に接続し、２ビット出力のディジタ
ル補間フィルタ４の出力端子を２ビツトのＤＡＣの入力
端子に接続し、ＤＡＣの出力端子を５ＣＦ６の入力端子
に接続した構成である。なお、２ビツトＤＡＣ５には、
クロック信号を使用するＤＡＣでないので、１２ビツト
プログラマブルカウンタの出力信号を使っていない。
第２図に、本実施例の２ビツト出力のディジタル補間フ
ィルタ４の具体的な回路図を示す。この回路は、入力端
子ＤＰＩ、出力端子ＤＦＯＩとＤＦＯ２、Ｄフリップフ
ロップ４１と４２、全加算器（フルアダー〉４３および
Ｄフリップフロップ４１と４２のクロック信号入力端子
ＣＫ４とで構成されている。なお、第３図に、第２図に
示した２ビツトデイジタルフイルタ４のタイミングチャ
ートを示す。第３図において（Ａ）はクロック信号入力
端子ＣＫ４に入力される信号の波形図、（Ｂ）は入力端
子ＤＦＩに入力される信号の波形図、（Ｃ）はフルアダ
ー４の入力端子Ａに入力される信号の波形図、（Ｄ）は
フルアダー４の入力端子Ｂに入力される信号の波形図、
（Ｅ）は出力端子ＤＦＯ２の出力波形図、（Ｆ）は出力
端子ＤＦＯＩの出力波形図である。次に、第４図に本実
施例の２ビ、ットＤＡＣ５の具体的な回路図を示す。こ
の回路は入力端子ＤＡＩＩとＤＡＩ２、出力端子ＤＡＯ
ＵＴ１Ｖｏ。
ィルタ４の具体的な回路図を示す。この回路は、入力端
子ＤＰＩ、出力端子ＤＦＯＩとＤＦＯ２、Ｄフリップフ
ロップ４１と４２、全加算器（フルアダー〉４３および
Ｄフリップフロップ４１と４２のクロック信号入力端子
ＣＫ４とで構成されている。なお、第３図に、第２図に
示した２ビツトデイジタルフイルタ４のタイミングチャ
ートを示す。第３図において（Ａ）はクロック信号入力
端子ＣＫ４に入力される信号の波形図、（Ｂ）は入力端
子ＤＦＩに入力される信号の波形図、（Ｃ）はフルアダ
ー４の入力端子Ａに入力される信号の波形図、（Ｄ）は
フルアダー４の入力端子Ｂに入力される信号の波形図、
（Ｅ）は出力端子ＤＦＯ２の出力波形図、（Ｆ）は出力
端子ＤＦＯＩの出力波形図である。次に、第４図に本実
施例の２ビ、ットＤＡＣ５の具体的な回路図を示す。こ
の回路は入力端子ＤＡＩＩとＤＡＩ２、出力端子ＤＡＯ
ＵＴ１Ｖｏ。
電源端子とＶＳＳ電源端子間に直列に接続された抵抗５
０１，５０２および５０３、アナログ電圧を出力端子Ｄ
ＡＯＵＴとにつなぐアナログスイッチ５１１〜５１４．
２人力ＮＡＮＤゲート５２１〜５２４およびインバータ
５２５〜５３０とで構成されている。
０１，５０２および５０３、アナログ電圧を出力端子Ｄ
ＡＯＵＴとにつなぐアナログスイッチ５１１〜５１４．
２人力ＮＡＮＤゲート５２１〜５２４およびインバータ
５２５〜５３０とで構成されている。
以上のように構成された正弦波発生回路について、以下
にその動作を説明する。
にその動作を説明する。
まず、周波数選択ＲＯＭ１に、あらかじめ蓄わえられた
必要数の周波数データのうち、設定入力データに対応し
た周波数データを１２ビツトのプログラマブルカウンタ
２に入力する。１２ビツトのプログラマブルカウンタ２
は、前記従来例と同様に、所望の周波数に比べ十分高い
周波数のクロック信号で動作する。そして、プログラマ
ブルカウンタ２より発生する方形波を、以下につながる
ディジタルフィルタ４、ＤＡＣ５および、５ＣＦ６の所
望の正弦波の元のデータおよび５ＣＦ６のクロック信号
として用いる。
必要数の周波数データのうち、設定入力データに対応し
た周波数データを１２ビツトのプログラマブルカウンタ
２に入力する。１２ビツトのプログラマブルカウンタ２
は、前記従来例と同様に、所望の周波数に比べ十分高い
周波数のクロック信号で動作する。そして、プログラマ
ブルカウンタ２より発生する方形波を、以下につながる
ディジタルフィルタ４、ＤＡＣ５および、５ＣＦ６の所
望の正弦波の元のデータおよび５ＣＦ６のクロック信号
として用いる。
ディジタル補間フィルタ４のクロック信号としての入力
データとして用いる。第２図と第３図に示すように、デ
ィジタル補間フィルタ４は、入力端子ＤＰＩにクロック
信号入力端子ＣＫ ４に入力される信号の４倍の周期の
データを入力することにより、出力端子ＤＦＯＩとＤＦ
Ｏ２に２ビツトのバイナリデータを出力させる。このデ
ータを第４図に示すＤＡＣ５の入力端子ＤＡＩＩとＤＡ
Ｉ２に入力し、その出力信号を出力端子ＤＡＯＵＴより
出力する。ここで、分圧抵抗５０１，５０２および５０
３の抵抗比率を Ｒｓｏ＋ ： Ｒ５０２： Ｒ５０３＝ ３ ： ４
： ３とする。こうすることにより出力端子ＤＡＣＯＵ
Ｔから、第５図で示すような本実施例のＤＡＣの出力波
形７の信号が出力される。そして、その信号を５ＣＦ６
のＬＰＦに通すことにより、第５図に示すように、理想
正弦波により近づいた正弦波８を発生させることができ
る。なお、参考のために第５図に分圧抵抗５０１〜５０
３の抵抗値を均等にした場合の均等出力ＤＡＣの出力波
形９を示す。
データとして用いる。第２図と第３図に示すように、デ
ィジタル補間フィルタ４は、入力端子ＤＰＩにクロック
信号入力端子ＣＫ ４に入力される信号の４倍の周期の
データを入力することにより、出力端子ＤＦＯＩとＤＦ
Ｏ２に２ビツトのバイナリデータを出力させる。このデ
ータを第４図に示すＤＡＣ５の入力端子ＤＡＩＩとＤＡ
Ｉ２に入力し、その出力信号を出力端子ＤＡＯＵＴより
出力する。ここで、分圧抵抗５０１，５０２および５０
３の抵抗比率を Ｒｓｏ＋ ： Ｒ５０２： Ｒ５０３＝ ３ ： ４
： ３とする。こうすることにより出力端子ＤＡＣＯＵ
Ｔから、第５図で示すような本実施例のＤＡＣの出力波
形７の信号が出力される。そして、その信号を５ＣＦ６
のＬＰＦに通すことにより、第５図に示すように、理想
正弦波により近づいた正弦波８を発生させることができ
る。なお、参考のために第５図に分圧抵抗５０１〜５０
３の抵抗値を均等にした場合の均等出力ＤＡＣの出力波
形９を示す。
以上のように本実施例によれば、１２ビツトプログラマ
ブルカウンタ２と、５ＣＦ６のＬＰＦとの間に、ディジ
タル補間フィルタ４とアナログ出力に重み付けの異なる
ＤＡＣ５を設け、１２ビツトプログラマブルカウンタ２
の出力信号を基準クロック信号として５ＣＦ６に連動さ
せ、また分周４のクロック信号として連動させることに
より、ディジタル補間フィルタ４およびＤＡＣ５を単に
プログラマブルカウンタ２と５ＣＦ６の間に追加しただ
けと異なり、所望の任意の周波数に対して、プログラマ
ブルカウンタ出力の方形波から、高調波を同じ割合で取
り除くことができる。また、ＤＡＣ５を、任意のＩＬＳ
Ｂの増減に対して、出力されるアナログ量の重み付けを
かえることにより、Ｄ／Ａ変換の結果が、通常のＩＬＳ
Ｂ変化のアナログ出力量の均等なりＡＣに比べ、少なく
とも約３％、より理想正弦波に近い疑似正弦波を作るこ
とができ、次に、５ＣＦ６のＬＰＦを通す事により、最
終的に、従来の正弦波発生回路に比ベロｄＢ以上歪の少
ない正弦波を作ることができる。また、以上の効果によ
り、５ＣＦ６のＬＰＦの負担を軽くすることができ、回
路の簡素化及びそれに伴なう他の特性改善、例えば急峻
なゲイン特性だけでな（、位相特性をも考慮することが
図られることができる。
ブルカウンタ２と、５ＣＦ６のＬＰＦとの間に、ディジ
タル補間フィルタ４とアナログ出力に重み付けの異なる
ＤＡＣ５を設け、１２ビツトプログラマブルカウンタ２
の出力信号を基準クロック信号として５ＣＦ６に連動さ
せ、また分周４のクロック信号として連動させることに
より、ディジタル補間フィルタ４およびＤＡＣ５を単に
プログラマブルカウンタ２と５ＣＦ６の間に追加しただ
けと異なり、所望の任意の周波数に対して、プログラマ
ブルカウンタ出力の方形波から、高調波を同じ割合で取
り除くことができる。また、ＤＡＣ５を、任意のＩＬＳ
Ｂの増減に対して、出力されるアナログ量の重み付けを
かえることにより、Ｄ／Ａ変換の結果が、通常のＩＬＳ
Ｂ変化のアナログ出力量の均等なりＡＣに比べ、少なく
とも約３％、より理想正弦波に近い疑似正弦波を作るこ
とができ、次に、５ＣＦ６のＬＰＦを通す事により、最
終的に、従来の正弦波発生回路に比ベロｄＢ以上歪の少
ない正弦波を作ることができる。また、以上の効果によ
り、５ＣＦ６のＬＰＦの負担を軽くすることができ、回
路の簡素化及びそれに伴なう他の特性改善、例えば急峻
なゲイン特性だけでな（、位相特性をも考慮することが
図られることができる。
なお、本実施例では、ディジタル補間フィルタ４を２ビ
ツト出力の回路構成をとったが、３ビツト、４ビツト等
の高次の補間フィルタを使って構成してもよい。また、
その時、ディジタル補間フィルタ４のクロック信号とし
て、プログラマブルカウンタ２の出力信号を分周した信
号を使わな（とも、プログラマブルカウンタ２の出力信
号を直接クロック信号として、使ってもよい。また、本
実施例では、ＤＡＣ５として、抵抗分割型のＤＡＣ５を
使ったが、電流源加算型のＤＡＣ等の別の方式のＤＡＣ
を使ってもよい。また、ＤＡＣとしてクロック信号を用
いるものであれば、プログラマブルカウンタ２の出力信
号をクロック信号として用いてもよい。さらに本実施例
では、周波数設定にＲＯＭを使用したがＲＡＭ等の他の
記憶装置を用いてもよい。
ツト出力の回路構成をとったが、３ビツト、４ビツト等
の高次の補間フィルタを使って構成してもよい。また、
その時、ディジタル補間フィルタ４のクロック信号とし
て、プログラマブルカウンタ２の出力信号を分周した信
号を使わな（とも、プログラマブルカウンタ２の出力信
号を直接クロック信号として、使ってもよい。また、本
実施例では、ＤＡＣ５として、抵抗分割型のＤＡＣ５を
使ったが、電流源加算型のＤＡＣ等の別の方式のＤＡＣ
を使ってもよい。また、ＤＡＣとしてクロック信号を用
いるものであれば、プログラマブルカウンタ２の出力信
号をクロック信号として用いてもよい。さらに本実施例
では、周波数設定にＲＯＭを使用したがＲＡＭ等の他の
記憶装置を用いてもよい。
発明の効果
以上のように本発明は、ｍビットのプログラマブルカウ
ンタとＳＣＦのＬＰＦとの間に、ｎビット出力のディジ
タル補間フィルタと、ｎビットの出力に重み付けされた
ＤＡＣを接続し、ｍビットプログラマブルカウンタの出
力信号を基準信号として、ディジタル補間フィルタとｎ
ビットＤＡＣおよびＳＣＦを連動する構成にし、前記ｎ
ビットデイタル補間フィルタおよびＤＡＣを簡単な回路
で構成しても十分、歪の少ない任意の周波数の正弦波を
発生させることができ、ＬＳＩ化において優れた正弦波
発生回路を実現できるものである。
ンタとＳＣＦのＬＰＦとの間に、ｎビット出力のディジ
タル補間フィルタと、ｎビットの出力に重み付けされた
ＤＡＣを接続し、ｍビットプログラマブルカウンタの出
力信号を基準信号として、ディジタル補間フィルタとｎ
ビットＤＡＣおよびＳＣＦを連動する構成にし、前記ｎ
ビットデイタル補間フィルタおよびＤＡＣを簡単な回路
で構成しても十分、歪の少ない任意の周波数の正弦波を
発生させることができ、ＬＳＩ化において優れた正弦波
発生回路を実現できるものである。
第１図は、本発明の正弦波発生回路の実施例を示すブロ
ック図、第２図は、本発明の実施例における２ビット出
力ディジタル補間フィルタの具体的な回路図、第３図は
、第２図のディジタル補間フィルタのタイミングチャー
ト、第４図は、本発明の実施例における２ビツトＤＡＣ
の回路図、第５図は、本発明の２ビツトＤＡＣの出力特
性図、第６図は、従来の正弦波発生回路のブロック図で
ある。 １・・・・・・周波数選択ＲＯＭ１２・・・・・・プロ
グラマブルカウンタ、３・・・・・・分周回路、４・・
・・・・２ビツトのディジタル補間フィルタ、５・・・
・・・ＤＡＣ，６・・・・・・ＳＣＦ、７・・・・・・
本実施例のＤＡＣの出力波形、８・・・・・・正弦波、
９・・・・・・均等出力ＤＡＣの出力波形、４１．４２
・・・・・・Ｄ−フリップフロップ、４３・・・・・・
全加算器、５０１，５０２，５０３・・・・・・分圧抵
抗、５１１，５１２，５１３，５１４・・・・・・アナ
ログスイッチ、５２１，５２２，５２３，５２４・・・
・・・２人力ＮＡＮＤ回路、５２５，５２６，５２７゜
５２８．５２９，５３０・・・・・・インバータ回路、
ＤＰｌ、ＤＡＩｌ、ＤＡＩ２・・・・・・入力端子、Ｄ
ＦＯＩ、ＤＦＯ２，ＤＡＯＵＴ・・・・・・出力端子、
ＣＫ４・・・・・・クロック信号入力端子。 代理人の氏名 弁理士 粟野重孝 ほか１名嘉 図 波 Ｓ−Ｄ／Ａ費夜、器、（ｐＡＣ） 第 図 第 図 （戸） ＤＦｏｌ クー−−２衣大ｊ龜ｊｌのＤＡＣ 渠 区
ック図、第２図は、本発明の実施例における２ビット出
力ディジタル補間フィルタの具体的な回路図、第３図は
、第２図のディジタル補間フィルタのタイミングチャー
ト、第４図は、本発明の実施例における２ビツトＤＡＣ
の回路図、第５図は、本発明の２ビツトＤＡＣの出力特
性図、第６図は、従来の正弦波発生回路のブロック図で
ある。 １・・・・・・周波数選択ＲＯＭ１２・・・・・・プロ
グラマブルカウンタ、３・・・・・・分周回路、４・・
・・・・２ビツトのディジタル補間フィルタ、５・・・
・・・ＤＡＣ，６・・・・・・ＳＣＦ、７・・・・・・
本実施例のＤＡＣの出力波形、８・・・・・・正弦波、
９・・・・・・均等出力ＤＡＣの出力波形、４１．４２
・・・・・・Ｄ−フリップフロップ、４３・・・・・・
全加算器、５０１，５０２，５０３・・・・・・分圧抵
抗、５１１，５１２，５１３，５１４・・・・・・アナ
ログスイッチ、５２１，５２２，５２３，５２４・・・
・・・２人力ＮＡＮＤ回路、５２５，５２６，５２７゜
５２８．５２９，５３０・・・・・・インバータ回路、
ＤＰｌ、ＤＡＩｌ、ＤＡＩ２・・・・・・入力端子、Ｄ
ＦＯＩ、ＤＦＯ２，ＤＡＯＵＴ・・・・・・出力端子、
ＣＫ４・・・・・・クロック信号入力端子。 代理人の氏名 弁理士 粟野重孝 ほか１名嘉 図 波 Ｓ−Ｄ／Ａ費夜、器、（ｐＡＣ） 第 図 第 図 （戸） ＤＦｏｌ クー−−２衣大ｊ龜ｊｌのＤＡＣ 渠 区
Claims (3)
- （１）周波数選択記憶装置に接続されたｍビットのプロ
グラマブルカウンタと、ローパスフィルタとして働くス
イッチド・キャパシタ・フィルタとの間に、ｎビット出
力のディジタル補間フィルタとｎビットのＤ／Ａ変換器
が、縦続接続されていることを特徴とする正弦波発生回
路。 - （２）ｍビットプログラマブルカウンタの出力信号また
はその分周信号の出力端子を、ｎビットディジタル補間
フィルタとスイッチド・キャパシタ・フィルタの各々の
基準クロック信号入力端子に接続させることを特徴とす
る特許請求の範囲第（１）項記載の正弦波発生回路。 - （３）入力可能なディジタル信号の最小値から最大値ま
でのうち、任意のＩＬＳＢの増減に対するアナログ出力
が、少なくとも２種類の値を得ることのできるＤ／Ａ変
換器であることを特徴とする特許請求の範囲第（１）項
記載の正弦波発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63321190A JPH02166808A (ja) | 1988-12-20 | 1988-12-20 | 正弦波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63321190A JPH02166808A (ja) | 1988-12-20 | 1988-12-20 | 正弦波発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02166808A true JPH02166808A (ja) | 1990-06-27 |
Family
ID=18129792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63321190A Pending JPH02166808A (ja) | 1988-12-20 | 1988-12-20 | 正弦波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02166808A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514425A (ja) * | 1991-06-28 | 1993-01-22 | Kenwood Corp | Ｍｓｋ変調器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59138102A (ja) * | 1983-01-27 | 1984-08-08 | Toshiba Corp | 正弦波発生回路 |
| JPS6116601A (ja) * | 1984-07-02 | 1986-01-24 | Nec Corp | 正弦波発生回路 |
-
1988
- 1988-12-20 JP JP63321190A patent/JPH02166808A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59138102A (ja) * | 1983-01-27 | 1984-08-08 | Toshiba Corp | 正弦波発生回路 |
| JPS6116601A (ja) * | 1984-07-02 | 1986-01-24 | Nec Corp | 正弦波発生回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514425A (ja) * | 1991-06-28 | 1993-01-22 | Kenwood Corp | Ｍｓｋ変調器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3419484B2 (ja) | 変調器、送信器 | |
| SE516301C2 (sv) | N-fraktionell frekvenssyntes med restfelsrättning | |
| JP4141248B2 (ja) | スペクトラム拡散クロック発生回路 | |
| KR20010040927A (ko) | 송신기 | |
| JP2836526B2 (ja) | 周波数シンセサイザ | |
| US5812831A (en) | Method and apparatus for pulse width modulation | |
| JPH0787376B2 (ja) | デルタ変調符号の復号装置 | |
| JP3649874B2 (ja) | 分周回路 | |
| US5418734A (en) | Finely adjustable signal wave forming circuit including complementary clock signal counters | |
| US5202846A (en) | Prime number spur reduction for digital synthesis | |
| JP2619961B2 (ja) | Ｐｗｍ方式ディジタルアナログ変換器用クロック発生装置 | |
| JPH1084281A (ja) | Ｄａ変換装置 | |
| Ryabov et al. | Direct digital synthesizer with fast frequency tuning | |
| KR102816978B1 (ko) | 디지털-아날로그 변환기 | |
| KR100422394B1 (ko) | 짝수차항 고조파 주파수 체배기를 이용한 광대역 직접디지털 주파수 합성기 | |
| JP2891602B2 (ja) | ディジタル・シンセサイザ | |
| JPS62225027A (ja) | 可変分周器 | |
| SU1714785A2 (ru) | Формирователь случайных сигналов | |
| JPS6128422Y2 (ja) | ||
| SU1737698A1 (ru) | Цифровой синтезатор частот | |
| JP2907108B2 (ja) | 周波数合成回路 | |
| JPH0697831A (ja) | デジタル／アナログ変換器 | |
| JPH07135469A (ja) | Ｄ／ａ変換器 | |
| US20200382131A1 (en) | Waveform synthesizer using multiple digital-to-analog converters | |
| JPS6198024A (ja) | デジタル・アナログ変換装置 |