JPS6116601A - 正弦波発生回路 - Google Patents
正弦波発生回路Info
- Publication number
- JPS6116601A JPS6116601A JP59136769A JP13676984A JPS6116601A JP S6116601 A JPS6116601 A JP S6116601A JP 59136769 A JP59136769 A JP 59136769A JP 13676984 A JP13676984 A JP 13676984A JP S6116601 A JPS6116601 A JP S6116601A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sine wave
- output
- frequency
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001934 delay Effects 0.000 abstract description 3
- 239000000284 extract Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野） ゛
本発明は入力波形に同期した正弦波出力を得る正弦波発
生回路に関する。
生回路に関する。
（従来技術）
従来、このように入力方形波と正弦波発生回路の出力を
同期させる回路としては、第４図に示す回路がある。可
変分周回路ｌは、入力端子５からのクロックが方形波入
力のＮ倍となる様にセットしておく。この可変分周回路
１の出力は、Ｎ段の階段状の疑似正弦波発生回路２に供
給される。一方、同期回路３は、入力端子６からの方形
波と疑・似正弦波発生回路２の正弦波出力との位相を比
較し、方形波の位相が進んでいる時は、可変分周回路１
０分周率が設定値よシも低くなるようにし、また方形波
の位相が遅れている時は、可変分周回路１のカウントを
１回ストップさせることによりて位相を合せている。
同期させる回路としては、第４図に示す回路がある。可
変分周回路ｌは、入力端子５からのクロックが方形波入
力のＮ倍となる様にセットしておく。この可変分周回路
１の出力は、Ｎ段の階段状の疑似正弦波発生回路２に供
給される。一方、同期回路３は、入力端子６からの方形
波と疑・似正弦波発生回路２の正弦波出力との位相を比
較し、方形波の位相が進んでいる時は、可変分周回路１
０分周率が設定値よシも低くなるようにし、また方形波
の位相が遅れている時は、可変分周回路１のカウントを
１回ストップさせることによりて位相を合せている。
この回路には以下のような問題がある。
１）出力１周期ごとに比較しながら位相を合わせていく
ので、同期をとるのに時間がかかる。
ので、同期をとるのに時間がかかる。
２）同期回路によって位相を比較したシ、可変分周回路
の分周数を変えたシ１時ストップさせたルするための回
路が複雑になる。
の分周数を変えたシ１時ストップさせたルするための回
路が複雑になる。
３）回路を簡単にするため、１周期ごとに基本クロック
を１個づつ補正していては同期時間がかかシ、また、あ
らかじめ１に設定する値を入力方形波の周波数に近い位
にしておかないと補正できない。
を１個づつ補正していては同期時間がかかシ、また、あ
らかじめ１に設定する値を入力方形波の周波数に近い位
にしておかないと補正できない。
４）１回の補正量を大きくすると、高い同期精度を得る
ことができない。
ことができない。
（発明の目的）
本発明の目的は、このような問題点を解決し、周波数差
が２〜３％の周波数範囲内にある方形波に同期した正弦
波を比較的簡単な回路でかつ任意の位相差をもって形成
できる正弦波発生回路を提供することにある。
が２〜３％の周波数範囲内にある方形波に同期した正弦
波を比較的簡単な回路でかつ任意の位相差をもって形成
できる正弦波発生回路を提供することにある。
（発明の構成）
本発明の正弦波発生回路は、入力された方形波を微分す
る微分回路と、この微分回路の出力パルスに所定遅延を
与える可変分周回路と、この可変分周回路の出力によっ
てリセットされ所定クロックを分周して基準周波数の矩
形波を出力する固定分周回路と、この固定分周回路の出
力に従って階段状の正弦波を形成し前記可変分周回路の
出力によってリセットされる疑似正弦波発生回路と、こ
の疑似正弦波発生回路の出力周波数成分を抽出するフィ
ルタとを含み構成される。
る微分回路と、この微分回路の出力パルスに所定遅延を
与える可変分周回路と、この可変分周回路の出力によっ
てリセットされ所定クロックを分周して基準周波数の矩
形波を出力する固定分周回路と、この固定分周回路の出
力に従って階段状の正弦波を形成し前記可変分周回路の
出力によってリセットされる疑似正弦波発生回路と、こ
の疑似正弦波発生回路の出力周波数成分を抽出するフィ
ルタとを含み構成される。
（実施例）
次に本発明を図面によシ詳細に説明する。
第１図は本発明の一実施例のブロック図、第２図１８）
〜げ）は第１図の動作を説明するタイムチャート、第３
図ｆａ）、 ｆｂ）、 （Ｃ）は第１図の出力波形図で
ある。図において、２はＮ段階の疑似正弦波発生回路で
、Ｎ回のクロック入力で１周期の階段状正弦波を発生す
る。また、分周回路ｌＯは入力端子５からの基本クロッ
クを分周して、方形波入力周波数の採シうる値の範囲の
中心付近の周波数のＮ倍の周波数のクロックが出力され
る。
〜げ）は第１図の動作を説明するタイムチャート、第３
図ｆａ）、 ｆｂ）、 （Ｃ）は第１図の出力波形図で
ある。図において、２はＮ段階の疑似正弦波発生回路で
、Ｎ回のクロック入力で１周期の階段状正弦波を発生す
る。また、分周回路ｌＯは入力端子５からの基本クロッ
クを分周して、方形波入力周波数の採シうる値の範囲の
中心付近の周波数のＮ倍の周波数のクロックが出力され
る。
２個のＤフリップフロップ１１．１２と０几ゲー）１３
からなる微分回路は、端子６から入力した方形波（第２
図（ａ））の立上シを検出してパルスを出力する（第２
図（ｂ））。この出力（微分）パルスによってカウンタ
１４はクロック入力のカウントを始め、設定された一定
数の基本クロックをカウントするが、この回路は微分パ
ルスを遅延させる可変分周回路に相当する。このカウン
トした後（第２図（Ｃ））、Ｄフリップフロップ１６の
出方をハイレベルｒｌＪとし、同時に基本クロックのゲ
ート１５を閉じてカウントをストップさせる。Ｄフリッ
プ７０ツブ１６．１７とＯＲゲート１８はカウンタ１４
からの出力を検出してパルスを発生させ（第２図（ｄ）
’） 、このパルスによって分周回路ｌおよび疑似正
弦波発生回路２をリセットする。分周回路ＩＯはこのリ
セットされた時点からカウントを始め（第２図［ｅ）
） 、また疑似正弦波発生回路、２の中のカウンタもリ
セットされるため、リセットされた後は、第２図げ）の
ように常に同じ波形が出力される。したがって、これら
の回路１０．２は方形波入力の立上りから一定時間後に
リセットされるため、入力の方形波と出方の正弦波との
位相差が常に一定となる。位相差はカウンタ１４のカウ
ント数によって決定される。このカウンタ１４のカウン
ト数を可変にして７ｔ−＜と、入力の方形波と出力の階
段波を任意の遅延をもたせたまま位相同期をかけること
も出来る。
からなる微分回路は、端子６から入力した方形波（第２
図（ａ））の立上シを検出してパルスを出力する（第２
図（ｂ））。この出力（微分）パルスによってカウンタ
１４はクロック入力のカウントを始め、設定された一定
数の基本クロックをカウントするが、この回路は微分パ
ルスを遅延させる可変分周回路に相当する。このカウン
トした後（第２図（Ｃ））、Ｄフリップフロップ１６の
出方をハイレベルｒｌＪとし、同時に基本クロックのゲ
ート１５を閉じてカウントをストップさせる。Ｄフリッ
プ７０ツブ１６．１７とＯＲゲート１８はカウンタ１４
からの出力を検出してパルスを発生させ（第２図（ｄ）
’） 、このパルスによって分周回路ｌおよび疑似正
弦波発生回路２をリセットする。分周回路ＩＯはこのリ
セットされた時点からカウントを始め（第２図［ｅ）
） 、また疑似正弦波発生回路、２の中のカウンタもリ
セットされるため、リセットされた後は、第２図げ）の
ように常に同じ波形が出力される。したがって、これら
の回路１０．２は方形波入力の立上りから一定時間後に
リセットされるため、入力の方形波と出方の正弦波との
位相差が常に一定となる。位相差はカウンタ１４のカウ
ント数によって決定される。このカウンタ１４のカウン
ト数を可変にして７ｔ−＜と、入力の方形波と出力の階
段波を任意の遅延をもたせたまま位相同期をかけること
も出来る。
第３図ｔａ）、 （ｂ）、 （Ｃ）は第１図の出力波形
図であシ、中心周波数と方形波入力周波数が同一のとき
は、第３図（ａ）の様に完全に階段波の周期と合致した
波形が得られ、中心周波数よシ方形波入力周波数が小さ
いときは、第３図（ｂ）の様に階段波の最後が急に欠落
したような波形とな）、中心周波数よシ方形波入力周波
数が大のときは、第３図（Ｃ）の様に階段波の最後が方
形波の周期に足シない時間だけロウレベル「０」となる
。
図であシ、中心周波数と方形波入力周波数が同一のとき
は、第３図（ａ）の様に完全に階段波の周期と合致した
波形が得られ、中心周波数よシ方形波入力周波数が小さ
いときは、第３図（ｂ）の様に階段波の最後が急に欠落
したような波形とな）、中心周波数よシ方形波入力周波
数が大のときは、第３図（Ｃ）の様に階段波の最後が方
形波の周期に足シない時間だけロウレベル「０」となる
。
このようにして得られた階段波は、疑似正弦波発生回路
２の出力に簡単なフィルタ３、又はコンデンサを付ける
ことによシ正弦波形を得ることができる。
２の出力に簡単なフィルタ３、又はコンデンサを付ける
ことによシ正弦波形を得ることができる。
（発明の効果）
本発明は、以上の説明したように１簡単な回路で出力の
位相を入力方形波と同期させることが出来、また互いの
遅延量も任意に設定出来、数−の周波数の変化に対して
も特別な制御回路なしで位相を同期させることが出来る
という効果がある。
位相を入力方形波と同期させることが出来、また互いの
遅延量も任意に設定出来、数−の周波数の変化に対して
も特別な制御回路なしで位相を同期させることが出来る
という効果がある。
第１図のタイミングチャート、第３図（ａ）、 ｌｂ）
、 （Ｃ）は第１図の出力波形の３つの例を示す波形図
、第４図は従来の正弦波発生回路の回路図である。図に
おいて ｌ・・・・・・可変分周回路、２・・・・・・疑似正弦
波発生回路、３・・・・・・同期回路、４・・・・・・
フィルタ、５・・・・・・クロック入力端子、６・・・
・・・方形波入力端子、７・・・・・・出力端子、１０
・・・・・・分周回路、１１． １２． １６゜１７・
・・・・・Ｄフリップ７０ツブ、１３． １５． １８
・・・・・・０几ゲート、１４・・・・・・ディレィカ
ウンタ、である。
、 （Ｃ）は第１図の出力波形の３つの例を示す波形図
、第４図は従来の正弦波発生回路の回路図である。図に
おいて ｌ・・・・・・可変分周回路、２・・・・・・疑似正弦
波発生回路、３・・・・・・同期回路、４・・・・・・
フィルタ、５・・・・・・クロック入力端子、６・・・
・・・方形波入力端子、７・・・・・・出力端子、１０
・・・・・・分周回路、１１． １２． １６゜１７・
・・・・・Ｄフリップ７０ツブ、１３． １５． １８
・・・・・・０几ゲート、１４・・・・・・ディレィカ
ウンタ、である。
察１＠
Claims (1)
- 入力された方形波を微分する微分回路と、この微分回路
の出力パルスに所定遅延を与える可変分周回路と、この
可変分周回路の出力によってリセットされ所定クロック
を分周して基準周波数の矩形波を出力する固定分周回路
と、この固定分周回路の出力に従って階段状の正弦波を
形成し前記可変分周回路の出力によってリセットされる
疑似正弦波発生回路と、この疑似正弦波発生回路の出力
周波数成分を抽出するフィルタとを含む正弦波発生回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59136769A JPS6116601A (ja) | 1984-07-02 | 1984-07-02 | 正弦波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59136769A JPS6116601A (ja) | 1984-07-02 | 1984-07-02 | 正弦波発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6116601A true JPS6116601A (ja) | 1986-01-24 |
| JPH0323009B2 JPH0323009B2 (ja) | 1991-03-28 |
Family
ID=15183080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59136769A Granted JPS6116601A (ja) | 1984-07-02 | 1984-07-02 | 正弦波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6116601A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02166808A (ja) * | 1988-12-20 | 1990-06-27 | Matsushita Electric Ind Co Ltd | 正弦波発生回路 |
| KR20010028072A (ko) * | 1999-09-17 | 2001-04-06 | 김종수 | 정현파 발생회로 |
-
1984
- 1984-07-02 JP JP59136769A patent/JPS6116601A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02166808A (ja) * | 1988-12-20 | 1990-06-27 | Matsushita Electric Ind Co Ltd | 正弦波発生回路 |
| KR20010028072A (ko) * | 1999-09-17 | 2001-04-06 | 김종수 | 정현파 발생회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0323009B2 (ja) | 1991-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10496041B2 (en) | Time-to-digital converter circuit | |
| JPH0292012A (ja) | パルス発生回路 | |
| JPS6116601A (ja) | 正弦波発生回路 | |
| CN108055006A (zh) | 一种数字倍频器 | |
| CN106385253A (zh) | 基于参数处理模块和锁相环级联的数字时间转换系统 | |
| TWI873439B (zh) | 訊號產生電路 | |
| JP3147129B2 (ja) | タイミング発生装置 | |
| JPH01287483A (ja) | アナログ−ディジタル混成ｉｃ用試験装置 | |
| JP3204175B2 (ja) | クロック位相同期回路 | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JPH01154625A (ja) | Ｐｌｌ同期検出回路 | |
| KR950002063Y1 (ko) | 광역 데이타 클럭 동기회로 | |
| JPS6053930B2 (ja) | 可変分周回路 | |
| JPS61146018A (ja) | 信号発生回路 | |
| JP2022156708A (ja) | クロック同期回路、半導体装置、及びクロック同期方法 | |
| JPH06120785A (ja) | パルス遅延回路 | |
| JPH04160818A (ja) | 分周装置 | |
| JPH01236727A (ja) | 同期化クロック発生回路 | |
| JPS61230420A (ja) | 移相器 | |
| JPH057136A (ja) | 信号発生装置 | |
| JPS6346529A (ja) | クロツク分配回路 | |
| JPS59178038A (ja) | 位相同期回路 | |
| JPS5967730A (ja) | Ｐｌｌ回路 | |
| JPH05129937A (ja) | 遅延回路 |