JPH02166995A

JPH02166995A - ドロップアウト補正装置

Info

Publication number: JPH02166995A
Application number: JP63320640A
Authority: JP
Inventors: Yasuhiro Sato; 康浩佐藤; Isao Saito; 勲斎藤; Yoshimichi Kudo; 善道工藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-12-21
Filing date: 1988-12-21
Publication date: 1990-06-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はビデオディスクプレーヤ、ビデオテープレコー
ダ等の映像信号再生装置の信号処理回路に係り、特に再
生ビデオ信号をくし形フィルタを用いてＹ／Ｃ分離して
処理する場合に好適なドロップアウト補正装置に関する
。

〔従来の技術〕

ビデオディスクプレーヤやビデオテープレコーダ等の映
像信号再生装置では、再生信号の欠落（ドロップアウト
、以下Ｔ）Ｏと記す）期間を補正するためにＤＯ補正回
路が設けられている。

Ｄｏ補正の方法としては、例えば第２図のような、ＮＴ
ＳＣ方式等の被合映像信号を直接に処理する方法が一般
的である。即ち、再生されたＦＭ信号はＤＯ検出器６１
とＦＭＯ１ｖＩ４器６２に入力され、Ｄｏ検出器６１は
Ｄｏ期間を検出してＤｏ検出信号をスイッチ６５へ送出
する。スイッチ６５はＤＯ期間が検出されないときはＦ
Ｍ復調器６２で復調されたビデオ信号を選択している。

そして、スイッチ６５はＤ○期間が検出されると接続を
切換える。このため、ローパスフィルタ６３で色信号Ｃ
が減衰させられ、かつＩＨ（Ｈは水平走査期間）遅延線
６４でＩＨ遅延させられたビデオ信号によって、Ｄｏ期
間の補正がなされる。なお、この種の回路に関連するも
のは、雑誌「テレビ技術」′８８年１月号第１０４頁に
挙げられている。

〔発明が解決しようとする課題〕

上記従来例では、Ｄｏ期間をＩＨ遅延させられたビデオ
信号で補正するため色信号Ｃの補正ができなかった。

ところで、近年のビデオディスクプレーヤ等の映像信号
再生装置においては、例えば再生信号のＳ／Ｎ　（信号
対雑音比）を改善するために、フィールド相関を用いた
。イズリデューサを設けることがある。その際、複合映
像信号（コンポジット信号）をＹ／Ｃ分離（輝度信号Ｙ
と色信号Ｃとの分離）したのちに、ＹとＣとを別々に処
理すればよりよい効果が得られる。この場合にＤｏ補正
に関しても、Ｙ／Ｃ分離した後に補正を行なえば。

Ｃ信号まで含めた補正ができる。しかしながら、前記説
明した従来技術はコンポジット信号のＤ○期間を補正す
る方法を示してはいるが、Ｙ／Ｃ分離後にＤ○補正を行
なう場合については言及しておらず、次の様な問題点が
生ずる。第３図（ａ）は映像信号再生装置によく用いら
れる、くし形フィルタを使ったＹ／Ｃ分離回路の構成を
示している。

同図（ｂ）はその各部波形であり、符号（イ）〜（ニ）
は同図（ａ）と対応させている６以下、その動作を説明
する。同図（ｂ）の（イ）に示すＤｏ期間を持つコンポ
ジットビデオ信号とこれをＩＨ遅延回１７１でＩＨ遅延
させた信号（ロ）を減算回路７２で演算し、係数１７２
の係数器７３で信号振幅を１７２とした後、これを帯域
通過フィルタ７４を通してＣ信号（ハ）を得る０次にこ
のＣ信号（ハ）をコンポジット信号（イ）から減算回路
７５にて差し引くことによりＹ信号（ニ）を得る。この
ときＤｏ期間がＹ信号とＣ信号上には、図示したように
コンポジット信号上で存在した位置に加え、その次のラ
インにも現われる。コンポジット信号から得るり。

検出パルスは、このくし形フィルタに起因する、ＤＯ期
間の１ライン後への影響には対応していないので、この
ＤＯ検出パルスで補正動作を行なっても、ＤＯ期間を完
全に補正することはできない。

本発明の目的は、上記問題を解決し、ラインくし形フィ
ルタを用いてＹ／Ｃ分離を行なった後にＤ○補正を行な
う場合にも有効なりｏ補正装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明では、再生されたＦ
Ｍ信号又は、再生されたビデオ信号から検出したＤｏパ
ルスを、Ｙ／Ｃ分離くし形フィルタにおける遅延時間だ
け、水平周期単位で遅らせる手段と、これによって遅延
されたＤ○パルスと元のＤ○パルスとを加えて、Ｄ○パ
ルス列をなすためのＤＯパルス多重手段とを設け、この
ＤＯパルス多重手段から得られるＤｏパルス列によって
Ｄｏ補正を行なう構成としている。

〔作用〕

再生されたＦＭ信号又は、再生されたビデオ信号から検
出したＤ○検出パルスは、コンポジット信号上に始めか
ら存在するＤＯ期間の信号を補正し、このパルスをＹ／
Ｃ分離用くし形フィルタの遅延時間だけ遅延させたパル
スは、Ｙ／Ｃ分離に伴う影響により現われたＤｏを補正
する。パルス多重手段は上記２つのパルスを多重し、Ｙ
’／Ｃ分離したのちに行なうＤｏ補正を確実に行なわせ
る。

〔実施例〕

以下１本発明のドロップアウト補正装置の第１の実施例
について図面を用いて詳細に説明する。

第１図は第１の実施例である。Ｄ○補正装置をビデオデ
ィスクプレーヤの信号処理回路に適用した場合の構成を
示している。１はＤ○検出器、２はＦＭ復調器、３はＤ
○検出器１で検出されたＤＯ検出パルスとコンポジット
信号を重畳する混合回路、４はビデオ信号の時間軸変動
を除く時間軸補正装置（以下、ＴＢＣと記す。）、５は
Ｄ○検出パルスが重畳されたコンポジット信号からＤＯ
検出パルスを分離するＤＯパルス分離回路、６はＡＤ（
アナログ／ディジタル）変換器、７はＤ○パルス分離回
路５からの出力であるＤＯパルスをＩＨ遅延させるＩＨ
遅延回路（詳細な構成は後述する）、８はＤＯパルス分
離回路５の出力とＩＨ遅延回路１１の出力とを多重する
Ｄ○パルス多重回路、９はＩＨ遅延型ラインくし形フィ
ルタ１０と帯域通過フィルタ（ＢＰＦ）１１と減算回路
１２とからなるＹ／Ｃ分離回路、１３は減算回路１４ａ
、１４ｂと係数回路１５とからなる演算回路、１６はり
。

パルス多重回路８からの出力によって、演算回路１３の
出力か、または後述するフィールドメモリ１７の出力の
いずれかを選択するデータセレクタ、１７は演算回路１
３からの出力を蓄えるフィールドメモリ、１８は搬送色
信号データを色差信号データに復調する色復調回路、１
９は減算回路２０ａ　、　２０ｂと係数回路２１とから
なる演算回路、２２はＤｏパルス多重回路８の出力によ
って、演算回路１９か、後述するフィールドメモリ２３
のいずれかを選択するデータセレクタ、２３は演算回路
１９の出力を蓄えるフィールドメモリ、２４はフィール
ドメモリ２３の出力である色差信号データを搬送色信号
データに変調する色変調回路、２５はフィールドメモリ
１７の出力である輝度信号データと色変調口ｌｌＩ２４
の出力である搬送色信号データとを加算しコンポジット
信号データを生成する加算器、２６はＤＡ（ディジタル
／アナログ）変換器、２７はフィールドメモリ１７及び
２３の読み出し及び書き込みタイミングを制御する、メ
モリ制御回路である。

次に動作の説明をする。再生ＦＭ信号は、Ｄ○検出器１
とＦＭ復調器２へ入力される。Ｄｏ検出器１はＤＯを検
出し、検出パルスを混合回路３へ送出する。ＦＭ復調器
２は再生ＦＭ信号をビデオ信号に復調し、このビデオ信
号に混合回路３でＤＯ検出パルスが例えば、Ｄｏ発生時
には信号のレベルがホワイトピークを越えるようにして
混合され、ＴＢＣ４にて時間軸補正を受けたのち、ＤＯ
分離回路５へ送られる。ＤＯ分離回路５では、ＤＯ期間
にハイレベルとなるようなりｏパルスを前記ビデオ信号
より分離し、ＩＨ遅延回路７及びパルス多重回路８へ送
出する。パルス多重回路８は例えばオア（ＯＲ）回路等
で構成される。パルス多重回路８において、ＩＨ遅延回
路７を経てＩＨ遅延されたＤｏパルスと、Ｄ○分離回路
５から直接送られてきたＤＯパルスが多重され、この多
重されたＤｏパルス列がデータセレクタ１６及び２２を
制御する。ＤＯ分離回路５でＤＯパルスを分離されたビ
デオ信号は、ＡＤ変換器６でデジタルデータに変換され
た後、Ｙ／Ｃ分離回路９にてＹ信号及びＣ信号に分離さ
れる。分離されたＹ信号は演算回路１３の入力となり、
Ｃ信号は色復調回路１８にて色差信号に復調された後、
演算回路１９の入力となる。演算回路１３とフィールド
メモリ１７、および演算回路１９とフィールドメモリ２
３は、それぞれＹ信号、Ｃ信号のフィールド・ノイズリ
デューサを構成しており、フィールドメモリ１７及び２
３は入力信号の２６２８遅延出゛力と２６３Ｈ遅延出力
をＩＨおきに交互に得るための遅延素子として用いられ
ている。このフィールドメモリ１７及び２３の遅延量の
制御はメモリ制御回路２７にて行なっている。データセ
レクタ１６及び２２は。

Ｄｏ部分（期間）が検出されないとき、即ちパルス多重
回路８の出力がローレベルの間は、演算回路１３及び１
９の出力を選択するが、パルス多重回路８の出力がハイ
レベルになると、フィールドメモリ１７及び２３の出力
を選択し、ＤＯ部分を２６２Ｈ前もしくは２６３日前の
データで補正する。データセレクタ１６の出力であるＹ
信号は加算回路２５に送られ、データセレクタ２２の出
力である色差信号は色変調回路２４にてＣ信号に変調さ
れたのち、加算回路２５に入力される。加算回路２５で
Ｙ信号とＣ信号は加算され、ディジタルビデオ信号とな
り、ＤＡ変換器２６でアナログビデオ信号に変換される
。

次に第４図を用いて、パルスをＩＨ遅延させるＩＨ遅延
回路７の具体例を説明する。第４図（ａ）において、５
１ａ、５１ｂ、５１ｃ、５１ｄはそれぞれＤ型フリップ
フロップ（以下、Ｄ−ＦＦと記す、　）　、　５２ａ、
５２ｂはナンド（ＮＡＮＤ）回路、５３ａ、５３ｂは単
安定マルチバイブレータ（以下、ＭＭＶと記す。）。

５４はＭ　Ｍ　Ｖ　５３ａ及び５３ｂの外付はコンデン
サ、５５はＭ　Ｍ　Ｖ　５３ａ及び５３ｂの外付は抵抗
、５６はインバータ回路、５７はアンド（ＡＮＤ）回路
であ・る。Ｄ−Ｆ　Ｆ５１ａ、５１ｃとナンド（ＮＡＮ
Ｄ）回路５２ａはパルスの立ち上りを検出する回路を構
成し、Ｄ−ＦＦ５１ｂ、５１ｄとＮＡＮＤ回路５２ｂは
パルスの立ち下りを検出する回路を構成している。Ｄ−
ＦＦ５１ａ及び５１ｂに同図（ｂ）の（ホ）に示すパル
スを入力すると。

ＮＡＮＤ回路５２ａ及び５２ｂの出力にはそれぞれ入力
パルスの立ち上り、立ち下りを示す。同図（ｂ）の（へ
）及び同図（ｂ）の（ト）のパルスが出力される。これ
らのＤ−ＦＦを即動するクロックは１色副搬送波周波数
３．５８ＭＨｚかその整数倍等を用いればよい。この立
ち上りを示すパルスでＭ　Ｍ　Ｖ　５３ａを、立ち下り
を示すパルスでＭ　Ｍ　Ｖ　５３ｂをそれぞれトリガす
ると、Ｍ　Ｍ　Ｖ　５３ａ及び５３ｂは、外付はコンデ
ンサ５４と外付は抵抗５５とで決定される時定数に相“
当する幅をもつパルスを出力する。このとき、前記時定
数が丁度ＩＨ期間に相当するように、外付はコンデンサ
５４と外付はコンデンサ５５の値を決める。これにより
Ｍ　Ｍ　Ｖ　５３ａ及び５３ｂの出力パルス幅は丁度Ｉ
Ｈとなる〔同図（ｂ）の（チ）及び（り月。Ｍ　Ｍ　Ｖ
　５３ａの出力パルスの反転出力をインバータ回路５６
で得たのち、このパルスとＭ　Ｍ　Ｖ　５３ｂの出力パ
ルスとの論理積をＡＮＤ回路５７で得る〔同図（ｂ）の
（ヌ）〕。この結果は入力パルス同図（ｂ）ホを丁度１
Ｈ遅延したパルスになる。

上記説明したＩＨ遅延回路７の具体例においては、パル
スの立ち上り立ち下りを検出する回路を他の論理素子で
構成して良いし、ＭＭＶ５３で構成している回路部をカ
ウンタ等で構成しても良い。

次に、第１図の構成によって、くシ形フィルタでＹ／Ｃ
分離した後に信号のＤ○補正を行なう方法について説明
する。

以下コンポジット信号上で、ＤＯ期間が存在するライン
を説明上ラインＡとし、Ｙ／Ｃ分離に伴って新たにＤｏ
期間が発生したラインＡの次のラインに相当するＩＨ期
間をラインをＢとして説明を進める。Ｄｏパルス分離回
路５から出力されるＤ○パルスは、ラインＡ上のＤｏ期
間にのみ対応している。そこでＤｏパルス分離回路５の
後段にＤ○パルスをＩＨ遅延する。ＩＨ遅延回路７を設
け、ＬＨ遅延したＤｏパルスを作れば、これはラインＢ
上のＤｏ期間に応答する。よって、このＩＨ遅延Ｄｏパ
ルスと元のＤｏパルスをパルス多重回路８により多重し
、この結果得られる多重されたＤＯパルスによりデータ
セレクタ１６及び２２を制御すれば、くし形フィルタで
Ｙ／Ｃ分離する際に生ずるＤｏの広がりに対応できる。

上記の説明は、ＩＨ期間内に１個のＤｏが存在するもの
として行なった。ＤＯがＩＨ期間内に同時に複数個存在
する場合は、ＩＨ遅延回路７をＤＯの発生数だけ設けれ
ばよいのであるが、実用的ではない。しかし１例えばＩ
Ｈ遅延回路７からＩＨ期間内に複数個出力されるＤｏパ
ルスをそのＩＨ期間内で１個の連続なパルスに変換する
ようにすれば、第４図の構成のままで対応できる。以下
にその説明を第４図Ｃａ）及び第５図を用いて行なう。

第５図の符号（ホ）〜（ヌ）は第４図（ａ）の同じ符号
に対応させている。第４図（ａ）のＭＭＶ　５３ａには
リトリガを行なうことが可能なもの９ＭＭＶ５３ｂには
りトリガを行なうことが可能なものを用いる。また、第
４図（ａ）の（ホ）に入力されるＤｏパルスは第５図の
（ホ）に示すようにＩＨ期間内に２個のパルスがあると
する。　Ｍ　Ｍ　Ｖ　５３ａはＤｏ検出パルス〔第５図
の（ホ）〕の立ち上りを示すパルス〔同図（へ）〕でト
リガされるが、リトリガはかからないため、出力は同図
（チ）に示すような、最初のパルスの立ち上りでハイレ
ベルとなり、かつＩＨの幅を持つパルスとなる。

一方、Ｄ○検出パルスの立ち下り示す同図（ト）のパル
スでトリガされるＭＭＶ５３ｂは、リトリガ可能だから
、その出力は第５図（す）に示すように最初のパルスの
立ち下りでハイレベルとなり１次のパルスの立ち下りで
リトリガされて、その時点からＩＨ期間ハイレベルを保
持して立ち下るパルスとなる。そこで、このＭ　Ｍ　Ｖ
　５３ａの出力〔第５図（チ）〕をインバータ回路５６
で反転させたパルスとＭＭＶ　５３ｂの出力〔第５図（
す）〕の論理積をＡＮＤ回路５７でとると、第５図（ヌ
）のパルスを得る。

このパルスは、同図（ホ）の２個のパルスと、その２つ
のパルスにはさまれた期間を全て通算した幅をもつパル
スである。故に、このパルスと元のＤｏ検出パルスとを
多重し、その結果得られるパルスでＤＯ補正動作を行な
えば、この場合も確実にＤ○補正ができる。なお、上記
説明した例は、ＩＨ期間内にＤＯがいくつあっても、そ
のまま適用できるのは勿論である。

以上説明したように、Ｙ／Ｃ分離に伴って、ＤＯが１ラ
イン下にも影響をおよぼす場合にもＤ○補正を達成し、
かっＹ／Ｃ分離後のＤｏ補正により、色信号Ｃの補正も
実現している。また、本実施例の場合Ｄｏ補正用の信号
を得るための遅延素子を、フィールド・ノイズリデュー
サにおいて遅延信号を得るためのフィールドメモリで兼
用する構成としているため、Ｄ○補正に関わ′る回路規
模を減少させることができる。さらに上記した様にＤ○
補正用信号をフィールドメモリから待ており、この信号
は現信号からみて２６２Ｈ前又は２６３Ｈ前の信号であ
るから、ＩＨ前（現信号の１ライン上）の信号よりも現
信号との空間的相関が強く、従ってより高品位のＤ○補
正を行なうことができる。

次に、本発明のドロップアウト補正装置の第２の実施例
について説明する。

第６図は第２の実施例を示しており、第１の実施例と同
一の機能を有するものには、同一番号を付している。第
１図との相違点は、Ｙ／Ｃ分離回路９内のＩＨ遅延型ラ
インくし形フィルタ１０を２Ｈ遅延型ラインくし形フィ
ルタ３２に変更し。

これに伴いＹ／Ｃ分離回路９の符号をＹ／Ｃ分離回路３
１とした点である。さらにＩＨ遅延回路３３とパルス多
重回路３４を追加している。

本実施例の場合、Ｙ／Ｃ分離回路３１内のくし形フィル
タは２Ｈ遅延型であるから、このＹ／Ｃ分離回路３１で
あるＩＨ期間内にＤＯを含んだビデオ信号をＹ／、Ｃ分
離すると、分離されたＹ信号及びＣ信号のＤＯ部は、現
ラインと次ラインに加え、さらにもうＩＨ下のラインに
も呪われる。本実施例では、前記パルス多重回路８の前
にＩＨ遅延回路３３とパルス多重回路３４を第１の実施
例に追加し、これにより、前記Ｄｏ分離回路５の出力で
ＬるＤ○パルスを２Ｈ遅延させたパルスも多重する構成
としている。従ってこの場合も、Ｙ／Ｃ分離によって計
３ラインに現われたＤｏ部分を完全に補正している。第
１の実施例と同じく、ＩＨ期間内にＤＯが複数個存在す
る。場合にも、確実な補正が可能である。またＤｏパル
スの２Ｈ遅延パルスを得るのに、２Ｈ遅延回路を別に用
いるのも勿論よい。

次に、第７図に本発明のドロップアウト補正装置の第３
の実施例を示す。第１の実施例と同一の機能を有するも
のについては同一の番号を付している。第１図との相違
点はスイッチ４２．遅延回路４３を追加し、パルス多重
回路８を削除した点である。これに伴って、Ｙ／Ｃ分離
回路９の符号をＹ／Ｃ分離回路４１とする。

スイッチ４２は、ＩＨ遅延回路７から、ＤＯ検出時点か
らＩＨ遅延したパルスを受け、このパルスを参照し、通
常、Ｄｏ部分が検出されない場合には、ＡＤ変換器６か
ら出力されるデジタルビデオ信号がＹ／Ｃ分離回路４１
内のＩＨ遅延型ラインくし形フィルタ１０を通る経路を
選択し、ＤＯが検出されたときには、遅延回路４３を通
る経路を選択する。遅延回路４３は、ＩＨ遅延型ライン
くし形フィルタ１０の遅延量に相当する遅延量を備えて
いる。従って、Ｙ／Ｃ分離により、元々存在するＤｏに
影響を受ける期間には、Ｙ／Ｃ分離にラインくし形フィ
ルタを用いないので、次ラインに新たにＤｏが生ずる問
題は起こらない。このときにはＤｏ分離回路５から出力
されるＤＯパルスで、データセレクタ１６及び２２を制
御し１元々存在するＤＯに対しＤｏ補正を達成する。な
お、本実施例ではＹ／Ｃ分離回路４１内に前記ＩＨ遅延
型ラインくし形フィルタ１０を備えているが。

これは他のくし形フィルタでもよく１例えば２Ｈ遅延型
のときには、遅延回路４３の遅延量をそのくし形フィル
タの遅延量に相当するものとし、ＬＨ遅延回路７をもう
一つ設けるか、２Ｈ遅延回路を追加すればよい。その他
のくし形フィルタの場合にも同様に対応すればよい。

また、以上説明した３つの実施例では、Ｃ信号の色街・
変調回路を用いているが、これを用いないときは、Ｃ信
号用のフィールドメモリを２６２８固で遅延素子として
用いればよい。さらに、このフィールドメモリは、他の
メモリ、即ち１フイ一ルド以上の記憶容量であれば、例
えばフレームメモリ等でもよい。

〔発明の効果〕

以上説明したように本発明によれば、再生ビデオ信号を
Ｙ／Ｃ分離した後にＤｏ補正を行なう際、ビデオ信号か
ら検出されるＤＯパルスを、くシ形フィルタの遅延時間
だけ遅延させたパルスと多重させ、この多重したパルス
によってＤｏ補正を行なう構成としているので、Ｙ／Ｃ
分離に伴って００部分が発生したラインから、その下数
ラインにわたって影響を及ぼしても、完全にＩ）Ｏ補正
することができる。

【図面の簡単な説明】

第１図は本発明のドロップアウト補正装置の第１の実施
例を示す図、第２図はドロップアウト補正回路の従来構
成を示す構成図、第３図はくし形フィルタの構成例とそ
の各部波形を示す図、第４図はＩＨ遅延回路の具体例と
その各部波形を示す図、第５図は第４図の変形例におけ
る各部波形を示す図、第６図は本発明のドロップアウト
補正装置の第２の実施例を示す図、第７図は本発明のド
ロップアウト補正装置の第３の実施例を示す図である。１・・・Ｄｏ検出機（Ｄｏ検出及びパルス発生手段）。５・・・Ｄ○パルス分離回路、７．３３・・・ＩＨｉ５延回路（Ｄｏパルス遅延手段）
、９．３１．４１・・・Ｙ／Ｃ分離回路、ｌＯ・・・ｌ
）Ｉ遅延型ラインくし形フィルタ、３２・・・２１１遅
延型ラインくし形フィルタ、１６．２２・・・データセ
レクタ（Ｄ○補正手段）、１７．２３・・・フィールド
メモリ。第２　閥１．１第図第図（ス＞：一−−−−−−＋−−７−−−し第牛図（ａ）

Claims

【特許請求の範囲】

１、記録媒体から再生された再生ビデオ信号をくし形フ
ィルタを用いて輝度信号Ｙと色信号Ｃとに分離するＹ／
Ｃ分離回路と、前記再生ビデオ信号における欠落期間を
検出してドロップアウトパルスを発生させるドロップア
ウトパルス発生回路と、発生した前記ドロップアウトパ
ルスを少なくとも１水平走査期間遅延させる遅延回路と
、該遅延させたドロップアウトパルスと遅延前のドロッ
プアウトパルスとを多重して出力するドロップアウトパ
ルス多重化回路と、該多重化回路からのドロップアウト
パルス多重化出力によって、前記Ｙ／Ｃ分離回路により
分離された輝度信号Ｙと色信号Ｃのそれぞれについて、
それぞれの欠落期間を、該欠落期間におけるそれと相関
の強い映像信号により補正するドロップアウト補正回路
とからなることを特徴とするドロップアウト補正装置。