JPH02167895A - 化合物半導体の成長方法 - Google Patents
化合物半導体の成長方法Info
- Publication number
- JPH02167895A JPH02167895A JP32506188A JP32506188A JPH02167895A JP H02167895 A JPH02167895 A JP H02167895A JP 32506188 A JP32506188 A JP 32506188A JP 32506188 A JP32506188 A JP 32506188A JP H02167895 A JPH02167895 A JP H02167895A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth
- grown
- crystal
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
格子定数の異なる物質の基板上に化合物半導体を成長さ
せる方法に関し、 成長面が平坦で成長層の結晶性が優れた化合物事運休の
エピタキシャル層を格子定数の異なる基板上に成長する
ことができる化合物半導体の成長方法を提供することを
目的とし、 ＧａＡｓ、ＩｎＰ 、 ＧａＰ 、 ｘが０．０２以下
のＩｎｘＧａ１−ｘ Ａｓ、これらの混晶のＳｉ、Ｇｅ
、いずれかからなる下地結晶の上にＡｓを分子または水
素化物の形で供給してＡＳｉを形成する第１準備工程と
、次にＡｌを分子または有機金属ガスの形で供給してＡ
ｌ層を形成する第２準備工程と、その後、下地結晶と異
なる格子定数で＾ＩＡｓの格子定数に対して±５％以内
の格子不整を持つ■−ｖ族化族化合物半金体長する成長
工程とを含むように構成する。
せる方法に関し、 成長面が平坦で成長層の結晶性が優れた化合物事運休の
エピタキシャル層を格子定数の異なる基板上に成長する
ことができる化合物半導体の成長方法を提供することを
目的とし、 ＧａＡｓ、ＩｎＰ 、 ＧａＰ 、 ｘが０．０２以下
のＩｎｘＧａ１−ｘ Ａｓ、これらの混晶のＳｉ、Ｇｅ
、いずれかからなる下地結晶の上にＡｓを分子または水
素化物の形で供給してＡＳｉを形成する第１準備工程と
、次にＡｌを分子または有機金属ガスの形で供給してＡ
ｌ層を形成する第２準備工程と、その後、下地結晶と異
なる格子定数で＾ＩＡｓの格子定数に対して±５％以内
の格子不整を持つ■−ｖ族化族化合物半金体長する成長
工程とを含むように構成する。
［産業上の利用分野］
本発明はエピタキシャル結晶成長に関し、特に格子定数
の異なる物質の基板上に化合物半導体を成長させる方法
に関する。
の異なる物質の基板上に化合物半導体を成長させる方法
に関する。
近年化合物半導体デバイスの進歩に伴い、結晶材料の大
口径化、価格の低下、新しい機能を実現する結晶構造な
どが要求されている。このため、基板と成長層の格子定
数が異なるヘテロエピタキシャル結晶の成長技術が要求
されている。その代表といえるのがＳｉ基板の上にＧａ
Ａｓを成長する技術で、一般にＧａＡｓ ｏｎ Ｓ
ｉと呼ばれる。しかし、このようなヘテロエピタキシャ
ル結晶を作ろうとすると、格子定数の違いを克服するた
めに、成長初期に特殊な工夫をする必要がある。
口径化、価格の低下、新しい機能を実現する結晶構造な
どが要求されている。このため、基板と成長層の格子定
数が異なるヘテロエピタキシャル結晶の成長技術が要求
されている。その代表といえるのがＳｉ基板の上にＧａ
Ａｓを成長する技術で、一般にＧａＡｓ ｏｎ Ｓ
ｉと呼ばれる。しかし、このようなヘテロエピタキシャ
ル結晶を作ろうとすると、格子定数の違いを克服するた
めに、成長初期に特殊な工夫をする必要がある。
［従来の技術］
以下上としてＳｉ基板上のＧａＡｓのエピタキシャル成
長を例として説明する。
長を例として説明する。
従来のＳｉ基板上のＧａＡｓのエピタキシャル成長技術
としてＭＯＣＶＤやＭＢＥを改良した２段階成長と呼ば
れるものがある９例えば、ジャパニーズジャーナル オ
ブ アプライド フィジックスにアキャマ池が発表した
方法（１４，Ａｋｉｙａｍａ ｅｔ ａｌ、、Ｊｌ）ｎ
、Ｊ、ＡＩ）Ｉ）１．ＰｈＶＳ、 ２３ （１９８４）
１８４３）は以下のようなものである。
としてＭＯＣＶＤやＭＢＥを改良した２段階成長と呼ば
れるものがある９例えば、ジャパニーズジャーナル オ
ブ アプライド フィジックスにアキャマ池が発表した
方法（１４，Ａｋｉｙａｍａ ｅｔ ａｌ、、Ｊｌ）ｎ
、Ｊ、ＡＩ）Ｉ）１．ＰｈＶＳ、 ２３ （１９８４）
１８４３）は以下のようなものである。
第２図（Ａ）に示すように、まず基板温度を通常の単結
晶成長温度〈６００〜８５０°Ｃ）よりも低い温度、例
えば４００〜４５０℃に保って、薄いアモルファスまた
は多結晶のＧａＡｓバッフγ層２３全２３する。厚さは
例えばば約１０ｎ１１程度である。この段階ではバッフ
ァ層２３はアモルファス相または多結晶相であってエピ
タキシャル成長層ではない。
晶成長温度〈６００〜８５０°Ｃ）よりも低い温度、例
えば４００〜４５０℃に保って、薄いアモルファスまた
は多結晶のＧａＡｓバッフγ層２３全２３する。厚さは
例えばば約１０ｎ１１程度である。この段階ではバッフ
ァ層２３はアモルファス相または多結晶相であってエピ
タキシャル成長層ではない。
次に、基板温度を昇温し、通常の単結晶成長温度、例え
ば７００℃前後にする。すると、第２図（Ｂ）に示すよ
うにアモルファス相または多結晶相であったバッファＮ
ｌ２３内で固相成長が進み、エピタキシャルな単結晶相
に変化する。
ば７００℃前後にする。すると、第２図（Ｂ）に示すよ
うにアモルファス相または多結晶相であったバッファＮ
ｌ２３内で固相成長が進み、エピタキシャルな単結晶相
に変化する。
バッファ層２３が単結晶化した後、第２図（Ｃ）に示す
ように、その上に必要な厚さのＧａＡＳエピタキシャル
層２５全２５する。
ように、その上に必要な厚さのＧａＡＳエピタキシャル
層２５全２５する。
Ｓｉ基板上に直接ＧａＡ３層を成長しようとすると、油
が水を弾くような島状の成長が起こり、平坦な面を持つ
成長が困難であることが知られている。
が水を弾くような島状の成長が起こり、平坦な面を持つ
成長が困難であることが知られている。
上述の二段１ｒａ成長は、初めにアモルファス相または
多結晶相のバッファ層を成長することで平坦な成長面を
実現するものである。
多結晶相のバッファ層を成長することで平坦な成長面を
実現するものである。
ところが、二段階成長を用いても、最初の成長層が単結
晶でないためか、良質の結晶を作ることが容易でなく、
高密度の転位が発生したり、成長層表面の平坦化が悪化
したりする。
晶でないためか、良質の結晶を作ることが容易でなく、
高密度の転位が発生したり、成長層表面の平坦化が悪化
したりする。
［発明が解決しようとする課題］
電子デバイス用結晶としては表面が平坦で結晶性の優れ
た結晶層が望ましい６表面が平坦でな、いと加工プロセ
スに問題を生じ易く、結晶性が悪いとキャリア寿命の低
下等を起こしてその材料本来の性能を十分引き出すこと
が難しく、デバイスの寿命、信頼性も低下させ易い。
た結晶層が望ましい６表面が平坦でな、いと加工プロセ
スに問題を生じ易く、結晶性が悪いとキャリア寿命の低
下等を起こしてその材料本来の性能を十分引き出すこと
が難しく、デバイスの寿命、信頼性も低下させ易い。
上述のように、従来のへテロエピタキシャル結晶成長技
術で得られる成長層は、成長面の平坦性、成長層の結晶
性の点で必ずしも十分なものではなかった。
術で得られる成長層は、成長面の平坦性、成長層の結晶
性の点で必ずしも十分なものではなかった。
従って、この結晶を材料としたデバイスの特性を良くす
ることができず、特に発光デバイスは寿命が短いといっ
た問題を生じていた。
ることができず、特に発光デバイスは寿命が短いといっ
た問題を生じていた。
本発明の目的は、成長面が平坦で成長層の結晶性が優れ
た化合物半導体のエピタキシャル層を格子定数の異なる
基板上に成長することができる化合物半導体の成長方法
を提供することである。
た化合物半導体のエピタキシャル層を格子定数の異なる
基板上に成長することができる化合物半導体の成長方法
を提供することである。
新たな結晶成長システムを利用することにより、Ｓｉ上
のＧａＡＳを初めとする格子定数の異なる基板上の化合
物半導体エピタキシャル層の品質、例えば転位密度を向
上させることを意図する。
のＧａＡＳを初めとする格子定数の異なる基板上の化合
物半導体エピタキシャル層の品質、例えば転位密度を向
上させることを意図する。
［課題を解決するための手段］
本発明によれば、：
（１）基板上に目的とする化合物半導体を直接成長する
のではなく、まず八１＾Ｓを成長する。
のではなく、まず八１＾Ｓを成長する。
（２）この八１＾Ｓの戒長において、第１層にＡｓ、第
２層に八）をほぼ１原子層ずつ近付ける用に成長原料を
基板に供給する。
２層に八）をほぼ１原子層ずつ近付ける用に成長原料を
基板に供給する。
第１図（Ａ）〜（Ｄ）に本発明の原理説明図を示す。
第１図（Ａ）において、ＧａＡｓ、 ＩｎＰ 、 Ｇａ
Ｐ 、 ｘが０．０２以下のＩｎｘＧａ、、 Ａｓ、こ
れらの混晶、Ｓｉ、 Ｇｅのいずれかからなる下地結晶
１の上にＡｓ層３を約１原子層戒長する。この工程で下
地結晶１の表面はほぼ隠れる。
Ｐ 、 ｘが０．０２以下のＩｎｘＧａ、、 Ａｓ、こ
れらの混晶、Ｓｉ、 Ｇｅのいずれかからなる下地結晶
１の上にＡｓ層３を約１原子層戒長する。この工程で下
地結晶１の表面はほぼ隠れる。
次に第１図（Ｂ）に示すように４３層３の上にへ１層５
を約ｌ原子層成長する。
を約ｌ原子層成長する。
次に第１図（Ｃ）に示すように４１層５の上に＾１＾Ｓ
または戒長させたい目的物の■−ｖ族化合物半導体のバ
ッファ層７を成長する。ここで目的物の■−ｖ族化合物
半導体とは＾ＩＡｓの格子定数に対して±５％以内の格
子不整を持つ■−Ｖ族化合物半導体であり、混晶を含む
、目的物の■−ｖ族化合物半導体がＡｓを含まないもの
である場合はバッファ層成長の冒頭にＡＳををｌ原子層
成長するのが好ましい。
または戒長させたい目的物の■−ｖ族化合物半導体のバ
ッファ層７を成長する。ここで目的物の■−ｖ族化合物
半導体とは＾ＩＡｓの格子定数に対して±５％以内の格
子不整を持つ■−Ｖ族化合物半導体であり、混晶を含む
、目的物の■−ｖ族化合物半導体がＡｓを含まないもの
である場合はバッファ層成長の冒頭にＡＳををｌ原子層
成長するのが好ましい。
また、Ａｓ原子層の成長とＡｌ原子層の成長とのサイク
ルを複数回繰り返すことが好ましい。
ルを複数回繰り返すことが好ましい。
この後、第１図（Ｄ）に示すように目的とする■−ｖ族
化合物半導体の１１９を必要な厚さ成長する。
化合物半導体の１１９を必要な厚さ成長する。
なお、不純物をドープしたい場合は例えば成長と同時に
不純物元素を添加すればよい。
不純物元素を添加すればよい。
また目的とする■−Ｖ族化合物半専体とは■−Ｖ族化合
物半導体の混晶も含むものとする。
物半導体の混晶も含むものとする。
［作用］
格子定数の異なる下地結晶上にまずＡＩＡＳ分子層を成
長し、その後、Ａｌ＾Ｓに対して格子定数のずれが５％
以内の■−ｖ族化合物半導体を成長することにより、格
子不整の影響が緩和される。
長し、その後、Ａｌ＾Ｓに対して格子定数のずれが５％
以内の■−ｖ族化合物半導体を成長することにより、格
子不整の影響が緩和される。
また、異種物質上に■−Ｖ族化合物半導体の結晶を戒長
する際は、一般に島状の成長が起こり易い、特に、下地
結晶がＳｉ、 Ｇｅのような単元素半導体の場合は、基
板内は無極性の共有結合のみであり、その上にイオン性
を持つ■−ｖ族化合物半導体層を全面に均一に成長する
ことは難しい、下地結晶上にまずＡＳの１原子層を戒長
し、次にＡｌの１原子層を成長する場合は非常に優れた
面の被覆度を得やすい、これにより島状成長が起こりに
くくなり、その上に平坦な面を持つエピタキシャル層が
成長しやすい。
する際は、一般に島状の成長が起こり易い、特に、下地
結晶がＳｉ、 Ｇｅのような単元素半導体の場合は、基
板内は無極性の共有結合のみであり、その上にイオン性
を持つ■−ｖ族化合物半導体層を全面に均一に成長する
ことは難しい、下地結晶上にまずＡＳの１原子層を戒長
し、次にＡｌの１原子層を成長する場合は非常に優れた
面の被覆度を得やすい、これにより島状成長が起こりに
くくなり、その上に平坦な面を持つエピタキシャル層が
成長しやすい。
下地結晶と成長、］ホどの格子不整の程度等に応じて適
当にバッファ層７を設けるのが好ましい。
当にバッファ層７を設けるのが好ましい。
従来の２段階成長と異なり、下地基板上に直接単結晶相
の■−Ｖ族化合物半導体層を成長することができる。
の■−Ｖ族化合物半導体層を成長することができる。
［実施例］
第３図（Ａ）〜（Ｈ）を参照して、３１基板上にＧａＡ
Ｓエピタキシャル層を成長する実施例を説明する。
Ｓエピタキシャル層を成長する実施例を説明する。
まず、第３図（Ａ）に示すように、下地結晶として（１
００）面または（１００）面から１０度以内傾いた面が
表面に出る基板１１を用意する。
００）面または（１００）面から１０度以内傾いた面が
表面に出る基板１１を用意する。
結晶成長は、原子層成長（ＡＴＥ）と有機金属気相エピ
タキシャル成長（ＭＯＣＶＤ）のできる装置を用い、全
て気相で行った。用いた原料ガスは、＾Ｓ原子がアルシ
ン（ＡｓＨ３：水素でｌ ０％に希釈） 、Ｇａ原子が
トリメチルガリウム（Ｔ Ｍ Ｇ ）＾１原子がトリメ
チルアルミニウム（ＴＭＡ＞である。
タキシャル成長（ＭＯＣＶＤ）のできる装置を用い、全
て気相で行った。用いた原料ガスは、＾Ｓ原子がアルシ
ン（ＡｓＨ３：水素でｌ ０％に希釈） 、Ｇａ原子が
トリメチルガリウム（Ｔ Ｍ Ｇ ）＾１原子がトリメ
チルアルミニウム（ＴＭＡ＞である。
単原子層の成長は、加熱した基板１１上に例えば単一の
Ｖ族元素の原料ガスを選択的に流し、停止後反応管内を
水素で置換し、その後側の■族元素の原料ガスを流し、
再び反応管内を水素で置換するサイクルを繰り返して行
った。
Ｖ族元素の原料ガスを選択的に流し、停止後反応管内を
水素で置換し、その後側の■族元素の原料ガスを流し、
再び反応管内を水素で置換するサイクルを繰り返して行
った。
結晶成長の手順を以下により詳細に説明する。
（１）第３図（Ａ）に示すようなＳｉ基板１１を原子層
成長（ＡＴＥ）と有機金属気相堆積（ＭＯＣＶＤ）とを
選択的に実行できる成長装置に収納し、水素気流中で約
２０分間、約ｉ ｏｏｏ℃で加熱する。これによりＳｉ
基板１１の表面の清浄化を行う。
成長（ＡＴＥ）と有機金属気相堆積（ＭＯＣＶＤ）とを
選択的に実行できる成長装置に収納し、水素気流中で約
２０分間、約ｉ ｏｏｏ℃で加熱する。これによりＳｉ
基板１１の表面の清浄化を行う。
清浄化後基板温度を５００°Ｃに降温する。
（２）第３図（Ｂ）に示すようにＡｓ源としてのアルシ
ンを約１０秒間供給し、その後アルシンの供給を停止し
、水素を約１０秒間供給する。これにより約１原子層の
Ａｓ層１３が成長し、反応管内のアルシンないし＾Ｓは
パージされる。
ンを約１０秒間供給し、その後アルシンの供給を停止し
、水素を約１０秒間供給する。これにより約１原子層の
Ａｓ層１３が成長し、反応管内のアルシンないし＾Ｓは
パージされる。
（３）次に第３図（Ｃ）に示すように、Ａｌ源としての
ＴＭＡを約７秒間供給し、その後、ＴＭＡの供給を停止
し、水素を約１０秒間供給する。これによりＡｌ層１５
が成長し、反応管内のＴＭＡないしＡｌはパージされる
。
ＴＭＡを約７秒間供給し、その後、ＴＭＡの供給を停止
し、水素を約１０秒間供給する。これによりＡｌ層１５
が成長し、反応管内のＴＭＡないしＡｌはパージされる
。
ところで、Ａｓ原子層１３上の＾１原子層１５は第３図
（Ｄ）に模式的に示すように、下地Ａｓ層と較べて約２
倍の面内密度を有する。このため潰れた面被覆率が達成
されると考えられる。
（Ｄ）に模式的に示すように、下地Ａｓ層と較べて約２
倍の面内密度を有する。このため潰れた面被覆率が達成
されると考えられる。
（４）この２倍密度の＾１原子層の上に、第３図（Ｂ）
と同様の工程で次のＡＳ層を成長させる。すると、Ａｌ
原子は少なくとも１層の上下は自由に動き回ると考えら
れるので、ＡｌＡｓが結合するに従い、下の２倍密度の
Ａｌ７１１５から上に旧が供給されると考えられる。す
なわち元のＡｌ層１５は本来の密度になり、上に６５層
１３−２、ＡＩ層１５−２、＾Ｓ層１３−３が成長する
１、すなわち、第３図（Ｃ）と（Ｅ）の２工程１サイク
ルで２分子層が成長することになる。
と同様の工程で次のＡＳ層を成長させる。すると、Ａｌ
原子は少なくとも１層の上下は自由に動き回ると考えら
れるので、ＡｌＡｓが結合するに従い、下の２倍密度の
Ａｌ７１１５から上に旧が供給されると考えられる。す
なわち元のＡｌ層１５は本来の密度になり、上に６５層
１３−２、ＡＩ層１５−２、＾Ｓ層１３−３が成長する
１、すなわち、第３図（Ｃ）と（Ｅ）の２工程１サイク
ルで２分子層が成長することになる。
（５）さらに第３図（Ｃ）と同様の工程によって、第３
図（Ｆ）に示すようにＴＭＡを供給して４１層を成長さ
せると２倍の面密度の４１層１５−３が成長する。
図（Ｆ）に示すようにＴＭＡを供給して４１層を成長さ
せると２倍の面密度の４１層１５−３が成長する。
（６）このようにして、Ａｓ原子層と＾１原子層を交互
に約５０サイクル戒長して、第３図（Ｇ）に示すような
ＡｌＡｓのバッファ層１７を成長する。
に約５０サイクル戒長して、第３図（Ｇ）に示すような
ＡｌＡｓのバッファ層１７を成長する。
ここで反応管内圧力は２０ ｔｏｒｒ、流量はＡｓＨ３
が４８０５ＣＣＩＩ、 Ｔ Ｍ Ｇが４０ ＳＣｉ、全
流量が２５１ｍになるように水素の流量を調整する。
が４８０５ＣＣＩＩ、 Ｔ Ｍ Ｇが４０ ＳＣｉ、全
流量が２５１ｍになるように水素の流量を調整する。
このような原子層エピタキシについては、例えば、オゼ
キ他の発表（Ｈ，０ｚａｋｉ ｅｔ ａｌ、、Ｅｘｔｅ
ｎｄｅｄＡｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １９ｔｈ
Ｃｏｎｆ、 ｏｎ ５ｏｌｉｄ ５ｔａｔｅ Ｄｅｖ
ｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ、 Ｔｏ
ｋｙｏ、 １９８７．Ｄ、 ４７５） を参照す
ることができる。
キ他の発表（Ｈ，０ｚａｋｉ ｅｔ ａｌ、、Ｅｘｔｅ
ｎｄｅｄＡｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １９ｔｈ
Ｃｏｎｆ、 ｏｎ ５ｏｌｉｄ ５ｔａｔｅ Ｄｅｖ
ｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ、 Ｔｏ
ｋｙｏ、 １９８７．Ｄ、 ４７５） を参照す
ることができる。
（７）次に温度を６５０℃に上げて第３図（Ｈ）に示す
ようにＧａＡｓをＭＯＣＶＤで成長してエピタキシャル
成長層１つを得る。ここで反応管内圧力は２０ｔｏｒｒ
、流量は”Ｔ’ Ｍ Ｇが２５ｃｃ１． ＡｓＨ３が４
０ＳＣＣＩである。ＭＯＣＶＤによる成長層１つの厚さ
がデバイスの必要なＭ（例えば３μｍ）に達したら成長
を停止する。
ようにＧａＡｓをＭＯＣＶＤで成長してエピタキシャル
成長層１つを得る。ここで反応管内圧力は２０ｔｏｒｒ
、流量は”Ｔ’ Ｍ Ｇが２５ｃｃ１． ＡｓＨ３が４
０ＳＣＣＩである。ＭＯＣＶＤによる成長層１つの厚さ
がデバイスの必要なＭ（例えば３μｍ）に達したら成長
を停止する。
このようにして得たエピタキシャル成長層は優れた結晶
性を示した。従来の２段階成長で１０８（Ｉｌ／ｃｎ２
台あった転位密度が本実施例のサンプルの場合、１０６
１［Ａｌ／Ｃ１Ｂ”台に減少した。また表面の平坦性が
大１幅に向上した。
性を示した。従来の２段階成長で１０８（Ｉｌ／ｃｎ２
台あった転位密度が本実施例のサンプルの場合、１０６
１［Ａｌ／Ｃ１Ｂ”台に減少した。また表面の平坦性が
大１幅に向上した。
第４図に本発明の別の実施例を示す、上述の実施例では
最初にＡｌＡｓを１００分子層成長しているが、ＡｌＡ
ｓを２分子層成長した後はＧａＡｓの原子層エピタキシ
に移行してもよい、第４図において、１１は（１００）
面５１基板であり、この上にＡｓ原子層、旧原子層、Ａ
ｓ原子層を成長させると上述のようにＡＩＡＳ２分子層
１４とさらに１つのＡｓ原子層が成長する。その後はこ
のＡｓ原子層上にＧａ原子層、Ａｓ原子層と交互に成長
させることにより、原子層生長によるＧａＡｓバッファ
層１６が得られる。ある程度のバッファ層１６を原子層
成長した後は、温度を上げＭＯＣＶＤで必要な厚さのＧ
ａＡｓ層１９を成長させる。 ＧａＡＳやＡｌＡｓを
原子層オーダで制御しながら成長できる方法は上述のよ
うな原子層エピタキシに限らない、目的とする原子層の
成長ができる方法であれば良く、ρ１えばＭＢＥを変形
したマイグレーション増進エピタキシ（ｌｉ（ｌｒａｔ
ｉｏｎ ｅｎｈａｎｃｅｄ ｅｐｉｔａｘｙ）（Ｙ、Ｈ
ｏｒｉｋｏｓｈｉ ｅｔ ａｌ、：Ｊｐｎ、Ｊ、 Ａｐ
ｐｌ。
最初にＡｌＡｓを１００分子層成長しているが、ＡｌＡ
ｓを２分子層成長した後はＧａＡｓの原子層エピタキシ
に移行してもよい、第４図において、１１は（１００）
面５１基板であり、この上にＡｓ原子層、旧原子層、Ａ
ｓ原子層を成長させると上述のようにＡＩＡＳ２分子層
１４とさらに１つのＡｓ原子層が成長する。その後はこ
のＡｓ原子層上にＧａ原子層、Ａｓ原子層と交互に成長
させることにより、原子層生長によるＧａＡｓバッファ
層１６が得られる。ある程度のバッファ層１６を原子層
成長した後は、温度を上げＭＯＣＶＤで必要な厚さのＧ
ａＡｓ層１９を成長させる。 ＧａＡＳやＡｌＡｓを
原子層オーダで制御しながら成長できる方法は上述のよ
うな原子層エピタキシに限らない、目的とする原子層の
成長ができる方法であれば良く、ρ１えばＭＢＥを変形
したマイグレーション増進エピタキシ（ｌｉ（ｌｒａｔ
ｉｏｎ ｅｎｈａｎｃｅｄ ｅｐｉｔａｘｙ）（Ｙ、Ｈ
ｏｒｉｋｏｓｈｉ ｅｔ ａｌ、：Ｊｐｎ、Ｊ、 Ａｐ
ｐｌ。
Ｐｈｙｓ、 ２５（１９８６）Ｌ８６８）やＭＯＣＶＤ
を変形した流量変調エピタキシ（ｆｌｏｗ−ｒａｔｅ
１ｏｄｕｆａｔｅｄ ｅｐｉｔａｘｙ）（Ｎ、にｏｂａ
ｙａｓｈｉ ｅｔ ａｌ、：ＪＤｎ、Ｊ、＾ｐｐ１．Ｐ
ｈｙｓ、２５（１９８６） １５１３）等でも、同様な
成長ができる。また、通常のＭＯＣＶＤやＭＢＢの装置
でも原理的には実施できる。これらの成長方法の差は、
１原子層成長に対する完全性であり、この点に関して現
在の技術レベルでは原子層エピタキシが最も優れてぃる
ので結晶成長上好ましい。
を変形した流量変調エピタキシ（ｆｌｏｗ−ｒａｔｅ
１ｏｄｕｆａｔｅｄ ｅｐｉｔａｘｙ）（Ｎ、にｏｂａ
ｙａｓｈｉ ｅｔ ａｌ、：ＪＤｎ、Ｊ、＾ｐｐ１．Ｐ
ｈｙｓ、２５（１９８６） １５１３）等でも、同様な
成長ができる。また、通常のＭＯＣＶＤやＭＢＢの装置
でも原理的には実施できる。これらの成長方法の差は、
１原子層成長に対する完全性であり、この点に関して現
在の技術レベルでは原子層エピタキシが最も優れてぃる
ので結晶成長上好ましい。
原子層成長の際不純物を添加することもできる。
例えばＡｌ層中にＳｉを添加してｎ型にしたり、ＡＳＮ
Ｉ中にＳｉを添加してｐ型にしたりしてもよい。
Ｉ中にＳｉを添加してｐ型にしたりしてもよい。
また成長層の成長らＭＯＣＶＤに限らず、液相、気相の
種々の方法を利用できる。
種々の方法を利用できる。
ところで３１上のＧａＡｓを例として述べてきたが、他
の下地結晶、成長結晶を用いることもできる。
の下地結晶、成長結晶を用いることもできる。
本発明の最も特徴的な点はＡｓ原子層上に約２倍の面密
度を持つＡｌ原子層を成長し、この上に成長を続けるこ
とである。
度を持つＡｌ原子層を成長し、この上に成長を続けるこ
とである。
ＧａＡｓを成長させる場合、ＡｌＡｓはほぼＧａＡｓと
格子整合する物質であり、Ｓｉは約４％位ＧａＡｓより
小さい格子定数を持つ、一方１ｎＰは約４％位ＧａＡｓ
より大きい格子定数を持つ、このＩｎＰを下地結晶とし
てＧａＡｓエピタキシャル結晶を成長させる場合は、ま
ず＾Ｓ原子層を成長し、次にＡｌ原子層を成長する。
格子整合する物質であり、Ｓｉは約４％位ＧａＡｓより
小さい格子定数を持つ、一方１ｎＰは約４％位ＧａＡｓ
より大きい格子定数を持つ、このＩｎＰを下地結晶とし
てＧａＡｓエピタキシャル結晶を成長させる場合は、ま
ず＾Ｓ原子層を成長し、次にＡｌ原子層を成長する。
その後は適当にＧａＡｓがＡＩＡＳを原子層成長で成長
してバッファ層を得、続いてＭＯＣＶＤ等の結晶成長を
必要な厚さ分行う。
してバッファ層を得、続いてＭＯＣＶＤ等の結晶成長を
必要な厚さ分行う。
Ｓｉの上にＩｎＰを成長する場合は、Ｓｉ基板の上に２
分子層以上のＡｌＡｓ分子層を付け、次にＧａＡｓを例
えば１μｍ成長した後、ＩｎＰを所定の厚みまで成長す
る。
分子層以上のＡｌＡｓ分子層を付け、次にＧａＡｓを例
えば１μｍ成長した後、ＩｎＰを所定の厚みまで成長す
る。
その他、下地結晶としては、ＧａＰ 、 ＧａＡｓ、
ＩｎｘＧ ａ １− ｘ Ａ Ｓ （ｘ≦０．０２）、
ＧＯ等を用いることができる。
ＩｎｘＧ ａ １− ｘ Ａ Ｓ （ｘ≦０．０２）、
ＧＯ等を用いることができる。
また成長層は、ＡｌＡｓ分子層とのなじみがよい、ＡＩ
ＡＳとの格子不整が５％以下の閃亜鉛型結晶楕遣を持つ
■−Ｖ族化合物半導体（混晶を含む〉を成長することが
できる。
ＡＳとの格子不整が５％以下の閃亜鉛型結晶楕遣を持つ
■−Ｖ族化合物半導体（混晶を含む〉を成長することが
できる。
［発明の効果］
以上説明したように、本発明によれば基板と成長層の格
子定数が異なるヘテロエピタキシャル結晶の成長に対し
て最初から単結晶が成長できる。
子定数が異なるヘテロエピタキシャル結晶の成長に対し
て最初から単結晶が成長できる。
このため、成長層の品質を向上させる効果があり、これ
を材料としたデバイスの性能向上に寄与するところが大
きい。
を材料としたデバイスの性能向上に寄与するところが大
きい。
第１図（Ａ）〜（Ｄ）は本発明の原理説明図であり、そ
れぞれ結晶の断面図、 第２図（Ａ）〜（Ｃ）は従来技術の２段階成長によるＳ
１上のＧａＡＳ成長を説明する断面図、第３図（Ａ）〜
（Ｈ）は本発明の実施例によるＳ１上のＧａＡｓ成長を
説明する断面図、第４図は本発明の池の実施例によるＳ
ｉ上のＧａＡｓ成長を説明する断面図である。 バ・１７７層内のＡｌ層 バッファ層 エピタキシャル成長層 旧＾Ｓ２分子層 ＧａＡｓバッファ層 ８１基板 ＧａＡｓバッファ層 ＧａＡＳ単結晶 図において、 下地結晶 Ａｓ層 ４１層 へ１八Ｓまなは目的１勿のバッファ層 目的物の層 Ｓｉ基板 へＳ層 Ａｌ層 バッファ層内の＾ｓｉ （Ａ）Ａｓ約１原子層成長 （Ｂ）Ａｔ約１原子層ｔｃ長 （Ｃ）バッファ；１１ｔｃ畏 （Ｄ）厚！！！を長 第３図 （Ａ）ＧａＡｓバッファ層の低温成長 （Ｂ）昇温によるバッファ層の再認晶化（Ｃ）ＧａＡｓ
単結晶のエピタキシャル成長従来技術の２段ｉｔ長によ
る Ｓｉ上のＧａＡｓの成長 第２図 本発明の他の実施例によるＳｉ上のＧａＡｓｔ長第４図
れぞれ結晶の断面図、 第２図（Ａ）〜（Ｃ）は従来技術の２段階成長によるＳ
１上のＧａＡＳ成長を説明する断面図、第３図（Ａ）〜
（Ｈ）は本発明の実施例によるＳ１上のＧａＡｓ成長を
説明する断面図、第４図は本発明の池の実施例によるＳ
ｉ上のＧａＡｓ成長を説明する断面図である。 バ・１７７層内のＡｌ層 バッファ層 エピタキシャル成長層 旧＾Ｓ２分子層 ＧａＡｓバッファ層 ８１基板 ＧａＡｓバッファ層 ＧａＡＳ単結晶 図において、 下地結晶 Ａｓ層 ４１層 へ１八Ｓまなは目的１勿のバッファ層 目的物の層 Ｓｉ基板 へＳ層 Ａｌ層 バッファ層内の＾ｓｉ （Ａ）Ａｓ約１原子層成長 （Ｂ）Ａｔ約１原子層ｔｃ長 （Ｃ）バッファ；１１ｔｃ畏 （Ｄ）厚！！！を長 第３図 （Ａ）ＧａＡｓバッファ層の低温成長 （Ｂ）昇温によるバッファ層の再認晶化（Ｃ）ＧａＡｓ
単結晶のエピタキシャル成長従来技術の２段ｉｔ長によ
る Ｓｉ上のＧａＡｓの成長 第２図 本発明の他の実施例によるＳｉ上のＧａＡｓｔ長第４図
Claims (3)
- （１）、ＧａＡｓ、ＩｎＰ、ＧａＰ、ｘが０．０２以下
のＩｎ＿ｘＧａ＿１＿−＿ｘＡｓ、これらの混晶のＳｉ
、Ｇｅ、いずれかからなる下地結晶（１）の上にＡｓを
分子または水素化物の形で供給してＡｓ層（３）を形成
する第１準備工程と、 次にＡｌを分子または有機金属ガスの形で供給してＡｌ
層（５）を形成する第２準備工程と、その後、下地結晶
と異なる格子定数でＡｌＡｓの格子定数に対して±５％
以内の格子不整を持つIII−Ｖ族化合物半導体（９）を
成長する成長工程と を含む化合物半導体の成長方法。 - （２）、前記第２準備工程に続いて、さらにＡｓを分子
または水素化物の形で供給し、下地結晶上にストイキオ
メトリ以上に付着していたＡｌと２分子層のＡｌＡｓ層
を作る工程を含む請求項１記載の化合物半導体の成長方
法。 - （３）、前記第１準備工程と第２準備工程との対を１準
備サイクルとし、複数回の準備サイクルを行つた後、前
記成長工程に移る請求項１記載の化合物半導体の成長方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32506188A JP2845464B2 (ja) | 1988-12-20 | 1988-12-20 | 化合物半導体の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32506188A JP2845464B2 (ja) | 1988-12-20 | 1988-12-20 | 化合物半導体の成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02167895A true JPH02167895A (ja) | 1990-06-28 |
| JP2845464B2 JP2845464B2 (ja) | 1999-01-13 |
Family
ID=18172718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32506188A Expired - Fee Related JP2845464B2 (ja) | 1988-12-20 | 1988-12-20 | 化合物半導体の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845464B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02221196A (ja) * | 1989-02-21 | 1990-09-04 | Nec Corp | ３―ｖ族化合物半導体薄膜の形成方法 |
| JPH03284834A (ja) * | 1990-03-30 | 1991-12-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2003101140A (ja) * | 2000-09-21 | 2003-04-04 | Ricoh Co Ltd | 面発光型半導体レーザ素子およびその製造方法および面発光型半導体レーザアレイおよび光送信モジュールおよび光送受信モジュールおよび光通信システム |
| JP2009206520A (ja) * | 2001-09-21 | 2009-09-10 | Ricoh Co Ltd | 半導体発光素子およびその製造方法および光伝送モジュールおよび光交換装置および光伝送システム |
| US7968362B2 (en) | 2001-03-27 | 2011-06-28 | Ricoh Company, Ltd. | Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system |
-
1988
- 1988-12-20 JP JP32506188A patent/JP2845464B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02221196A (ja) * | 1989-02-21 | 1990-09-04 | Nec Corp | ３―ｖ族化合物半導体薄膜の形成方法 |
| JPH03284834A (ja) * | 1990-03-30 | 1991-12-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5136347A (en) * | 1990-03-30 | 1992-08-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor structure |
| JP2003101140A (ja) * | 2000-09-21 | 2003-04-04 | Ricoh Co Ltd | 面発光型半導体レーザ素子およびその製造方法および面発光型半導体レーザアレイおよび光送信モジュールおよび光送受信モジュールおよび光通信システム |
| US7968362B2 (en) | 2001-03-27 | 2011-06-28 | Ricoh Company, Ltd. | Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system |
| US8293555B2 (en) | 2001-03-27 | 2012-10-23 | Ricoh Company, Ltd. | Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system |
| JP2009206520A (ja) * | 2001-09-21 | 2009-09-10 | Ricoh Co Ltd | 半導体発光素子およびその製造方法および光伝送モジュールおよび光交換装置および光伝送システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2845464B2 (ja) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6864160B2 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts | |
| US7435608B2 (en) | III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer | |
| DE60037996T2 (de) | Herstellungsverfahren für eine III-V Nitridschicht und für ein Substrat | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| JP3270945B2 (ja) | ヘテロエピタキシャル成長方法 | |
| CN101241883A (zh) | 氮化镓层的制备方法 | |
| CN1228478C (zh) | 制备氮化镓单晶薄膜的方法 | |
| JPH05291140A (ja) | 化合物半導体薄膜の成長方法 | |
| CN106252211A (zh) | 一种AlN外延层的制备方法 | |
| JPH05283336A (ja) | 化合物半導体層の形成方法 | |
| JP5647997B2 (ja) | エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス | |
| EP0241204B1 (en) | Method for forming crystalline deposited film | |
| JPH02167895A (ja) | 化合物半導体の成長方法 | |
| JP2004006568A (ja) | ３−５族化合物半導体の製造方法 | |
| JP3369304B2 (ja) | 化合物半導体結晶層の成長方法 | |
| KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
| EP2695180B1 (de) | Verfahren zur herstellung eines iii/v-si-templats | |
| JPH02221196A (ja) | ３―ｖ族化合物半導体薄膜の形成方法 | |
| JP2743351B2 (ja) | 気相エピタキシヤル成長方法 | |
| JPH02139918A (ja) | ヘテロ構造体の製造方法 | |
| CN118422329B (zh) | 掺铁GaN缓冲层和GaN微波功率器件的外延生长方法 | |
| JPH01179788A (ja) | Ｓｉ基板上への３−５族化合物半導体結晶の成長方法 | |
| CN1300826C (zh) | 改进氢化物气相外延生长氮化镓结晶膜表面质量的方法 | |
| JPS6211221A (ja) | 分子線エピタキシヤル成長方法 | |
| CN118854448A (zh) | 生长ⅲ-ⅴ族分枝纳米线的方法及ⅲ-ⅴ族分枝纳米线 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |