JPH02168174A - Ｉｃテスタ - Google Patents
ＩｃテスタInfo
- Publication number
- JPH02168174A JPH02168174A JP63324226A JP32422688A JPH02168174A JP H02168174 A JPH02168174 A JP H02168174A JP 63324226 A JP63324226 A JP 63324226A JP 32422688 A JP32422688 A JP 32422688A JP H02168174 A JPH02168174 A JP H02168174A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- memory
- strobe
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＣの電気的特性を試験するＩＣテスタに関
するものである。
するものである。
第６図は従来の一般的なＩＣテスタを示すブロック図で
ある。図において、１は全体の回路を制御するｃｐｕ、
２は原発振器、３は出力波形のタイミング信号を生成す
るクロックジェネレータ、４は出力波形を形成するフォ
ーマンタ、５は出力波形の振幅を決定するドライバー、
６は試験用のＩＣ１７は試験用のＩＣ６の電圧レベルを
比較するコンパレータ、８はエラー判定用のフリップフ
ロップ、９はフリップフロップ８のトリガになるストロ
ーブジェネレータ（発生器）である。また、ｌａ、ｌｂ
はＣＰＵＩからクロックジェネレータ３及びストローブ
ジェネレータ９へ送られるデータ信号、５ｃはＩＣ６へ
の入力信号、６ｄはＩＣ６からの出力信号、９ｅはスト
ローブジェネレータ９から出力されるストローブ信号、
８ｆはフリップフロップ８から出力されるエラー信号で
ある。
ある。図において、１は全体の回路を制御するｃｐｕ、
２は原発振器、３は出力波形のタイミング信号を生成す
るクロックジェネレータ、４は出力波形を形成するフォ
ーマンタ、５は出力波形の振幅を決定するドライバー、
６は試験用のＩＣ１７は試験用のＩＣ６の電圧レベルを
比較するコンパレータ、８はエラー判定用のフリップフ
ロップ、９はフリップフロップ８のトリガになるストロ
ーブジェネレータ（発生器）である。また、ｌａ、ｌｂ
はＣＰＵＩからクロックジェネレータ３及びストローブ
ジェネレータ９へ送られるデータ信号、５ｃはＩＣ６へ
の入力信号、６ｄはＩＣ６からの出力信号、９ｅはスト
ローブジェネレータ９から出力されるストローブ信号、
８ｆはフリップフロップ８から出力されるエラー信号で
ある。
なお、コンパレータ７の■。工は電圧規定レベルを示し
ている。
ている。
また、第７図は第６図におけるＩＣ６の出力伝播時間を
示す波形図である。ここで、同図（ａ）は入力信号５Ｃ
の波形、同図（ｂ）は出力信号６ｄの波形、同図（ｃ）
及び（ｄ）はストローブ信号９ｅの波形を示している。
示す波形図である。ここで、同図（ａ）は入力信号５Ｃ
の波形、同図（ｂ）は出力信号６ｄの波形、同図（ｃ）
及び（ｄ）はストローブ信号９ｅの波形を示している。
図において、ΔｔはＩＣ６の伝播時間、■。、は電圧規
定レベル、Ｔは良品（以下、「ＧＯ」という）と不良品
（以下、ｒＮＧＪという）との境界時間である。なお、
同図（Ｃ）は電圧規定レベル■。Ｈ以上を「ＧＯ」とし
た場合のストローブ信号であり、同図（ｄ）は電圧規定
レベルＶ。、１以下をｒＮＧＪとしたときのストローブ
信号である。
定レベル、Ｔは良品（以下、「ＧＯ」という）と不良品
（以下、ｒＮＧＪという）との境界時間である。なお、
同図（Ｃ）は電圧規定レベル■。Ｈ以上を「ＧＯ」とし
た場合のストローブ信号であり、同図（ｄ）は電圧規定
レベルＶ。、１以下をｒＮＧＪとしたときのストローブ
信号である。
次に、第６図及び第７図を用いてＩＣの出力伝播時間Δ
ｔを試験する交流特性試験を行なう場合の動作について
説明する。まず、ＣＰＵＩから送られたデータ信号ｌａ
に基づいてクロックジェネレータ３がクロック信号を生
成する。そして、フォーマツタ４．ドライバー５を介し
て入力信号５ＣがＩＣ６に出力される。その後、ＩＣ６
から出力された出力信号６ｄは、コンパレータ７で電圧
規定レベルＶ。８と比較され、その結果をフリップフロ
ップ８に出力する。このとき、フリップフロップ８が出
力信号６ｄを判定するタイミングは、ＣＰＵ１から送ら
れたデータ信号１ｂに基づいてストローブジェネレータ
９で生成されたストローブ信号９ｅによって行なわれる
。ここで、ストローブ信号９ｅが第７図（Ｃ）の波形の
場合、フリップフロップ８から出力されるエラー信号８
ｆはｒＧＯＪ信号となり、ＣＰＵＩに送られる。また、
ストローブ信号９ｅが同図（ｄ）の波形の場合、エラー
信号８ｆはｒＮＧＪ信号となる。
ｔを試験する交流特性試験を行なう場合の動作について
説明する。まず、ＣＰＵＩから送られたデータ信号ｌａ
に基づいてクロックジェネレータ３がクロック信号を生
成する。そして、フォーマツタ４．ドライバー５を介し
て入力信号５ＣがＩＣ６に出力される。その後、ＩＣ６
から出力された出力信号６ｄは、コンパレータ７で電圧
規定レベルＶ。８と比較され、その結果をフリップフロ
ップ８に出力する。このとき、フリップフロップ８が出
力信号６ｄを判定するタイミングは、ＣＰＵ１から送ら
れたデータ信号１ｂに基づいてストローブジェネレータ
９で生成されたストローブ信号９ｅによって行なわれる
。ここで、ストローブ信号９ｅが第７図（Ｃ）の波形の
場合、フリップフロップ８から出力されるエラー信号８
ｆはｒＧＯＪ信号となり、ＣＰＵＩに送られる。また、
ストローブ信号９ｅが同図（ｄ）の波形の場合、エラー
信号８ｆはｒＮＧＪ信号となる。
このように従来のｌＣテスタは、１ポイント測定機能し
か持っていないため、伝ｔ？１時間Δを等の絶対値を測
定し試験する場合は、常にＣＰＵ ｌからストローブジ
ェネレータ９にデータ１ｂを送りながら、ストローブ信
号９ｅの位相を変化させ、ＣＰＵＩがエラー信号８ｒを
読取りながら「ＧＯ」とｒＮＧＪとの境界（記号Ｔ）を
サーチする作業を行なっていた。このため、ＣＰＵＩの
処理時間、転送時間が増大し、試験時間が遅くなるとい
う欠点があった。
か持っていないため、伝ｔ？１時間Δを等の絶対値を測
定し試験する場合は、常にＣＰＵ ｌからストローブジ
ェネレータ９にデータ１ｂを送りながら、ストローブ信
号９ｅの位相を変化させ、ＣＰＵＩがエラー信号８ｒを
読取りながら「ＧＯ」とｒＮＧＪとの境界（記号Ｔ）を
サーチする作業を行なっていた。このため、ＣＰＵＩの
処理時間、転送時間が増大し、試験時間が遅くなるとい
う欠点があった。
本発明は上記のような欠点を解消するためになされたも
ので、ＣＰＬＩＩの処理時間、転送時間に影響を受けず
に、ＩＣの交流特性を試験できるＩＣテスタを得ること
を目的とする。
ので、ＣＰＬＩＩの処理時間、転送時間に影響を受けず
に、ＩＣの交流特性を試験できるＩＣテスタを得ること
を目的とする。
本発明に係るＩＣテスタは、判定するためのタイミング
信号の情報を格納したメモリと、このメモリ対するアド
レスを生成するカウンタと、ＩＣの出力信号が変化した
ことを判定する一致回路とを備えている。
信号の情報を格納したメモリと、このメモリ対するアド
レスを生成するカウンタと、ＩＣの出力信号が変化した
ことを判定する一致回路とを備えている。
カウンタによってメモリから発生器へデータを送ること
により、発生器のタイミング信号の位相をスキャンし、
−数回路でＩＣにおける出力信号の判定を行なう。
により、発生器のタイミング信号の位相をスキャンし、
−数回路でＩＣにおける出力信号の判定を行なう。
次に、本発明について図面を参照して説明する。
第１図はよ発明の一実施例を示す高速タイミングサーチ
ロジックテスタのブロック図である。図において、第６
図と同一部分には同一符号を付する。
ロジックテスタのブロック図である。図において、第６
図と同一部分には同一符号を付する。
６ｂはＩＣ６からの出力信号、ＩＯはストローフのタイ
ミング情報を持つメモリ、１１は原発振器２からの周期
と同期してメモリＩＯのアドレスを発生を行なうカウン
タ、１２はｒＧＯＪがら［ＮＧＪ 、ｒＮＧＪから「Ｇ
Ｏ」の境界を検知する一致回ｌ５（ＥＸＯＲ回路）であ
る。また、ｌｉはｃＰＵＩから出力される予想データ、
ｌｋはＣＰ Ｕｌとメモリ１０とのリード、ライトデー
タ信号、２【は原発振器２からのカウンタ１１のクロッ
ク信号、１０ｈはメモリ１０から出力されたハソファデ
ータ、ｌ１ｇはカウンタ１１から出力されるアドレス信
号、１２ｊは一致回路１２から出力されるカウンタのス
トップ信号である。
ミング情報を持つメモリ、１１は原発振器２からの周期
と同期してメモリＩＯのアドレスを発生を行なうカウン
タ、１２はｒＧＯＪがら［ＮＧＪ 、ｒＮＧＪから「Ｇ
Ｏ」の境界を検知する一致回ｌ５（ＥＸＯＲ回路）であ
る。また、ｌｉはｃＰＵＩから出力される予想データ、
ｌｋはＣＰ Ｕｌとメモリ１０とのリード、ライトデー
タ信号、２【は原発振器２からのカウンタ１１のクロッ
ク信号、１０ｈはメモリ１０から出力されたハソファデ
ータ、ｌ１ｇはカウンタ１１から出力されるアドレス信
号、１２ｊは一致回路１２から出力されるカウンタのス
トップ信号である。
第２図は第１図におけるメモリＩＯの動作を示す説明図
である。ここで、メモリＩＯは、０番地からＮ番地まで
のデータを格納している。
である。ここで、メモリＩＯは、０番地からＮ番地まで
のデータを格納している。
第３図は第１図におけるＩＣ６の出力伝播時間を示す波
形図である。ここで、同図（ａ）は人力信号５ｃの波形
、同図（ｂ）は出力信号６ｂの波形、同図（ｃ）はスト
ローブ信号９ｅの波形を示している。図において、６口
よＩＣ６の伝播時間を示している。
形図である。ここで、同図（ａ）は人力信号５ｃの波形
、同図（ｂ）は出力信号６ｂの波形、同図（ｃ）はスト
ローブ信号９ｅの波形を示している。図において、６口
よＩＣ６の伝播時間を示している。
第４図はｒＧＯＪとｒＮＧＪとの境界時間Ｔを示した波
形図である。同図（ａ）は出力信号６ｂの波形、同図（
ｂ）はストローブ信号９ｅの波形を示している。
形図である。同図（ａ）は出力信号６ｂの波形、同図（
ｂ）はストローブ信号９ｅの波形を示している。
上記の構成において、ＩＣテスタの動作を第５図のフロ
ーチャートに従って説明する。まず、伝ｔ＄時間Δｔは
「ＮＧ」からｒＧＯＪの境界でのストローブのタイミン
グを求めることによって測定することができる。このた
め、ストローブの位相をどこから動作するかのストロー
ブタイミング情報を第２図に示すようにリード、ライト
データ信号１ｋを介してｃｐｕｔからメモリＩＯに書き
込む（ステップ１１）。次に、原発振器２を起動させク
ロック信号２ｔをカウンタＩＩへ送りカウンタ１１をス
タートさせる（ステップ１２）。そして、カウンタＩＩ
から発生するアドレス信号１１ｇによってメモリ１０か
らストローブジェネレータ９ヘハノフアデータｌｏｈを
送り、ストローフの位相を第４図（ｂ）のようにスキャ
ンさせる（ステップ１３）。次に、フリンプフロンブ８
で判定されたエラー信号８ｄが第４図（ａ）に示すよう
にｒＮＧＪからｒＧＯＪに変化するか否かを判定する（
ステップ１４）、ここで、ｒＮＧＪからｒＧＯＪに変化
しない場合はス斗ローブスキャンを継続し、ｒＮＧＪか
らｒＧＯＪに変化した場合は、予めＣＰＵＩからセント
された「ＧＯ」の予想データ１１によって一致回路１２
で一致と判定され、ストンプ信号１２ｊが出力されてカ
ウンタ１１がストップする（ステップ１５）、そして、
そのときのアドレス信号１１ｇでのメモリ１０のストロ
ーブタイミング情報が、伝播時間Δ【となる。その際、
ストローブをスキャンする間、原発振器からクロンクジ
エネレータ３．ストロープジェ♀レータ９．カウンタ１
１へのクロック信号２ｆは、カウンタストップ信号１２
ｊが出るまで、繰り返し出力されているものとする。そ
の後、メモリ１０よりＣＰＵＩにリード、ライトデータ
信号１ｋを介してデータが読み取られる（ステップ１６
）。
ーチャートに従って説明する。まず、伝ｔ＄時間Δｔは
「ＮＧ」からｒＧＯＪの境界でのストローブのタイミン
グを求めることによって測定することができる。このた
め、ストローブの位相をどこから動作するかのストロー
ブタイミング情報を第２図に示すようにリード、ライト
データ信号１ｋを介してｃｐｕｔからメモリＩＯに書き
込む（ステップ１１）。次に、原発振器２を起動させク
ロック信号２ｔをカウンタＩＩへ送りカウンタ１１をス
タートさせる（ステップ１２）。そして、カウンタＩＩ
から発生するアドレス信号１１ｇによってメモリ１０か
らストローブジェネレータ９ヘハノフアデータｌｏｈを
送り、ストローフの位相を第４図（ｂ）のようにスキャ
ンさせる（ステップ１３）。次に、フリンプフロンブ８
で判定されたエラー信号８ｄが第４図（ａ）に示すよう
にｒＮＧＪからｒＧＯＪに変化するか否かを判定する（
ステップ１４）、ここで、ｒＮＧＪからｒＧＯＪに変化
しない場合はス斗ローブスキャンを継続し、ｒＮＧＪか
らｒＧＯＪに変化した場合は、予めＣＰＵＩからセント
された「ＧＯ」の予想データ１１によって一致回路１２
で一致と判定され、ストンプ信号１２ｊが出力されてカ
ウンタ１１がストップする（ステップ１５）、そして、
そのときのアドレス信号１１ｇでのメモリ１０のストロ
ーブタイミング情報が、伝播時間Δ【となる。その際、
ストローブをスキャンする間、原発振器からクロンクジ
エネレータ３．ストロープジェ♀レータ９．カウンタ１
１へのクロック信号２ｆは、カウンタストップ信号１２
ｊが出るまで、繰り返し出力されているものとする。そ
の後、メモリ１０よりＣＰＵＩにリード、ライトデータ
信号１ｋを介してデータが読み取られる（ステップ１６
）。
このように本実施例におけるＩＣテスタは、ストローブ
ジェネレータ回路にメモリとカウンタ等の回路を追加し
ただけの簡単な回路構成で、従来のＣＰＵを介して処理
を行わずに、高速な伝播時間測定などの交流特性試験を
行なうことができる。
ジェネレータ回路にメモリとカウンタ等の回路を追加し
ただけの簡単な回路構成で、従来のＣＰＵを介して処理
を行わずに、高速な伝播時間測定などの交流特性試験を
行なうことができる。
なお、上記実施例では、ＩＣの出力伝播時間の試験につ
いて説明したが、この機能を転用することで、ＩＣテス
タにあるＩＣ解析機能等への高速処理（例えば、シュム
プログラム、ロジックアナライザ等）に適用は可能で上
記実施例と同様な効果を奏する。
いて説明したが、この機能を転用することで、ＩＣテス
タにあるＩＣ解析機能等への高速処理（例えば、シュム
プログラム、ロジックアナライザ等）に適用は可能で上
記実施例と同様な効果を奏する。
〔発明の効果〕
以上説明のように本発明は、カウンタによってメモリか
ら発生器へデータを送ることにより、発生器のタイミン
グ１３号の位相をスキャンし、−数回路でＩＣにおける
出力信号の判定を行なっているため、従来のようにＣＰ
Ｕの処理を介さずに試験を行なうことができる。これに
より、処理時間転送時間が極めて短くすることができ、
高速な伝播時間測定などの交流特性試験を行なうことが
できる。
ら発生器へデータを送ることにより、発生器のタイミン
グ１３号の位相をスキャンし、−数回路でＩＣにおける
出力信号の判定を行なっているため、従来のようにＣＰ
Ｕの処理を介さずに試験を行なうことができる。これに
より、処理時間転送時間が極めて短くすることができ、
高速な伝播時間測定などの交流特性試験を行なうことが
できる。
第１図は本発明に係る一実施例を示した高速タイミング
サーチロジンクテスタのブロック図、第２図はメモリ１
０の動作を示す説明図、第３図はＩＣ６の出力伝播時間
を示す波形図、第４図はｒＧＯＪとｒＮＧＪとの境界時
間Ｔを示した波形図、第５図はＩＣテスタの動作を示す
フローチャート、第６図は従来の一般的なＩＣテスタを
示すブロック図、第７図は第６図におけるＩＣ６の出力
伝播時間を示す波形図である。 １・・・ＣＰＵ、２・・・ＩＣ，１０・・・メモリ、１
１・・・カウンタ、１２・・・−数回路。
サーチロジンクテスタのブロック図、第２図はメモリ１
０の動作を示す説明図、第３図はＩＣ６の出力伝播時間
を示す波形図、第４図はｒＧＯＪとｒＮＧＪとの境界時
間Ｔを示した波形図、第５図はＩＣテスタの動作を示す
フローチャート、第６図は従来の一般的なＩＣテスタを
示すブロック図、第７図は第６図におけるＩＣ６の出力
伝播時間を示す波形図である。 １・・・ＣＰＵ、２・・・ＩＣ，１０・・・メモリ、１
１・・・カウンタ、１２・・・−数回路。
Claims (1)
- 【特許請求の範囲】 ＩＣの出力信号を判定するタイミング信号を生成する発
生器を有するＩＣテスタにおいて、前記判定するための
タイミング信号の情報を格納したメモリと、 このメモリに対するアドレスを生成するカウンタと、 前記ＩＣの出力信号が変化したことを判定する一致回路
とを備えたことを特徴とするＩＣテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324226A JPH02168174A (ja) | 1988-12-21 | 1988-12-21 | Ｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324226A JPH02168174A (ja) | 1988-12-21 | 1988-12-21 | Ｉｃテスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02168174A true JPH02168174A (ja) | 1990-06-28 |
Family
ID=18163446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63324226A Pending JPH02168174A (ja) | 1988-12-21 | 1988-12-21 | Ｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02168174A (ja) |
-
1988
- 1988-12-21 JP JP63324226A patent/JPH02168174A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4878209A (en) | Macro performance test | |
| US6424583B1 (en) | System and measuring access time of embedded memories | |
| US5822228A (en) | Method for using built in self test to characterize input-to-output delay time of embedded cores and other integrated circuits | |
| US5170398A (en) | Pattern generating apparatus for memory having a logical operation function | |
| JPH027530B2 (ja) | ||
| US6449738B1 (en) | Apparatus for bus frequency independent wrap I/O testing and method therefor | |
| KR100241648B1 (ko) | 셀프 타이밍 회로의 사이클 시간을 측정하는 회로와, 셀프 타이밍 시스템의 평균 사이클 시간 결정 방법 | |
| US20010007972A1 (en) | Method and apparatus for verifying adequacy of test patterns | |
| JPH02168174A (ja) | Ｉｃテスタ | |
| JP2985056B2 (ja) | Ｉｃ試験装置 | |
| JP2000090693A (ja) | メモリ試験装置 | |
| CN100516913C (zh) | 一种数字测试向量处理方法 | |
| JP3934384B2 (ja) | 半導体デバイス試験装置 | |
| JP2620072B2 (ja) | 論理回路試験装置 | |
| JP4130711B2 (ja) | 半導体試験装置 | |
| JP2000137996A (ja) | メモリｉｃテストシステム | |
| JP3519329B2 (ja) | 半導体試験装置 | |
| JP3609780B2 (ja) | ジッタ測定装置及び方法、並びにこのジッタ測定装置を備えた半導体集積回路試験装置 | |
| JP3165131B2 (ja) | 半導体集積回路のテスト方法及びテスト回路 | |
| KR20000011796A (ko) | 메모리시험장치 | |
| US6556036B2 (en) | Semiconductor integrated circuit device | |
| JPH0580118A (ja) | 回路異常検出装置 | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| JP3069717B2 (ja) | 通信用ｉｃの試験方法 | |
| JPH11311657A (ja) | 半導体試験装置 |