JPH02168630A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH02168630A
JPH02168630A JP1253804A JP25380489A JPH02168630A JP H02168630 A JPH02168630 A JP H02168630A JP 1253804 A JP1253804 A JP 1253804A JP 25380489 A JP25380489 A JP 25380489A JP H02168630 A JPH02168630 A JP H02168630A
Authority
JP
Japan
Prior art keywords
layer
thin film
film transistor
semiconductor layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1253804A
Other languages
English (en)
Other versions
JPH0744278B2 (ja
Inventor
Keith H Nicholas
キース　ハーロウ　ニコラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH02168630A publication Critical patent/JPH02168630A/ja
Publication of JPH0744278B2 publication Critical patent/JPH0744278B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/018—Compensation doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明は、薄膜トランジスタおよびその製造する方法
に関するものである。本発明は特別限定されるものでは
ないが、アクティブマトリックスアドレス指定される表
示装置のスイッチング素子として使用するのに適した薄
膜トランジスタに関するものである。
（従来の技術） 薄膜トランジスタ（以下に”ＴＰＴ’″と略称する）、
特に表示装置のスイッチング素子として使用されるのに
適した、いわゆるインバーテツド・スタッガード形式の
アモルファスシリコンＴＰＴを製造する既知の方法にお
いて、絶縁材料（シリコン窒化物）、不純物がドープさ
れないアモルファスシリコンおよびｎ型アモルファスシ
リコンの層が、ゲートを構成する金属層が設けられた基
体上に連続的に成長される。続いて一個以上の別の金属
層、例えばクロムおよび／またはアルミニウムが、この
多層構造体上に堆積されると共に、マスフを用いた選択
的エツチングにより規定され、ソース接点およびドレイ
ン接点が形成される。これと同時に、ｎ形アモルファス
シリコン層の、ソース接点とドレイン接点との間ならび
にチャネル領域上に延在する部分が、最終パシベーショ
ン層が上記接点および真性アモルファスシリコン層の露
出表面上に堆積される前に除去され、チャンネル領域上
の真性アモルファスシリコン層と直接に接触させている
。
さらに、同様の目的のインバーテツド・スタッガード形
式の薄膜トランジスタを製造する他の既知の方法におい
ては、絶縁材料（シリコン窒化物）より成る上部層、不
純物がドープされないアモルファスシリコン、およびシ
リコン窒化物より成る他の絶縁層が、すでに形成されて
いるゲートを支持する基体に順次に堆積されている。最
後のチャンネル領域のいずれかの側の上部シリコン窒化
物層の部分は選択的なエツチングにより除去されて、そ
の下の真性アモルファスシリコン層の領域を露出させ、
ｎ型アモルファスシリコン層、およびソースおよびドレ
イン接点のための金属層（クロムおよびアルミニウム層
）の堆積および選択的エツチングの前に、所望の接点領
域が形成される。上部シリコン窒化物層の部分はチャン
ネル領域上に残される。続いてパシベーション層が露出
表面全てにわたって堆積される。
例えばＴＶ表示に適した液晶表示装置のような、各画像
素子に対し一個の薄膜トランジスタを有し、典型的なア
クティブマトリックスアドレス指定される表示装置にお
いて、かかるトランジスタが、数十個も一緒に単一基体
上に適切なアドレス導体および画像素子電極とともに組
み込まれる。したがって、従来の歩留りは一般的に正当
なレベルであると考えられるが、さらに歩留りレベルを
改善してこれら表示装置の低コスト、大量生産を達成す
る必要があると認められる。この歩留りレベルにおける
主要因子は、所望の多数量のトランジスタが必要とする
均一な動作特性を有する多数のＴＰＴを組み込むことが
できることである。只−個の不良品の薄膜トランジスタ
または僅かに異なった動作特性を示す数個のトランジス
タがあっても表示装置には受は入れられない。
本発明の目的は、歩留りの改善がなされるように改良さ
れ、表示装置への使用に適した上記型式の薄膜トランジ
スタを提供することにある。
本発明の第１の概念によれば、ゲート電極が形成されて
いる基体上に、ゲート絶縁層、チャネル構成をすること
になる真性半導体層、ソース接点領域およびドレイン接
点領域を形成することになる不純物がドープされた半導
体層、およびパシベーティング層を互いに重畳した多層
構造体を形成する工程を有する薄膜トランジスタを製造
するにあたり、 前記ドープ半導体層を、真性半導体層上に延在する層と
して前記多層構造体内に形成し、前記ドープされた半導
体層のチャネル領域上にある部分を高抵抗部分に変成し
、この高抵抗部分にょリドープ半導体層のソース接点領
域とドレイン接点領域とを分離することを特徴とするも
のである。
本発明による製造方法によれば、真性半導体層は、その
少なくともチャネルを形成するようになる領域が、先ず
不純物がドープされている（例えばｎ”）半導体より成
る層で被覆され、その後この半導体層のチャネル上にあ
る領域が高抵抗形態に変成される。この層は真性半導体
層を保護するのに役立つ。次いで被ドープ半導体層はパ
シベーティング層により被覆され、保護される。多層構
造体は連続プロセス処理に便利な、例えばプラズマデポ
ジション装置のようなプロセス装置により１片として製
造することができる。この多層構造体が製造されるまで
にエツチング処理を行なう必要はない。言い換えれば、
プロセス中に部分的に製造された構造体をプロセス装置
の一区画から他の区画に移動させる必要がない。したが
って、かかる多層構造体の製造中に真性半導体層が空気
、エツチング剤またはそれに類するもののような汚染源
に曝されることはないことを理解されたい。
動作特性に臨界的な影響を与える界面が汚染源に曝され
ることが既知のＴＰＴの欠点の原因になっており、その
ために歩留りが低下しているようであることを確かめた
。たとえば、まず上述した２つの既知のＴＰＴの製造方
法の第１製法において、ｎ形層は、パシベーション層の
堆積の前にチャネル領域上の部分エツチング除去され、
このため製造中に真性層の表面が必然的に露出される。
同様に、上述した既知の方法の第２において、ｎ形シリ
コン層を堆積する前にソースおよびドレイン接点領域上
のシリコン窒化物層を選択的にエツチング除去している
ので、製造中に真性シリコン層の表面部分、この場合゛
には接点領域に隣接する部分が露出されてしまう。本発
明は、このような重大な真性シリコンの界面の露出を回
避するのを可能にする。
好適実施例において、上記半導体材料はアモルファスシ
リコンまたはポリシリコンを具えるが、他の半導体材料
、例えばゲルマニウムまたはシリコン／ゲルマニウム合
金を代わりに使用してもよい。
被ドープ半導体層の前記領域は補償ドーピング注入によ
り高抵抗領域に変成される。このため−例として、ｎ形
半導体材料の被ドープ半導体層にｐ形補償イオン注入を
行なう。この他に補償ドーピング注入が例えばプロトン
を用いたイオン絶縁の形態で行われ得るが、この結果と
してこの領域のキャリアが捕らえられる欠点が生じる。
補償イオン注入はパシベーティング層の堆積の前に行な
うことができるが、好ましくはこの堆積の後に行うのが
よい。ドーピング補償は、アモルファスシリコンから成
る真性シリコンの場合には、約１０１０１７Ｏ又はこれ
以下の正味イオンドーピングレベルの場合結果としての
抵抗率が高いために、比較的に容易に達成できる。この
補償イオン注入をもっと有効に実施するために、この工
程は、金属のソースおよびドレイン接点を堆積および規
定した後の製造プロセスの段階でこれら接点をマスクと
して使用して開始されうる。さらに特に、ソースおよび
ドレイン接点は、パシベーティング層内の窓をエツチン
グして被ドープ半導体層の各部分を露出させ、その後こ
れら窓の内側および回りに接点材料を堆積することによ
り形成しうる。
被ドープ半導体層は真性半導体層上に個別に堆積された
層上して形成しうる。或は、この被ドープ半導体層は、
真性半導体層の厚み部分を変化させることにより形成し
うる。この厚さの変化はｎ形イオン注入プロセスにより
達成される。
最終のＴＰＴのチャネル上に変成された被ドープ半導体
領域を形成することは、補償された領域がチャネル領域
における不所望な光伝導を減少させる働きがあるという
良好な効果を達成する。液晶テレビジョン（ＬＣ−ＴＶ
）のような表示装置におけるスイッチング素子として使
用されるＴＰＴにとって光伝導は重要な問題であり、Ｔ
ＰＴを用いることによる減少効果は、この課題に対して
極めて有益である。
本発明の第２の概念によれば、基体上のゲート電極の上
に延在しかつゲート電極から絶縁され、チャネル領域を
形成する真性半導体層と、前記真性シリコン層上に延在
し、チャネル領域の各端縁にそれぞれ隣接するソース接
点およびドレイン接点領域を規定する不純物がドープさ
れた半導体材料とを具える薄膜トランジスタにおいて、
前記ソース接点およびドレイン接点領域を形成する半導
体材料が、前記チャネル領域上にも延在する層を構成し
、この層が前記不純物がドープされた接点領域を分離す
る部分を有し、この部分を抵抗性のものとし、この層に
おける接点の導通を阻止するように構成したことを特徴
とする。
これにより半導体材料層はチャネル領域を形成する真性
半導体を被覆および保護するように作用する。加えて、
チャネル領域上の半導体材料層の部分は、光誘導キャリ
アを再び取り込む作用があることにより、チャネル領域
内の不所望な光伝導効果を十分に減少させる作用効果が
ある。
好ましくは、ＴＰＴは、半導体材料層上に延在し半導体
材料層のソースおよびドレイン接点領域に対応する位置
に窓が形成されているパシベーション層を含んでいる。
そして、これらの窓を介して、不純物がドープされてい
る半導体層のソース及びドレイン接点領域にソース及び
ドレイン接点を形成する。これら窓が半導体材料層に開
けられ、この半導体材料層が代わりに真性半導体層を被
覆するため、製造中および後に真性半導体層が空気、エ
ツチング剤または同様なものにより汚染されることが回
避されうる。
上述したように、接点領域及び中間部分の半導体材料層
は最初不純物がドープされた半導体で構成でき、この不
純物がドープされた半導体材料の抵抗性領域は、金属の
ソースおよびドレイン接点を形成した後これら接点をマ
スクとして使用して補償イオン注入を行うことにより形
成されるようにする。
好適実施例において、半導体材料はアモルファスシリコ
ンを含有する。他の実施例において、ポリシリコンとし
てもよい。しかし、当業者に明らかなように半導体材料
層および真性半導体層を構成する他の半導体材料を使用
してもよい。
本発明の第３の概念によれば、それぞれがスイッチング
素子を介して制御される表示素子のアレイを備える例え
ば液晶表示装置のような電気光学表示装置において、ス
イッチング素子は本発明の第２の概念による薄膜トラン
ジスタまたは本発明の第１の概念において製造された薄
膜トランジスタを備えることを特徴とするものである。
以下に本発明の薄膜トランジスタ、これらの製造方法お
よびかかる薄膜トランジスタを使用する表示装置の実施
例について、図面に基づき説明する。
（実施例） 第１ａ、ｌｂ図に関して、電界効果ＴＰＴの大１実施例
は、予め形成したゲート電極１２を支持する基体１０の
上に互いに重畳する層を順次直接堆積することにより製
造される。基体１０は何れの適切な絶縁材料、例えばガ
ラスより成る。ゲート電極はクロムを含むが、他の適切
な材料を使用することもできる。
ゲート電極上に形成される多層構造体は、次の順序でそ
れぞれの層を具える。まず、一部がゲート電極上にあり
ゲート絶縁膜として作用するシリコン窒化物より成る層
１４　（ａ−ＳｊＪａ：Ｈ）　、真性アモルファスシリ
コンより構成され、この層によりチャンネル領域が形成
される層１６　（ａ−５ｉ：Ｈ）、ソースおよびドレイ
ン接点領域が形成される予定の（例えばリンのようなド
ーパントを使用して）ドープされたｎ゛形アモルファス
シリコン層１８（ｎ　”　ａ−３ｉ：Ｈ）　、およびパ
ッシベーティング用のシリコン窒化物で構成される層２
０を具える。これらＮ１４，１６．１８および２０の全
てが標準成長技術によって形成される。上記多層構造体
は適切な堆積装置内にて連続的な行程で形成されるが、
この多層構造体の形成中のいかなる行程でもこの堆積装
置から取り外されることはない。この多層構造体は単一
片として一連の堆積工程により製造されるため、これら
層間に欠陥または不純物が生じる可能性が減じられ、高
品質の界面が得られる。
第１ｂ図において、先の工程にて得られた多層構造体は
膜堆積装置から取り外され、選択的なウェットエッチ処
理（ＨＦ）に曝され、窓２２および２４を形成する。こ
の窓２２および２４はパシベーション層２０を経て延在
し、ｎ１形アモルファスシリコン層１８の上部表面部分
を露出する。
その後、金属（例えばクロムおよび／またはアルミニウ
ム）が蒸着により堆積されて、不純物がドープされたシ
リコン層重８のゲート電極Ｉ２上にある領域の何れか一
方の側で層１８と接触するソース電極２６およびドレイ
ン電極２８を形成する。
この他に゛、ソースおよびドレイン接点としてｎ゛形ア
モルファスシリコンと金属との混成物を使用することも
できる。
この段階において、ｎ４形アモルファスシリコン層１８
は、ゲート電極１２上の窓２２と２４との間全体に亘っ
て延在する単一の連続層として延在し、真性アモルファ
スシリコン層１６の反転領域はチャネル頭載を構成する
。
次に、補償イオン注入処理を行なう。この処理は、ソー
ス及びドレイン接点２６及び２８の縁部をマスクとして
用い、第１図すに矢印で示すようにｎ“形アモルファス
シリコン層１８のゲート電極上に位置する区域に付加的
なドーピングを行ない、次にアニールを施す。使用され
るドーバントはボロンのような適切なｐ゛型ドーパント
を含み、選定されたレベル（濃度）で行ない、第１図す
の符号３０で示されるＮ１８のイオン注入される部分が
、十分に高抵抗となりｎ゛形層１８のソース及びドレイ
ン領域を構成する区域間でいかなる伝導も阻止される選
択したレベル（濃度）になるまで行ない、この部分３０
によってソース接点領域とドレイン接点領域とを分離す
る。従って、この補償のイオン注入処理が、ｎ４形アモ
ルファスシリコン１１８のｎ゛形ソース接点およびドレ
イン接点領域の向き合う端縁を物理的にも電気的にも規
定し分離する働きがあるということが分かる。
従って、形成されたソース接点およびドレイン接点領域
は、イオン注入領域３０の真下の真性アモルファスシリ
コン層１６の中間領域の両端縁に隣接して存在し、中間
領域はトランジスタのチャネル領域として作用する。
ｎ１形アモルファスシリコン層１８のイオン注入部分３
０の補傷処理は、トラップが低い正味イオンドーピング
レベルで導通を抑止するため、アモルファスシリコン内
で比較的容易に達成される。
１０Ｉｌｌ／Ｃｌｌ１ｆｆかそれ以下のイオンドーピン
グレベルにて得られた抵抗率は極めて高く、ソース接点
およびドレイン接点の間のイオン注入領域３０を経て導
通を抑止する目的を満足する。
上記方法を使用すれば、最終ソース接点およびドレイン
接点領域並びにチャネル領域の一部分における真性シリ
コン層１６の露出した界面空気、汚れまたはエツチング
液のような汚染物質が侵入するのを避けることができる
。この結果、上記のように生産されるＴＰＴの動作特性
において高い信軌性、性能の向上、程度の良い再現性お
よび均一性が得られる。
ソースおよびドレイン接点領域のｎ゛形材料はソースお
よびドレイン接点に対して良好な注入特性を与え、均一
性および再現性が向上すると共に同じようにカレント・
クロウディング効果も減じることが分かる。
実例を挙げれば、真性アモルファスシリコン層１６およ
びゲート絶縁層１６の厚さは、それぞれ約０．１および
０．４マイクロメータとしうる。ｎ。
形アモルファスシリコン層１８は約０．０８マイクロメ
ータの厚さを有し、この例では一般に長方形でるチャネ
ル領域の寸法は、長さが約８マイクロメータおよび幅が
４０マイクロメータを有する。この結果得られたＴＰＴ
は約２．５Ｖのしきい値電圧（ＶＴ）を有し、０．４ｃ
ｍ２ｖ−’５−’の移動度を有する。
真性アモルファスシリコン層の厚さが０．１〜０，４マ
イクロメークの範囲で変化しても、層厚さが増加するた
めにオフ電流の僅かな増加があるものの、特性の変化は
ほとんどない。
このＴＰＴはその他に、補償イオン注入部分３０が、チ
ャネル領域に生じた光誘導キャリアを取り込む作用によ
り隣接するチャネル領域内の不所望な光電効果を減する
働きがあるという重要な利点がある。この様子が第３図
に示されている。第３図において、この図は、曲線は、
Ｉ上記ＴＦＴに対し４Ｘ１０’ラツクスの照明を当てた
条件下で、ゲート電圧ＶＧ　　（ボルト）とリークおよ
びオン電流ＩＬ（アンペア）との関係を示し、カーブ■
は上記カーブＩと比較される既知（冒頭段に記載された
ような）のＴＰＴと等価な形態のＴＰＴの特性を示す。
つぎに第２ａ図および第２ｂ図においては、ＴＰＴの製
造時に異なる工程を行った本発明の第２の実施例を示す
。この実施例はｎ゛形アモルファスシリコン層が形成さ
れる行程を除いて、先に説明した実施例とほとんど同様
であり、したがって対応する部分には同一の符号を付す
ことにする。
基体１０上のゲート電極１２上にシリコン窒化物層１４
を堆積した後に、真性アモルファスシリコン層１６を前
に説明したように堆積させる。しかし、この方法におい
ては、この堆積工程に続いてシリコン窒化物の別のパシ
ベーショング層の堆積を行う。この次に多層構造体を形
成するために、（リンのような）ｎ形ドーパントを使用
し、パシベーション層２０を経てイオン注入処理を実施
する。これを第２ａ図の矢印にて示す。真性アモルファ
スシリコン層１６の厚さ方向の上側部分のみをｎ゛形材
料１Ｂ’に変成させ、一方において上記載１６の低部に
は上記イオン注入処理から影習されないようにする。こ
れらの処理はグラズマ堆積装置内で連続的に行われ、こ
れら処理のどの工程でも基体をとりはずすことがない。
ドープされたシリコン層１８゛は、チャネルを構成する
真性アモルファスシリコン層１６から成る領域」−のソ
ース接点およびドレイン接点領域を最終的に形成する領
域の間で、連続か・つ均一な層として延在する。
’Ｔ’　ＦＴの製造は一般に前述の実施例に関する記載
のようにして続行される。この製造において、パシベー
ション層２０に窓をエッチ処理により形成し、金属（例
えばＣｒおよび／またはＡＩ、ならびにｎ″ａ−３ｉプ
ラスメタル）を堆積Ｌ７ソースおよびドレイン接点を形
成し、次にソース接点およびドレイン接点の端縁をマス
クとして使用し、（ボロンのような）Ｐ°形トド−パン
ト使用して補償イオン注入処理を行い、次いでアニール
処理を行う。この結果、被ドープシリコンＮ１８゛の部
分３０は高抵抗材料に変成され、ソース接点およびドレ
イン接点の間で高抵抗材料部分３０を流れる電流が抑止
される。
さらに、第１１〕および２ｂｎに示すＴＰＴデバイスに
４例えば第１ｂ図の点線で示される多層構造体−ヒを完
全に覆って延在する第２のバシベ・−ティング層（３２
）を設けることもできる。関連する表示素子を制御する
ためＴＰＴをス・イツチング素Ｙ・とじて使用する液晶
表示装置において、この第２のバシヘーティング層（３
２）は既知の方法の液晶材料に対Ｖる配向層とし２ても
働くポリイミド材料を含むことができる。
上記実施例の両側にオフいて、シリコン窒化物層１４を
形成するシリコン窒化物の代わりに酸化珪素を使用し２
てもよい。さらに前述したように、他の半導体材料、例
えばポリシリコンをアモルファスシリコン層１６および
１８に使用することも考えられる。
１達された複数のＴＰＴを共通の基体上にアレイ状に同
時に容易に製造Ｖることかできる６ＴＰＴが表示素子ス
イッチとして使用される液晶のような電気光学表示装置
５、エレクトロクロミックまたはエレクトロルミネッセ
ントのアクティブマトリックスアドレス指定される表示
装置において、’Ｔ’　ＦＴが、ＴＰＴのドレイン接点
が既知の仕様で同−基体上に施される関連の表示素子電
極に接続される状態で、表示素子の各−個の横に列およ
び行に配設される。同一行の全てのＴＰＴのソース接点
が相互接続されるように、同一列の全てのＴＰＴのゲー
トが相互接続される。列および行のアドレス導体のセン
トより構成されるＴＰＴの間で所望の相互接続が、１”
ＦＴの金属層の堆積と同時に確立される。全ての表示素
子に共通の電極が、ＴＰＴを支持する基体から離間され
た別の載体トに、その間に収容される電気光学材料とと
もに保持される。
かかるアクティブマトリックスアドレス指定される表示
装置およびそれらの動作が良く知られ°ζおり、このた
め典型例の表示装置、特にアクティブマトリックス液晶
表示装置の以下の記載は短くすることにする。
第４図には表示素子の典型的な一つおよび表示装置の関
連するＴＰＴを図式的かつ平面的に示す。
第５図は第４図のＶ−Ｖ線上の断面図である。
列および行のアドレス導体の各Ｕ’（４１，４２）の交
差部分に隣接する基体１０に形成される表示素子は透明
なＩＴＯ電極４０より構成され、このアドレス導体４１
．４２にゲート信号およびデータ信号がぞれぞれ動作時
に供給される。Ｔ　Ｆ　Ｔ０ｎは、電極４０およびアド
レス導体の間に接続される。そのときゲート１２は列ア
ドレス導体４１に接続され、ＴＦ’ｌ’４４のソース２
６は行アドレス導体４２の一部を含み、ＴＰＴ４４のド
レイン２８は集積形態の延長部４５により電極４０に接
続される。ゲート電極およびゲート絶縁層１４を構成す
る窒化物材料を堆積する前に、電極４０は基体１０に直
接に形成され、この電極４０上に窒化物材料が同様にし
て延在する。接点バラｌ：４６は電極４０上のゲート１
２と同時に形成される。
窓はメタライゼーションの前に窒化物材料１４を経てエ
ツチングされ、このため延長部４５は接点バッド４６に
接触する。
上記表示装置は、全ての表示素子に共通なＩＴＯ電極４
８を担持する、例えばガラスのような別の透明基体４７
を有し、この場合に、ＩＴＯ電極４８とＴＰＴ４４およ
び表示素子電極４０との間のスペースには液晶材料５５
が満たされている。
基体１０上の多層構造体の表面および共通なＩＴＯ電極
の表面にはポリイミド層５０．５１がそれぞれ被覆され
ており、この被服層は液晶（ＬＣ）材料に対するアライ
メント層として働く。ポリイミド層５１はＴＰＴ４４に
対し第２のパシベーション層としての役割も有する。
上述したＴＰＴの実施例に対し種々の変形例が考えられ
る。例えばゲート、ゲート絶縁層およびパシベーション
層、ならびにソース接点およびドレイン接点が特定の材
料より構成されることを記載したが、これら材料の他に
適切な材料を用いることも当業者であれば容易に理解で
きる。
【図面の簡単な説明】
第１ａおよびＩｂ図は異なる製造段階でのＴＰＴの第１
実施例を示す実寸でないそれぞれ断面図、第２ａ及び２
ｂ図は異なる製造段階でのＴＰＴの第２実施例を示す実
寸でないそれぞれ断面図、第３図は本発明により製造さ
れたＴＰＴおよび既知のＴＰＴに対して照明を当てた状
態下でのゲート電圧およびリークおよびオン電流の関係
を示すグラフ図、 第４図は本発明によるアクティブマトリックスアドレス
指定される液晶表示装置の表示素子を関連するＴＰＴお
よびアドレス導体とともに示す線図的な平面図、 第５図は第４図の■−■線上の断面図である。 １０−・−基体　　　　　１２−ゲート電極１４−シリ
コン窒化物 １６・・・真性アモルファスシリコン層１８−・ｎ＋　
形アモルファスシリコン層２０−パシベーション層 ２２−・・窓　　　　　　２４−・・窓６−　ソース電
極　　２８・・・ドレイン電極０−・・イオン注入領域 ２−・第２のバシベーテイング膳 ０・−Ｉ　Ｔ　Ｏ電極　　４１．４２−・・アドレス導
体４、−Ｔ　Ｆ　Ｔ　　　　　４５−・延長部６・−接
点バッド　　４７−透明基体 ８・・−ＩＴＯ電極 ０．５１−・ポリイミド層 ５・・一液晶材料

Claims (1)

  1. 【特許請求の範囲】 １、ゲート電極が形成されている基体上に、ゲート絶縁
    層、チャネル構成をすることになる真性半導体層、ソー
    ス接点領域およびドレイン接点領域を形成することにな
    る不純物がドープされた半導体層、およびパシベーティ
    ング層を互いに重畳した多層構造体を形成する工程を有
    する薄膜トランジスタを製造するにあたり、 前記ドープ半導体層を、真性半導体層上に 延在する層として前記多層構造体内に形成し、前記ドー
    プされた半導体層のチャネル領域上にある部分を高抵抗
    部分に変成し、この高抵抗部分によりドープ半導体層の
    ソース接点領域とドレイン接点領域とを分離することを
    特徴とする薄膜トランジスタの製造方法。 ２、前記真性半導体層および不純物がドープされた半導
    体層に使用される半導体材料がアモルファスシリコンを
    含有することを特徴とする請求項１に記載の薄膜トラン
    ジスタの製造方法。 ３、前記真性半導体層および不純物がドープされた半導
    体層に使用される半導体材料がポリシリコンを含有する
    ことを特徴とする請求項１に記載の薄膜トランジスタの
    製造方法。 ４、前記不純物がドープされた半導体層のチャネル領域
    が補償イオン注入により高抵抗領域に変成されるように
    したことを特徴とする請求項１から３までのいずれか１
    項に記載の薄膜トランジスタの製造方法。 ５、前記不純物がドープされた半導体層の下側区域をそ
    れぞれ露出させるために前記パシベーティング層に窓を
    形成し、前記下側区域に接点材料を堆積してソース接点
    およびドレイン接点を形成することを特徴とする請求項
    ４記載の薄膜トランジスタの製造方法。 ６、前記ソース接点およびドレイン接点を堆積した後に
    、これら接点をマスクとして用いて補償イオン注入を行
    なうことを特徴とする請求項５記載の薄膜トランジスタ
    の製造方法。 ７、真性半導体層および不純物がドープされた半導体層
    を別々の層として順次堆積させることを特徴とする請求
    項１から６までのいずれか１項に記載の薄膜トランジス
    タの製造方法。 ８、前記不純物がドープされた半導体層が、真性半導体
    層の厚さに亘ってドープすることにより形成されること
    を特徴とする請求項１から６までのいずれか１項に記載
    の薄膜トランジスタの製造方法。 ９、基体上のゲート電極の上に延在しかつゲート電極か
    ら絶縁され、チャネル領域を形成する真性半導体層と、
    前記真性シリコン層上に延在し、チャネル領域の各端縁
    にそれぞれ隣接するソース接点およびドレイン接点領域
    を規定する不純物がドープされた半導体材料とを具える
    薄膜トランジスタにおいて、 前記ソース接点およびドレイン接点領域を 形成する半導体材料が、前記チャネル領域上にも延在す
    る層を構成し、この層が前記不純物がドープされた接点
    領域を分離する部分を有し、この部分を抵抗性のものと
    し、この層における接点の導通を阻止するように構成し
    たことを特徴とする薄膜トランジスタ。 １０、前記半導体材料層上に、窓が形成されているパッ
    シベーティング層を延在させ、前記窓を介して前記不純
    物がドープされているソース及びドレイン接点領域上に
    ソース及びドレイン接点を形成したことを特徴とする請
    求項９記載の薄膜トランジスタ。 １１、前記真性半導体層および前記半導体材料層の半導
    体がアモルファスシリコンを含むことを特徴とする請求
    項９および１０記載の薄膜トランジスタ。 １２、前記真性半導体層および前記半導体材料層の半導
    体がポリシリコンを含むことを特徴とする請求項９およ
    び１０記載の薄膜トランジスタ。 １３、スイッチング素子を経てそれぞれ制御される表示
    素子のアレイを具える電気光学表示装置において、 前記スイッチング素子が本発明の請求項９ 乃至１２の何れか１項に記載の薄膜トランジスタまたは
    請求項１乃至８の何れか１項に記載のようにして製造さ
    れた薄膜トランジスタを具えることを特徴とする電気光
    学表示装置。 １４、前記表示素子が液晶表示素子を具えることを特徴
    とする請求項１３に記載の電気光学表示装置。
JP25380489A 1988-09-30 1989-09-30 薄膜トランジスタの製造方法 Expired - Lifetime JPH0744278B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8822960.4 1988-09-30
GB8822960A GB2223353A (en) 1988-09-30 1988-09-30 Thin-film transistor

Publications (2)

Publication Number Publication Date
JPH02168630A true JPH02168630A (ja) 1990-06-28
JPH0744278B2 JPH0744278B2 (ja) 1995-05-15

Family

ID=10644511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25380489A Expired - Lifetime JPH0744278B2 (ja) 1988-09-30 1989-09-30 薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (1) US5047360A (ja)
EP (1) EP0361609B1 (ja)
JP (1) JPH0744278B2 (ja)
KR (1) KR900005613A (ja)
DE (1) DE68912482T2 (ja)
GB (1) GB2223353A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285041B1 (en) 1996-08-29 2001-09-04 Nec Corporation Thin-film transistor having a high resistance back channel region am) fabrication method thereof
JPWO2008114330A1 (ja) * 2007-02-19 2010-06-24 富士通株式会社 Ｍｅｍｓデバイスおよび光スイッチ
KR100977223B1 (ko) * 2003-09-25 2010-08-23 엘지디스플레이 주식회사 액정표시장치의 제조방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629218A (en) * 1989-12-19 1997-05-13 Texas Instruments Incorporated Method for forming a field-effect transistor including a mask body and source/drain contacts
US5198379A (en) * 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
JPH04133313A (ja) * 1990-09-25 1992-05-07 Semiconductor Energy Lab Co Ltd 半導体作製方法
TW237562B (ja) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
US5166084A (en) * 1991-09-03 1992-11-24 Motorola, Inc. Process for fabricating a silicon on insulator field effect transistor
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
DE69215608T2 (de) * 1991-09-05 1997-03-27 Casio Computer Co Ltd Dünnschichttransistor und dessen Herstellungsmethode
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
EP0544069B1 (en) * 1991-11-26 1997-11-12 Casio Computer Company Limited Thin-film transistor panel and method of manufacturing the same
US5559344A (en) * 1992-01-31 1996-09-24 Hitachi, Ltd. Thin-film semiconductor element, thin-film semiconductor device and methods of fabricating the same
EP0566838A3 (en) * 1992-02-21 1996-07-31 Matsushita Electric Industrial Co Ltd Manufacturing method of thin film transistor
US5248626A (en) * 1992-08-28 1993-09-28 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating self-aligned gate diffused junction field effect transistor
US5281546A (en) * 1992-09-02 1994-01-25 General Electric Company Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface
KR950005484B1 (ko) * 1992-09-29 1995-05-24 현대전자산업주식회사 플라즈마 산화 처리를 이용한 폴리실리콘 박막트랜지스터 제조방법
US5858821A (en) * 1993-05-12 1999-01-12 Micron Technology, Inc. Method of making thin film transistors
DE4435461C2 (de) * 1993-10-06 2001-09-20 Micron Technology Inc N D Ges Dünnfilmtransistor und dessen Herstellverfahren
KR950012702A (ko) * 1993-10-21 1995-05-16 이헌조 박막트랜지스터 제조방법
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US5627103A (en) * 1995-03-02 1997-05-06 Sony Corporation Method of thin film transistor formation with split polysilicon deposition
KR100362191B1 (ko) * 1995-12-07 2003-03-06 주식회사 하이닉스반도체 반도체소자의박막트랜지스터및그제조방법
US6043507A (en) * 1997-09-24 2000-03-28 Micron Technology, Inc. Thin film transistors and methods of making
GB9812739D0 (en) * 1998-06-12 1998-08-12 Koninkl Philips Electronics Nv Active matrix electroluminescent display devices
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
JP4638115B2 (ja) 2002-07-05 2011-02-23 シャープ株式会社 薄膜トランジスタ装置の製造方法
US6995053B2 (en) * 2004-04-23 2006-02-07 Sharp Laboratories Of America, Inc. Vertical thin film transistor
TW595028B (en) * 2003-08-20 2004-06-21 Au Optronics Corp Display unit of the active matrix organic light emitting diode
SG115733A1 (en) * 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same
KR101251998B1 (ko) * 2006-02-20 2013-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100759086B1 (ko) * 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터
CN103824779A (zh) * 2014-02-18 2014-05-28 北京京东方显示技术有限公司 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置
US11817460B2 (en) * 2020-03-27 2023-11-14 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate, and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302769A (ja) * 1988-05-30 1989-12-06 Seikosha Co Ltd 逆スタガー型シリコン薄膜トランジスタの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276095A (en) * 1977-08-31 1981-06-30 International Business Machines Corporation Method of making a MOSFET device with reduced sensitivity of threshold voltage to source to substrate voltage variations
US4459739A (en) * 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
DE3279239D1 (en) * 1981-07-27 1988-12-29 Toshiba Kk Thin-film transistor and method of manufacture therefor
JPS5833872A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 薄膜電界効果トランジスタの製造方法
GB8406330D0 (en) * 1984-03-10 1984-04-11 Lucas Ind Plc Amorphous silicon field effect transistors
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
EP0196915B1 (en) * 1985-03-29 1991-08-14 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
US4882295A (en) * 1985-07-26 1989-11-21 Energy Conversion Devices, Inc. Method of making a double injection field effect transistor
FR2593631B1 (fr) * 1986-01-27 1989-02-17 Maurice Francois Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran
US4704783A (en) * 1986-05-05 1987-11-10 General Electric Company Method for passivating the back channel of amorphous silicon field effect transistors
JPH0712709B2 (ja) * 1986-12-26 1995-02-15 株式会社東芝 画像形成装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302769A (ja) * 1988-05-30 1989-12-06 Seikosha Co Ltd 逆スタガー型シリコン薄膜トランジスタの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285041B1 (en) 1996-08-29 2001-09-04 Nec Corporation Thin-film transistor having a high resistance back channel region am) fabrication method thereof
US6461901B1 (en) 1996-08-29 2002-10-08 Nec Corporation Method of forming a thin-film transistor having a high resistance back channel region
KR100977223B1 (ko) * 2003-09-25 2010-08-23 엘지디스플레이 주식회사 액정표시장치의 제조방법
JPWO2008114330A1 (ja) * 2007-02-19 2010-06-24 富士通株式会社 Ｍｅｍｓデバイスおよび光スイッチ
JP5099121B2 (ja) * 2007-02-19 2012-12-12 富士通株式会社 Ｍｅｍｓデバイスおよび光スイッチ

Also Published As

Publication number Publication date
GB8822960D0 (en) 1988-11-09
EP0361609B1 (en) 1994-01-19
US5047360A (en) 1991-09-10
KR900005613A (ko) 1990-04-14
EP0361609A2 (en) 1990-04-04
JPH0744278B2 (ja) 1995-05-15
DE68912482T2 (de) 1994-07-28
DE68912482D1 (de) 1994-03-03
GB2223353A (en) 1990-04-04
EP0361609A3 (en) 1990-05-23

Similar Documents

Publication Publication Date Title
US5047360A (en) Method of manufacture thin film transistors
US4924279A (en) Thin film transistor
US6037608A (en) Liquid crystal display device with crossover insulation
KR100288039B1 (ko) 표시장치 및 전기광학장치
US5552615A (en) Active matrix assembly with double layer metallization over drain contact region
US6383831B2 (en) Methods of forming thin-film transistor display devices
US6475837B2 (en) Electro-optical device
JPH0990405A (ja) 薄膜トランジスタ
US6245602B1 (en) Top gate self-aligned polysilicon TFT and a method for its production
US7008830B2 (en) Poly-crystalline thin film transistor and fabrication method thereof
EP0683525A1 (en) Thin-film transistor array for display
US6861300B2 (en) Fabricating method of polysilicon thin film transistor having a space and a plurality of channels
US5767531A (en) Thin-film transistor, method of fabricating the same, and liquid-crystal display apparatus
JPH08236779A (ja) 基板の表面にアレイ回路を形成する方法
US5677547A (en) Thin film transistor and display device including same
JPH08234233A (ja) アレイ
JPS60160169A (ja) Ｍｏｓトランジスタおよびその製造方法
JPH06167722A (ja) アクティブマトリクス基板及びその製造方法
JP2776820B2 (ja) 半導体装置の製造方法
JP2572379B2 (ja) 薄膜トランジスタの製造方法
KR100288368B1 (ko) 박막트랜지스터와이것을제조하기위한방법
JPH06169086A (ja) 多結晶シリコン薄膜トランジスタ
JPH0682834A (ja) アクティブマトリクスパネル
JPH09321305A (ja) 薄膜トランジスタ及びそれを用いた液晶表示装置
JPH0864830A (ja) アクティブマトリクス基板およびその製造方法