JPH021696A - 電荷蓄積型の光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電荷蓄積型の光電変換装置に関するものであ
り、複数の焦点検出領域を有する自動焦点カメラの焦点
検出素子として特に適するものである。

［従来の技術］ 従来、電荷蓄積型の光電変換素子列と、光電変換素子列
から並列的に電荷情報を移送され転送りロックに従って
直列的に電荷情報を転送出力する電荷転送レジスタを備
えるＣＣＤラインセンサーが、カメラの焦点検出素子や
ファクシミリのイメージリーダーとして広く用いられて
いる。このようなＣＣＤラインセンサーは、直列的に電
荷情報を転送出力するものであるから、データの読出が
容易であるが、画素数が多くなるとデータの読出時間が
長くなるという問題がある。

そこで、特開昭６１−２６５９５３号公報には、ファク
シミリのイメージリーダーのように、紙幅によって１列
のＣＣＤラインセンサーの両端部に無効画素が生じる場
合に、１走査線についての前部無効画素と中央部有効画
素のデータが電荷転送レジスタから読み出された時点で
、次の走査線についてのイメージデータを光電変換素子
列から電荷転送レジスタに書き込み、１走査線の後部無
効画素に次の走査線の前部無効画素が電荷転送レジスタ
上で重ね書きされるようにして、データ読出時間を短縮
する技術が開示されている。この従来技術は、１列のＣ
ＣＤラインセンサーの両端部に無効画素が存在する場合
に、両端部の無効画素出力を重ね書きすることで１走査
線についての転送に要する時間よりも短い間隔で光電変
換素子列から電荷転送レジスタへの電荷移送を行うこと
Ｇこより、データ続出時間を短縮する方式に関するもの
であり、複数列のＣＣＤラインセンサーを扱うものでは
ない。

また、特開昭６２−４２６７７号公報には、複数のＣＣ
Ｄラインセンサーから直列的にデータを読み出す際に、
第１のＣＣＤラインセンサーの転送初段と第２のＣＣＤ
ラインセンサーの転送終段を電荷転送可能に接続し、第
１及び第２のＣＣＤラインセンサーとこれらを電荷転送
可能に接続する手段に共通する１組の転送りロックを同
時に与えて、第２のＣＣＤラインセンサーのデータが第
１のＣＣＤラインセンサーを介して読み出されるように
構成することが提案されている。

［発明が解決しようとする課題］ 上述のようなＣＣＤラインセンサーは、光電変換素子列
が配列された部分における光の輝度分布を検出すること
ができ、輝度分布データの読出を自己走査型で行うこと
ができるので、焦点検出素子としては極めて好適なもの
である。ところが、複数の焦点検出領域を有する自動焦
点カメラでは、ＣＣＤラインセンサーも複数列備える必
要がある。

この場き、各ＣＣＤラインセンサーは同一のチップ上に
雛散的に配置されるので、１本の電荷転送レジスタでこ
れらのＣＣＤラインセンサーを結ぶことは困難である。

仮に、結べたとしても、連結部を構成する無効画素の数
が増大し、データ続出時間が長くなるという問題がある
。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、複数列の光電変換素子列を備え
る電荷蓄積型の光電変換装置において、データ読出時間
を短縮することにある。

［課題を解決するための手段］ 本発明に係る電荷蓄積型の光電変換装置にあっては、上
記の課題を解決するために、第１図に示すように、複数
列の電荷蓄積型の光電変換素子列１ａ〜１ｃと、各光電
変換素子列１ａ〜１ｃから並列的に電荷情報を移送され
転送りロックφ１．φ２に従って直列的に電荷情報を転
送出力する複数の電荷転送レジスタ２’ａ〜２ｃと、各
電荷転送レジスタ２ａ〜２ｃの転送終段に夫々接続され
た複数の出力手段３ａ〜３ｃと、各光電変換素子列１ａ
〜１ｃから各電荷転送レジスタ２ａ〜２ｃへの電荷移送
を制御する複数の電荷移送素子列４ａ〜４ｃと、各出力
手段３ａ〜３ｃのうち１つを選択する選択手段５と、各
電荷移送素子列４ａ〜４ｃに電荷移送信号ＳＨａ〜ＳＨ
ｃを順次供給し、電荷移送信号５Ｈｉ（ｉ＝ａ。

ｂ、ｃ）を供給された電荷移送素子列４１に対応する電
荷転送レジスタ２１の転送終段に接続された出力手段３
１を選択するように選択手段５を制御する制御手段６と
を備えて成るものである。

ここで、制御手段６は各電荷転送レジスタ２ａ〜２ｃに
共通の転送りロックφ１．φ２を並列的に供給する手段
とすることが好ましい。

また、第２回目以降の電荷移送信号５Ｈｊ（ｊ＃ｉ）は
、前回の電荷移送信号Ｓ　Ｈｉに対応する電荷転送レジ
スタ２１からの必要な電荷情報の転送出力中に供給し、
選択手段５により出力手段３１から出力手段３ｊに切り
換えるタイミングは、前回の電荷移送信号Ｓ　Ｈｉに対
応する電荷転送レジスタ２１からの必要な電荷情報の転
送出力の終了後で、且つ、今回の電荷移送信号ＳＨｊに
対応する電荷転送ｌ／レジスタｊからの必要な電荷情報
の転送出力の開始前とすることが好ましい。

［作用］ 以下、第１図により本発明の詳細な説明する。

電荷蓄積型の光電変換素子列１ａ〜１ｃは、その箇所に
おけるに１度分布を電荷情報に変換して蓄積する。各光
電変換素子列１ａ〜１ｃには、電荷移送素子列４ａ〜４
ｃを介して電荷転送レジスタ２ａ〜２ｃが接続されてお
り、電荷移送信号ＳＨｉが供給されると、光電変換素子
列１１から電荷転送レジスタ２１に電荷情報が並列的に
移送される。電荷転送レジスタ２ａ〜２ｃは、この転送
りロックφ１．φ２に従って直列的に電荷情報を転送出
力する。各電荷転送レジスタ２ａ〜２ｃの転送終段には
出力手段３ａ〜３ｃが夫々接続されており、選択手段５
により各出力手段３ａ〜３ｃのうち１づが選択される。

制御手段６は、各電荷移送素子列４ａ〜４ｃに電荷移送
信号Ｓ　４（ａ〜ＳＨｃを順次併給する。電荷移送信号
Ｓ　Ｈ１（ｉ＝ａ、ｂ、ｃ）が供給されると、光電変換
素子列１１から電荷移送素子列４１を介して電荷転送レ
ジスタ２１に並列的に電荷情報が移送される。

この電荷情報は、転送りロックφｈφ２に従って電荷転
送レジスタ２１の内部で順次転送され、転送終段から直
列的に転送出力される。このとき、制御手段６の制御下
で、選択手段５が出力手段３１を選択しているので、電
荷転送レジスタ２１の転送終段から、出力手段３１．選
択手段５を介して外部に直列的にデータが読み出される
。

第１図に示す構成では、電荷転送レジスタ２ａ〜２ｃに
は、共通の転送りロックφ０．φ２が並列的に供給され
ている。したがって、電荷転送レジスタ２；が必要な電
荷情報を転送しているときに、他の電荷転送レジスタ２
　ｊ、　２　ｋ（ｉ≠ｊ≠に＃　ｉ）は空送りを行って
いる。電荷転送レジスタ２１が必要な電荷情報の転送出
力を終了した時点、又は必要な電荷情報の転送出力中に
、制御手段６は、２回目の電荷移送信号ＳＨｊを供給し
、転送出力後に選択手段５により出力手段３１がら出力
手段３ｊに切り換えて、電荷転送レジスタ２ｊがらデー
タを読み出す。同様に、電荷転送レジスタ２ｊが必要な
電荷情報の転送出力を終了した時点、又は必要な電荷情
報の転送出力中に、制御手段６は、３回目の電荷移送信
号ＳＨｋを供給し、選択手段５により出力手段３ｊから
出力手段３ｋに切り換えて、電荷転送レジスタ２ｋから
データを読み出す。

なお、電荷転送レジスタがらの必要な電荷情報の転送出
力中に次の電荷移送信号を発生させれば、電荷転送レジ
スタからの転送出力の先頭に空送り画素が存在する場合
においても、空送り画素の出力時間を短縮することがで
きる。この場合、選択手段５による出力切換のタイミン
グは、前回の電荷移送信号に対応する電荷転送レジスタ
からの必要な電荷情報の転送出力の終了後で、且つ、今
回の電荷移送信号に対応する電荷転送レジスタがらの必
要な電荷情報の転送出力の開始前としておく。

これによって、必要な電荷情報の転送出力のみを連続し
て行うことができる。

なお、本発明に対する比較例として、光電変換素子列で
得られた電荷情報を電荷転送レジスタに蓄積し、転送り
ロックを停止させた状態で保持し、各電荷転送レジスタ
に転送りロックを順次供給する方式（特願昭６２−１１
９８３８号参照）も考えられるが、第１１図に例示する
ように、電荷転送レジスタは光電変換素子列の電荷蓄積
部よりも１画素当たりの面積が大きい。そして、熱励起
による暗電流や、遮光部に生じたピンホールによる光励
起は、この面積に比例して増大し、雑音電荷の発生は電
荷転送レジスタの方が多い。したがって、本発明のよう
に、転送開始直前に電荷転送レジスタに電荷情報を書き
込むことが好ましい。

［実施例］ ［実施例］ 本発明の光電変換装置を用いた自動焦点検出機能付きの
一眼レフカメラにおける焦点検出用光学系について第２
図及び第３図により説明する。

眼レフカメラのカメラ本体には、光軸１０上に撮影レン
ズ１１が設けられ、該撮影レンズ１１の後方に主ミラー
１２が上向き４５度に設けられ、主ミラー１２の後方に
フィルム露光面１３が設けられていて、撮影レンズ１１
を通過した撮影用光束が主ミラー１２で上方に反射され
て、焦点板で結像され、ペンタプリズムを介してファイ
ンダー光学系に導かれるようになっている。

主ミラー１２は、少なくとも一部がハーフミラ−に形成
されていて、主ミラー１２のハーフミラ一部とフィルム
露光面１３との間には、主ミラー１２の背面部に回動軸
が枢着された副ミラー１４が下向き４５度に設けられ、
主ミラー１２のハーフミラ一部を透過した焦点検出用光
束を副ミラー１４で下方に反射して、カメラ本体のミラ
ーボックス下部に配置された焦点検出装置１５に導くよ
うになる。

撮影時には、主ミラー１２及び副ミラー１４は、前上方
に回動されて光軸１０上から退避し、撮影レンズ１１を
通過した撮影用光束はフィルム露光面１３に結像して、
フィルム露光面１３に画像的露光を与えるようになる。

上記焦点検出装置１５には、３個の光電変換素子列１６
ａ、１６ｂ、１６ｃを備えるＡＦセンサー１７が設けら
れている。光電変換素子列１６ａ〜１６ｃのうち、１個
の光電変換素子列１６ａは、光軸１０を含む水平位置に
配置され、２個の光電変換素子列１６１）、１６（！は
、光電変換素子列１６ａの両側方で光軸１０を含まない
垂直位置に配置されている。光電変換素子列１６ｂ、１
６ｃは、光電変換素子列１６ａに対して略９０度に配向
されている。

ＡＦセンサー１７の前方にはセパレータレンズ板１８が
設けられ、セパレータレンズ板１８には、光電変換素子
列１６ａ〜１６ｃに対応するセパレータレンズ１８ａ〜
１８ｃが一体的に形成されている。

セパレータレンズ板１８の直前には絞りマスク１９が設
けられ、絞りマスク１つには、セパレータレンズ１８ａ
〜１８ｃに対応する開口１９ａ〜１９ｅが形成されてい
る。絞りマスク１９と副ミラー１４とに対向する反射ミ
ラー２０が設けられ、反射ミラー２０は副ミラー１４で
下方へ反射された焦点検出用光束を、絞りマスク開口１
９ａ〜１９ｃ、セパレータレンズ１８ａ〜１８ｃを介し
て光電変換素子列１６ａ〜１６ｃに導くようになってい
る。反射ミラー２０と副ミラー１４との間には、絞りマ
スク開口１９ａ〜１９ｃに対向するコンデンサレンズ２
１ａ〜２１ｃが設けられ、コンデンサレンズ２１ａ〜２
１ｃの上面には、焦点検出用光束を、位置と方向が異な
る光電変換素子列１６ａ〜１６ｃに対応させるように分
離するための開口２２ａ〜２２ｃを有する視野マスク２
２が設けられている。

焦点検出の原理はＴＴＬ位相差検出方式であって、撮影
レンズ１１の射出瞳面の互いに異なる領域１１ａとｌｌ
ｂ、ｌｌｃとｌｌｄを通過する基準部光束ａ（第３図の
破線で示す）と参照部光束ｂ（第３図の実線で示す）と
を、各光電変換素子列１６ａ〜１６ｃにおける基準部Ａ
及び参照部Ｂでそれぞれ受光して、像の光分布パターン
を電気信号に変換し、それらの相関関係を相関器（図示
せず）で求めて自動焦点検出を行い、相関器からのずれ
信号に基づいて駆動機構で撮影レンズ１１を前後動させ
ることにより、自動焦点調節を行うものである。

第２図の焦点検出光学系では、水平位置の光電変換素子
列１６ａに加えて、垂直位置の光電変換素子列１６ｂ、
１６ｃが設けられているので、水平方向と垂直方向の焦
点検出が同時に行えることにより、水平線などの焦点検
出も可能となったのである。

第４図は本実施例のＡＦセンサー１７を用いたカメラの
撮影画面に対する焦点検出エリア及びファインダー内の
表示を示している。この例では撮影画面Ｓに対して画面
中央部の実線で示す３つの領域ＩＳＩ、ＩＳ２、Ｉ　３
３（以下、夫々第１アイランド、第２アイランド、第３
アイランドと呼ぶ）の被写体に対して焦点検出を行うこ
とができる。

図中破線で示している長方形の枠ＡＦは、焦点検出を行
っている領域を撮影者に示すべく表示されるものである
。撮影画面Ｓの外に示されている表示Ｌｂは焦点検出状
態を示し、合焦時に点灯する。

第５図は、この焦点検出装置に用いるＣＣＤの受光部（
受光部と蓄積部と転送部を含めてＣＣＤと呼ぶことにす
る）を示している。第５図の各アイランドＩＳＩ、ＩＳ
２、ＩＳ３に対して、基準部及び参照部を夫々設けてお
り、また、夫々のアイランドＩＳ１、ＩＳ２、ＩＳ３に
ＣＣＤの蓄積部への積分時間を制御するためのモニター
用の受光素子ＭＰＤ１．ＭＰＤ２、ＭＰＤ３を夫々設け
ている。各アイランドＩＳＩ、ＩＳ２、ＩＳ３の基準部
及び参照部の画素数（Ｘ、Ｙ）は、アイランド■Ｓ１で
は（３４，４４）、アイランドＩＳ２では（４４，５２
）、アイランドＩＳ３では＜３４．４４）となっている
。これらは、全てワンチップ上に形成されている。

本実施例における焦点検出装置では、上述の３つのアイ
ランドＩＳＩ〜ＩＳ３のＣＣＤにおける基準部を複数の
ブロックに分割し、この分割したブロックの基準部と参
照部の全てとを比較して焦点検出を行う。各アイランド
では分割したブロックで得られた焦点検出の結果のうち
、最も後ピンのデータを各アイランドの焦点検出データ
とし、さらに各アイランドの焦点検出データを元にカメ
ラの焦点検出データを算出する。

この分割する範囲及び分割したブロックのデフォーカス
範囲を第６図乃至第８図に示し、説明する。

第６図は、第４図に示した撮影画面Ｓ上での焦点検出エ
リアを拡大して示したものである。焦点検出用の各アイ
ランドＩＳＩ、ＩＳ２、ＩＳ３は、第５図に示した基準
部の領域である。なお、第６図において、各アイランド
に示している数値は、第５図に示したＣＣＤの画素の３
つ置きの差分を取った差分データの数を示す（差分デー
タは、２つ又は１つ置きでも良い。但し、このとき上記
数値は異なる。）、シたがって、各アイランドにおける
基準部と参照部の差分データの数（Ｘ、Ｙ）は、アイラ
ンドＩＳＩでは（３０，４０）、アイランドＩＳ２では
（４０，４８）、アイランドＩＳ３では（３０，４０）
となる。各アイランドでの分割であるが、アイランドＩ
ＳＩでは２つに分け、上端の差分データから（１〜２０
）、（１１〜３０）とし、夫々第１ブロツクＢＬ１、第
２ブロツクＢＬ２とする。アイランドＩＳ２では３つに
分け、左端の差分データから（１〜２０）、（１１〜３
０）、（２１〜４０）とし、夫々第３ブロツクＢＬ３、
第４ブロツクＢＬ４、第５ブロツクＢＬ５とする。また
、全画素について７つ置きに差分を取ったデータの隣接
データの和（１〜３５）を第６ブロツクＢＬ６とし、こ
のデータ列の前部（１〜２５）を第７ブロツクＢＬ７、
後部（１１〜３５）を第８ブロツクＢＬ８とする。アイ
ランドＩＳ３では、上端の差分データから（１〜２０）
、（１１〜３０）の２つとし、夫々第９ブロツクＢＬ９
、第１０ブロツクＢＬＩＯとする。

この位相差検出方式の焦点検出では、基準部と参照部と
の像が一致したときの像間隔が所定の間隔よりも大きい
ときには後ピン、小さいときには前ピン、所定の間隔て
合焦となる。したがって、分割されたブロックでのデフ
ォーカス範囲は、各アイランドの光学中心から煎れたブ
ロックはど後ピン側を受は持つことになる。差分データ
を取った後を示す第７図に基づいて具体的に説明する。

第７図はアイランドＩＳ２の基準部と参照部とを示し、
今、ブロック分けした第４ブロツクＢＬ４のデフォーカ
ス範囲を考える。このとき合焦となるのは、参照部にお
いて、左端から１５番目乃至３４番目の像（１５′〜３
４′）と、第４ブロツクＢＬ４の像（１１〜３０）とが
一致したときである。

これより像の一致が参照部の左側になると前ピンとなり
、このとき最大の前ピンのずれデータ数（以下ずれピッ
チという）は１４、像の一致が参照部の右側になると後
ピンとなり、このとき最大の後ピンのずれピッチは１４
となる。他の各アイランドでのブロック分けしたデフォ
ーカス範囲も同様であり、これを第８図に示すと、第３
ブロツクＢＬ３では、前ピン側ずれピッチが４、後ピン
側ずれピッチが２４、第５ブロツクＢＬ５では、前ピン
側ずれピッチが２４、後ピン側ずれピッチが４である。

アイランドＩＳＩ、ＩＳ３については、ブロックＢＬＩ
、ＢＬ９では前ピン側ずれピッチが５、後ピン側ずれピ
ッチが１５、ブロックＢＬ２、ＢＬＩＯでは前ピン側ず
れピッチが１５、後ピン側ずれピッチが５となる。第６
ブロツクＢＬ６では後ピン、前ピン側共に４ピツチであ
り、第７ブロツクＢＬ７では後ピン側に４から１４ピツ
チである。また、第８ブロツクＢＬ８では前ピン側に４
から１４ピツチである。

第９図は本発明の光電変換装置をカメラの焦点検出装置
に用いた例として、ＡＰセンサー１７及びＡＦコントロ
ーラ３０と、その周辺回路を開示している。ＡＰコント
ローラ３０は１チツプのマイクロコンピュータで形成さ
れ、その中に前記ＡＦセンサー１７のアナログ信号出力
ラインＶ　ｏｕｔから得られるアナロ゛グ信号をデジタ
ル信号に変換するＡ　／’　Ｄ変換部３１と、ｆｌ影レ
ンズ（交換レンズ）のＲ，ＯＭを含むレンズデータ出力
部４０から、それぞれのレンズで異なるデフォーカス量
−レンズ繰り出し型変換係数ＫＬ、色温度デフォーカス
１ｃｌＦＬ等のデータを予め入力し、且つＡ／Ｄ変換部
３１からのデジタルデータを逐一格納する、ＲＡＭで形
成されたメモリ部３２と、前記メモリ部３２の出力に基
づいて焦点を検出する焦点検出部３３と、前記検出され
た焦点データとレンズデータ等から補正量を算出する補
正演算部３４と、その補正量に基づいてレンズを駆動す
るための信号をレンズ駆動回路４２に送出すると共に、
レンズの移動状況のデータをエンコーダ４４から受ける
レンズ駆動制御部３５と、ＡＰセンサー】７での積分値
（「電荷蓄積」のことを以下「積分」とも呼ぶ）が所定
時間内に所定値まで達するか否かを監視するための計時
用のタイマー回路３６と１、ＡＦセンサー１７と信号の
送受を行うＡＦセンサー制御部３７とを有する。なお、
４３はレンズ駆動用のモータ、４１はＡＦコントローラ
３０によって制御される表示回路である。Ａ、　Ｆセン
サー１７と前記ＡＰコントローラ３０は、それぞれ１チ
ツプずつ別個に形成されており、したがって、ＡＦシス
テムとしては合計２チツプで構成されていることになる
。Ｖ　ｒｅｆｉｊ：　Ａ、　Ｆコントローラ３０のＡ／
Ｄ変換部３１とＡＦセンサー１７のアナログ基準電圧、
Ｖｃｃは電源ライン、ＧＮＤはアースラインである。

、Ａ　Ｆセンサー１７とＡＦコントローラ３０の間は、
ＭＤＩ、ＭＤ２．ＩＣＧ、ＳＨＭ、ＣＰ、Ａ、Ｄ、Ｔ。

Ｖｏｕｔの７つの信号ラインで接続されている。上述の
７つの信号ラインのうち、ＭＤＩ、ＭＤ２はＡＰコント
ローラ３０からＡＦセンサー１７ヘロジツク信号を出力
する信号ラインであり、ＡＰセンサー１７の動作モード
を設定する。ＡＰセンサー１７の動作モードには、イニ
シャライズモード、低輝度積分モード、高輝度積分モー
ド、データダンプモードの４つがあり、信号ラインＭＤ
Ｉ、ＭＤ２のロジックレベルの組み合わせにより動作モ
ードの設定が行われる。信号ラインＩＣＧ、ＳＨＭは双
方向性であり、前述のデータダンプモードにおいては、
ＡＦセンサー１７からＡＦコントローラ３０への出力ロ
ジックラインとなり、各アイランドにおける被写体の輝
度並びに積分完了順序に関する情報を出力する。その他
のモードにおいては、信号ライン■ＣＧはＡＦセンサー
１７の新たな積分開始を指示するＴＣＧ信号を、信号ラ
インＳＨＭはＡＰセンサー１７にデータの要求を指示す
るＳＨＭ信号を、ＡＦコントローラ３０からＡＰセンサ
ー１７へ供給するロジックラインとなる。信号ラインＣ
Ｐ！、ｉＡＰコントローラ３０からＡＰセンサー１７へ
基本クロックを供給するラインである。この信号ライン
ＣＰから供給される基本クロックは、ＡＦコントローラ
３０の内部で０Ｎ１０　Ｆ　Ｆ制御可能であり、この基
本クロックをＯＦＦ状態とすることによりＡＦセンザー
１７の動作を一時的に凍結させて、ＡＦコントローラ３
０が他の回路部分、例えば、レンズ駆動回路４２等の制
御を行うことも可能である。信号ラインＡＤＴは、デー
タダンプモードにおいてはＡ、　Ｆセンサー１７の１画
素データの出力完了を示し、ＡＰコントローラ３０内の
Ａ／Ｄ変換部３１にＡ、／Ｄ変換開始を指示するＡＤＴ
信号を供給する。他のモードにおいては、ＡＦセンサー
１７の各アイランドにおいて適正レベルまで電荷蓄積が
行われた時点でＡＰセンサー１７からＡＰコントローラ
３０へ積分の完了を示すための割込信号を出力する。

最後に、信号ラインＶｏｕｔはアナログ信号ラインであ
り、ＡＦセンサー１７における光電変換素子列１６ａ〜
１６ｃの出力をアナログ信号処理した後、ＡＦセンサー
１７からＡＰコントローラ３０内のＡ／Ｄ変換部３１に
供給する。このＶｏｕｔ信号は前述のＡＤＴ信号に同期
して１画素毎に出力され、Ａ／Ｄ変換された後、ＡＰセ
ンサー１７より得られた被写体像情報としてＡＦコント
ローラ３０に取り込まれるものである。

次に、第１０図を用いてＡＦセンサー１７の具体的構成
を説明する。図中、左側に光電変換素子列１６ａ〜１６
ｃを、右側にＡＦコントローラ３０との１７０部分を示
す。まず、光電変換素子列１６８〜１６ｃは上述の第４
図のファインダー内表示に示されたように、Ｈ字形に配
置された３つのアイランドＩＳＩ〜ＩＳ３に分けられ、
原則的には、それぞれ別個に制御される。光電変換素子
列１６ａ〜１６ｃの詳細な構成については、第１１図乃
至第１３図に示される。このうち、ホトダイオードＰＤ
やシフトレジスタＳＲ等の主要構成要素を含む部分につ
いて説明する。第１１図に示すように、ホトダイオード
アレイ部５０は、複数の画素用ホトダイオードＰＤと、
その間に配されたモニター用ホトダイオードＭＰＤとを
交互に有する形を成している。各画素用ホトダイオード
ＰＤの長手方向の一端はバリアゲートを形成する第１の
ＭＯＳトランジスタＴＲＩのソースに結合されている。

このＭｏＳトランジスタＴＲＩのトレインは次段の蓄積
部ＳＴに結合され、ゲートはＢＧ信号くバリアゲート信
号）の供給ラインに結合されている９蓄積部ＳＴはアル
ミニウム膜で遮光されており、光の照射を受けないが、
いわゆる暗時電荷を生じる。蓄積部ＳＴの出力端は積分
クリアゲート■ＣＧを形成する第２のＭＯ３ｔ−ランジ
スタＴＲ２のソースと、シフトゲートＳＨを形成する第
３のＭＯＳ）ランジスタＴＲ３のソースに結合されてい
る。第２のＭＯＩ−ランジスタＴＲ２のドレインは電源
ラインＶｃｃに結合され、ゲートはＩ　ＣＧ信号（積分
クリアゲート信号）の供給ラインに結合されている。一
方、第３のＭＯＳ）ランジスタＴＲ３のドレインはシフ
トレジスタＳＲを構成するセグメントに結合され、ゲー
トはＳＨ倍信号シフトゲート信号）の供給ラインに結合
されている。

モニター用ホトダイオードＭＰＤは５図の上端部側で互
いに接続されており、したがってモニター出力は、これ
らの接続された複数のモニター用ホトダイオードＭＰＤ
の総合出力となる。このように複数個のモニター用ホト
ダイオードＭＰＤを結合することによって、広範囲の視
野を有する被写体輝度モニター用ホトダイオードを実現
できることになる。

前記ホトダイオードアレイ部５０の物理的構造の概略は
、第１１図におけるｃ−ｃ’線断面を示す第１２図のご
とく、シリコン基板５１に拡散法によって形成されたＰ
壁領域５２と注入法によって形成されたＮ型領域５３と
、画素用ホトダイオードＰＤ及びモニター用ホトダイオ
ードＭＰＤを区切るために上部Ｎ型領域５３に権された
Ｐ＋（Ｐ型の高濃度不純物拡散領域）よりなるチャンネ
ルストッパ５４と、各ホトダイオードＰＤの暗時出力を
抑制するために表面に設けられて表面空乏層の抑制を行
うＮ中膜５５とから成っている。シリコン基板５１には
外部からプラス電位が与えられ、中間のＰ壁領域５２に
はアース電位が与えられる。

なお、Ｎ型領域５３はリン注入により、またＰ型頭ＶＡ
５２はホウ素の拡散により形成される。

前述した第１１図における画素用ホトダイオードＰＤ、
モニター用ホトダイオードＭＰＤ、バリアゲート信号用
の第１のＭＯＳ）ランジスタＴＲ１、蓄績部ＳＴ、積分
クリアゲ−１−Ｉ　ＣＧ用の第２のＭＯＳ）ランジスタ
ＴＲ２、シフトゲート信号用の第３のＭＯＳ）ランジス
タＴＲ３、及びシフトレジスタＳＲの縦続結合体が横方
向に多数配列されており、例えばシフトレジスタＳＲの
セグメント数で数えれば１２８個存在する。

ただし、第１３図に示す配列の右端に見られるように、
画素用ホトダイオードＰＤ、モニター用ホトダイオード
ＭＰＤ、バリアゲート用のＭＯ３トランジスタＴＲ１、
蓄積部ＳＴ、積分クリアゲート用のＭＯＳ）ランジスタ
ＴＲ２及びシフトゲ−１−用のＭＯ３？−ランジスタＴ
Ｒ３のセグメント数は、右端側において、シフトレジス
タＳＲに比べて５個少ない。逆に言えば、シフトレジス
タＳＲのセグメント数だけが右端側で多く形成されてい
ることになる。これら５個のセグメントは、単に光電荷
の転送路として機能するに過ぎないものである。

第１３図において、画素用ホトダイオードＰＤ、モニタ
ー用ホトダイオードＭＰＤのうち、右端の５個、及び左
端の３個には斜線で示すようにアルミニウム膜による遮
光が施されている。これらの遮光されたホトダイオード
ＰＤは例えば画素用ホトダイオードＰＤの出力の暗時補
正に用いられる暗時電荷を発生する。ホトダイオードア
レイ部は、その一部分が基準部Ａ、他の一部分が参照部
Ｂとして割り当てられる。例えば、基準部Ａは４４個分
、参照部Ｂは５２個分の画素用ホトダイオードＰＤとモ
ニター用ホトダイオードＰＤの組み合わせ体を含む。た
だし、構造的には基準部Ａと参照部Ｂの区別はなく、後
述するＡＦコントローラ３０でのソフトウェア処理によ
り、それらを区別している。

前記基準部Ａと参照部Ｂとの間の不要と考えられる部分
については、シフトレジスタＳＲのみを残し、他の画素
用ホトダイオードＰＤ、モニター用ホトダイオードＭＰ
Ｄ、バリアゲート用のＭＯＳトランジスタＴＲＩ、蓄積
部ＳＴ、積分クリアゲート用のＭＯＳトランジスタＴＲ
２及びシフトゲート用のＭＯＳ）ランジスタＴＲ３の一
部乃至全部が削除されている。この削除部分に対応する
シフトレジスタＳＲの各セグメントのピッチは、他の部
分のビッヂよりも大きくなるように形成し、全画素出力
の転送に必要な転送りロック数を減少させて総電荷転送
時間を短縮できるようにしている。

モニター用ホトダイオードＭＰＤは基準部Ａ（並びに要
すれば参照部Ｂ）に位置するもののみが利用されるよう
に互いに接続されており、他の部分に存在するものは利
用されない。ただし、その不使用のモニター用ホトダイ
オードＭＰＤも、電源ラインＶＣＣに接続して安定化し
ておくことが望ましい。これは電気的に浮いていると、
他の画素用ホトダイオードＰＤからの誘導を受けたり、
他の画素用ホトダイオードＰＤへの誘導を起こしたりし
て、結局、他の画素用ホトダイオードＰＤに影響を与え
るからである。モニター用ホトダイオードＭＰＤの出力
は、ＭＯＳ）ランジスタＱ５を介してコンデンサＣ２に
一部与えられ、ここで保持されてソースフォロアＳＦ２
よりなるバッファを介して自動利得制御出力信号ＡＧＣ
Ｏ３として出力される。ＭＯＳ）ランジスタＱ２はコン
デンサＣ２の初期化用である。この自動利得制御出力信
号ＡＧＣＯ８の電源変動並びに温度依存成分除去のため
、前記コンデンサＣ２の初期化用のＭＯＳトランジスタ
Ｑ２と同一構成のＭＯＳ）ランジスタＱ、によって初期
化されるコンデンサＣ１からのドリフト出力信号ＤＯ３
が同時に発生される。このコンデンサＣ１には、モニタ
ー用ホトダイオードＭ　Ｐ　Ｄの総面積と略同−面積の
ドリフト成分検出用のダイオードＭＤが、ＭＯＳ）ラン
ジスタＱ。

を介して接続される。ダイオードＭＤはアルミニウム膜
で遮光されている。初期化用のＭＯＳトランジスタＱ、
、Ｑ２はＴＣＧ信号（積分クリアゲート信号）の印加期
間に同時にオンされる。

ここで、このＡＦセンサー１７の光電変換素子列１６ａ
〜１６ｃの電荷精分モードについて、第１４図乃至第１
６図を用いて説明する。第１４図は従来の一般的な１次
元の光電変換素子列のポテンシャル分布図である。１画
素分の光電変換素子はオーバ、−フローゲートＯＧを伴
ったホトダイオードＰＤと、一定ポテンシャルにセラ１
へされたバリアゲートＢＧ、蓄積部ＳＴを有している。

まず積分クリアゲ−）−３ＴＩＣＧへの電圧印加により
、蓄積部ＳＴ及び光電変換用のホトダイオードＰＤは、
第１４図（ａ）に示すように、それ以前に蓄積された電
荷をオーバーフロートレイン○Ｄに排出する。このオー
バーフロードレインＯＤは、電源ラインＶｃｃと共通に
設計されている。この不要電荷の排出によりホトダイオ
ードｐＤ、Ｍ１部ＳＴに残された電荷は無くなり、各画
素は初期化されたことになる。次に、この積分クリアゲ
ート５ＴＩＣＧへの電圧を除去することにより積分クリ
アゲート■ＣＧのポテンシャルレベルは上昇し、蓄積部
ＳＴからオーバーフロードレインＯＤへの電荷の流出は
停止され、ホトダイオードＰＤへ入射した光強度に応じ
て発生する光電荷は、以後、第１４図（ｂ）に示すよう
に、バリアゲートＢＧを介して蓄積部ＳＴに流入し、こ
こで蓄えられることになる。これが電荷蓄積動作（積分
動作）である。

ここで、蓄積部ＳＴに蓄えられた電荷の各画素について
の平均値が後段の処理回路及び処理演算に適正なレベル
まで達するか、又はＡＦコントローラ３０からのデータ
要求があった場合には、積分完了動作を行う。この積分
完了動作は、第１４図（ｃ）に示すように、シフトゲー
トＳＨに電圧印加を行い、このゲートのポテンシャル準
位を下げることにより、光入射によりホトダイオードＰ
Ｄにて発生し、蓄積部ＳＴにそれまでに蓄積された電荷
を、対応するシフトレジスタＳＲへと注入するものであ
る。

ここで、蓄積部ＳＴを設けているのは、以下の理由によ
るところが大である。ＡＦセンサー１７においては、低
輝度域においても使用可能とするために、画素面積の大
きい高感度なホトダイオードＰＤが用いられ、その長さ
ｆＰＨが数１００μｍに達するものが一般的である。一
方、蓄積部ＳＴの長さｌｓＴは飽和電圧等の要求条件よ
り５０μｍ程度が一般的である。ここで、今、積分完了
動作で電荷をシフトレジスタＳＲに移送する必要時間に
ついて考えると、蓄積部ＳＴから電荷を移送する場合に
は約３〜５μｓｅｃを要する。これは電荷の移動速度に
依存する値であり、またその移動距随の２乗に正比例し
て増加することが知られている。

したがって、もしこの蓄積部ＳＴを設けずに、ホトダイ
オードＰＤにおいて電荷の蓄積を行った場合には、電荷
移送時間τ５１−１は、１ｐＨ＝　２００１ｔｍ、（ｌ
ｓ７＝　５０１ｔｍとして、 τ１３８＝、　５　Ｘ　（ｌＰＨ／　１ｓｔ）　２＝　
８０　μｓｅｃとなり、精分開始直後に積分完了動作を
開始するべくシフトゲートＳＨに電圧印加を行った場合
でも８０μｓｅｃの間はその状態を継続する必要があり
、最短積分時間の制限を受けることになる。この結果、
高輝度時のダイナミックレンジの低下を招く。このよう
な観点から、蓄積部ＳＴを設けて、積分終了時の電荷移
動長のｍ縮を図り、積分終了動作の応答性改善を図って
いるものである。

上述の積分完了動作が終了し、シフトゲートＳＨに印加
された電圧が除去されると、前回の積分完了動作の終了
後から今回の積分完了動作の終了までの間に、ホトダイ
オードＰＤ及び蓄積部ＳＴで発生した電荷が対応するシ
フトレジスタＳＲに並列に移送されたこととなる。

以後、これらの像情報である電荷はシフトレジスタＳＲ
に供給される転送りロックφ１．φ２に同期して順次シ
フトレジスタＳＲ内を転送され、電荷量−電圧変換手段
となるコンデンサＣ３、ソースフォロアＳＦ、よりなる
バッファを介して、第１３図の出力信号ラインＯ８より
アナログ電圧として読み出されることになる。なお、Ｍ
ＯＳ）ランジスタＱ３はコンデンサＣ１の初期化用であ
る。

ところが、この積分動作においては、次のような問題が
生じる。

■まず、暗時出力の問題がある。これは光入射が無い状
態においても熱励起等により、それぞれの部位でそのポ
テンシャルレベルに応じた電荷が発生する。そこで、通
常、ホトダイオードＰＤのポテンシャルレベルが高く設
定され、電荷の流入条件から蓄積部ＳＴのポテンシャル
レベルを低く設定する必要が生じるため、極めて微小な
暗時出力にも拘わらず、このＮＴａ部ＳＴのみの暗時出
力はホトダイオードＰＤのそれと比較して数倍乃至数１
０倍となることが一般的である。このため、ノイズ成分
となる暗時出力の大部分は実際に光電変換とは関係の無
い蓄積部ＳＴで発生することになり、−ｍのホトダイオ
ードＰＤと比較してＳＺＮ比の低下が生じる。

■また、前述のように光電変換の高感度化の要請に伴い
、より短時間の積分時間制御が必要となる。先に説明し
た通り、桁分最短時間はシフトパルスＳＨのパルス幅に
制限を受けるのみならず、このシフトパルスＳＨの発生
がシフトレジスタＳＲに供給される転送りロックφ１．
φ２の位相関係にも制限を与える。

そこで、本実施例においては、これらの暗時出力の低減
とより高速な積分完了を実現するために、２つの精分モ
ードをそれぞれの使用条件により切り替えることで対応
している。

互ｊコ１分」ヒ：ｙ〜（高輝度精分モード）まず、高速
な精分完了の要求される高輝度被写体の像情報を入力す
る場合においては、前述の信号ラインＭＤＩ、ＭＤ２の
ロジックの組み合わせによって、第１５図に示したＳＴ
ｉ分モードがｊ′Ａ択される。第１５図（ａ）に示す精
分クリア動作及び精分動作については、先に第１４図（
、）に示し説明した通りの動作で実施される。５７９分
モードにおいては、積分完了動作のみが異なる。本実施
例の光電変換素子列１６ａ〜１６ｅにおいては、ホトダ
イオードＰＤと蓄積部ＳＴの間に配置されたバリアゲー
トＢＧのポテンシャルを制御可能なものに設計しである
。第１５図（ａ）に示す精分クリア動作中及び精分動作
中は、ホトダイオードＰＤと蓄積部ＳＴの間の電荷移動
を可能とするべく、バリアゲートＢＧに所定電圧印加を
行い、そのポテンシャルを低いレベルに設定しておく。

各画素の蓄苗電荷の平均レベルが後段の処理回路に適正
なレベルに達したか、又はＡＦコントローラ３０からの
データ要求が生じた場合には、その信号により、それま
で印加されていたパリアゲ−）ＢＧの電圧を除去するこ
とで、第１５図（ｂ）に示すように、バリアゲートＢＧ
のポテンシャルを高いレベルに上昇させて、ホトダイオ
ードＰＤと蓄積部ＳＴの間の電荷移動を停止し、以後、
ホトダイオードＰＤで光入射により発生する電荷の蓄積
部ＳＴへの流入を禁止することで、積分動作の完了が実
現される。その後、第１５［］（ｂ）に示すように、蓄
積部ＳＴのポテンシャルを高いレベルに上昇させて、ホ
トダイオードＰＤがらの電荷を蓄積部ＳＴで保持してい
る間における蓄積部ＳＴでの暗時電荷の発生を抑制し、
像情報が蓄積部ＳＴで発生する暗時電荷により損なわれ
ないようにしている。

この状態の後、ＡＦコントローラ３０からのデータ要求
信号ＳＨＭの発生に伴い、第１５図（ｅ）に示すように
、シフトゲートＳＨに電圧印加を行い、このゲートのポ
テンシャル準位を下げることにより、蓄積部ＳＴとシフ
トレジスタＳＲの間の電荷移送を行う。

このようにして、データ読出と精分完了動作を別個に行
い、バリアゲートＢＧのポテンシャルを低いレベルから
高いレベルに変化させるだけで積分完了動作を実現する
ことにより、積分完了動作の極めて高い応答性を実現し
ている。

Ｐ」Σ荀づ辷玉二二上−（低輝度積分モード）次に、暗
時出力の低減が要求される低輝度被写体に対するホトダ
イオードＰＤの精分モードについて、第１６図を用いて
説明する。このホトダイオードＰＤの積分モードは、低
暗時出力のホトダイオードＰＤで電荷蓄積（精分）を行
い、この精分中に蓄積部ＳＴで発生した不要な暗時出力
を積分クリアゲート５ＴＩＣＧを介して排出した後、十
分な時間をかけて、ホトダイオードＰＤがらＭＴｆｔ部
ＳＴへ、ホトダイオードＰＤのみの発生電荷を移送した
後、シフトレジスタＳＲへ移送し、順次読み出すモード
である。このモードでは、前述の電荷移動速度の制限を
受けるので、積分完了動作に約１００μｓｅｃの時間は
必要となるが、極めて低い暗時出力で像情報の読み出し
が可能となる。

精分クリア動作は、第１４図（ａ）に示したのと全く同
様に行われる。次に、積分開始時であるが、第１６図（
ａ）に示すように、前述の第１４図に示す精分モードや
第１５図に示す５７９分モードとは異なり、ホトダイオ
ードＰＤと蓄積部ＳＴの間にあるバリアゲートＢＧのポ
テンシャルを十分に高レベルに設定し、蓄積部ＳＴでは
なくホトダイオードＰＤで電荷蓄積を行う。このホトダ
イオードＰＤで蓄積された電荷が適正なレベルに達する
か、又はＡＰコントローラ３０がらのデータ要求信号Ｓ
ＨＭにより積分完了動作を行うときには、まず蓄積部Ｓ
Ｔで発生し蓄積部ＳＴに蓄積された不要な暗時出力電荷
の排出を行う。これはバリアゲートＢＧのポテンシャル
を’Ｈｉｇｈ”レベルに維持したままで、第１６図（ｂ
）に示すように、積分クリアゲ−）ＳＴＩ　ＣＧのポテ
ンシャルを操作することで、蓄積部ＳＴに残された不要
電荷の排出を行うものである。こうして蓄積部ＳＴの不
要電荷を排出した後、第１６図（ｃ）に示すように、積
分クリアゲ−）ＳＴＩＣＧのポテンシャルを元の高いレ
ベルに戻し、その後、バリアゲートＢＧのポテンシャル
を低いレベルとし、ホトダイオードＰＤと蓄積部ＳＴ間
の電荷移送を行う（第１６図（ｃ）９照）。この電荷移
送は、前述のように、約１００μＳｅｅ程度の時間を必
要とし、ＡＰセンサー１７内で計時し操作する。こうし
てホトダイオードＰＤで積分された電荷の移送を完了し
た後に、バリアゲートＢＧのポテンシャルを再び高いレ
ベルに戻すことで、積分完了動作を終了する。

また、この積分完了動作の終了後に、第１６図（ｄ）に
示すように、蓄積部ＳＴのポテンシャルを高レベルとし
、暗時電荷の発生を抑制していることは前述の５Ｔｖｔ
分モードの終了論と同様である。

この状態で特撮した後、ＡＰコントローラ３ｏがらのデ
ータ要求信号ＳＨＭによりシフトゲートＳＨが操作され
て蓄積部ＳＴからシフトレジスタＳＲへ並列に電荷が移
送され、以後、順次、像情報として読み出される動作に
ついても前述の通りである。

以上で第１０図のブロック図に示した光電変換素子列１
６ａ〜１６ｃの各単体についての説明を終わり、次にこ
れらの光電変換素子列１６ａ〜１．６ｃが本実施例にお
いて、どのように制御されているかについて説明する。

第１０図に示すように、３つの各光電変換素子列１６ａ
〜１６ｃにおけるモニター用ホトダイオードＭＰＤ　１
〜ＭＰＤ３の各出力ＡＧＣＯ３１〜ＡＧＣＯ３３に対し
てそれぞれＣＣＤＩＣＤ間制御部１７１〜１７３を設け
られ、各アイランドＩＳ１〜丁Ｓ３のバリアゲートＢＧ
１〜ＢＧ３、蓄績部ＳＴＩ〜５Ｔ３−積分クリアゲート
ＳＴ　Ｉ　ＣＧ　１〜５ＴＩＣＧ３が制御される。

また、ＣＣＤクロック発生部１７４が全アイランドに対
して１つ存在し、全アイランドのシフトレジスタＳＲの
共通の転送りロックφ８．φ２及び各アイランドのシフ
トゲートＳＨＩ〜Ｓ　Ｈ３の制御を行うものである。

以下、高■度被写体に対するＳＴＩＴモードについて、
第１７図６）のタイムチャートを用いて説明する。まず
、ＡＦコントローラ３０は、高輝度積分モードにセット
するために、信号ラインＭＤ１を’Ｌｏｗ”レベル、信
号ラインＭＤ２を”Ｈｉｇｈ”レベルとする。次に、Ａ
Ｐセンサー１７に積分を開始させるべく、ＩＣＧ信号（
積分クリアゲート信号）の供給を行う。このＩＣＧ信号
は、第１０図のＩ１０制御部１７５を介して、各ＣＣＤ
ＩＣＤ間制御部１７１〜１７３に供給される。各ＣＣＤ
ＩＣＤ間制御部１７１〜１７３から各光電変換素子列１
６ａ〜１６ｃに前述の電荷排出に十分な時間（約１００
　μ５ｅｃ）、ＳＴＩＣＧ信号（ＳＴＩ分クリアゲ−１
〜信号）として供給される。この間、各アイランドの光
電変換素子列１６ａ〜１６ｃのバリアゲートＢＧＩ〜Ｂ
　Ｇ　３にち’Ｈｉｇｈ”レベルの電圧が供給され、ホ
トダイオードＰＤで発生した電荷はバリアゲートＢＧ、
蓄７ｆｒ部ＳＴ、１分りリアゲートＳ　Ｔ　Ｉ　ＣＧを
介してオーバーフロートレインＯＤに全て排出される。

この時間（約１００μ５ｅｃ）の計時後に、ＳＴＩＣＧ
信号のみがＬ　ｏｗ’“レベルとなり、ＳＴ績骨分クリ
アゲ）ＳＴＩＣＧのポテンシャルは高レベルとなり、ホ
トダイオードＰＴ）で発生した電荷は蓄積部ＳＴで蓄積
開始されることになる。一方、このＳＴＩＣＧ信号によ
り、モニター用ホトダイオードＭＰＤ　１〜Ｍ　Ｐ　、
Ｄ　３の各出力ＡＧＣＯ８１〜ＡＧＣｏＳ３も積分開始
される。この詳細について、以下、説明する。

第１８図は、モニター用ホトダイオードＭＰＤ１〜ＭＰ
Ｄ３の各出力ＡＧＣＯ３Ｉ〜ＡＧＣＯ３３を積分し、電
圧フラグ信号ＶＦＬＩＣｔ〜ＶＦＬＧ３を得るためのＡ
ＧＣ信号処理回路６０の詳細を示しており、第１９図は
そのタイムチャートである。このＡＧＣ信号処理回路６
０は、各ＣＣＤ積分時間制御部１７１〜１７３に設けら
れている。ＩＣＧ信号が入力されると、まず、ドリフト
出力信号ＤＯ８を得るためのコンデンサＣ１の初期化信
号Ｄ○ＳＲ３と、自動利得制御出力信号ＡＧＣＯ３を得
るためのコンデンサＣ２の初期化信号ＡＧＣＲ８とに、
Ｉ　Ｈｉ　ｇｈｌ＋レベルの信号を供給し、コンデンサ
Ｃ１及びＣ２の電圧Δｖ　ｏｏｓ及びΔＶ　ＡＧＣの初
期化が行われる。同時に、動作点設定パルスφＦで反転
増幅部６４の動作点設定を行い、初期化パルスφＳで基
準出力保持部６５の容量Ｃ６の初期化が、また、初期化
パルスφＦＬＣＲ９で比較回路部６６の容ＭＣ７の初期
化が行われる。コンデンサＣ３及びＣ２の電圧ΔＶＤｏ
ｓ及びΔＶ　ＡＧＣはソースフォロアを組み合わせて成
る差動増幅部６１において差動増幅され、ドリフト出力
信号を差し引いた自動利得制御電圧ＶＡＣＣ＝　０．８
　Ｘ　（ΔＶ　ＡＣＣ−ΔＶｏｏｓ）＋Ｖ、が得られる
。ここで、■ｏはオフセット値である。差動増幅部６１
から得られる自動利得制御電圧Ｖ　ＡＧＣと、基準電圧
発生部６２から得られる基準電圧Ｖ「とは、同じ容量の
コンデンサＣ，，Ｃ，を含む電圧合成回路部６３にて合
成される。この電圧合成回路部６３の出力電圧■×には
、０．８Ｘ（（ΔＶ　ＡＧＣ−ΔＶ　ｏｏｓ）　　Ｖ　
ｒｌ／　２の変動成分が得られる。自動利得制御出力信
号をＡＧＣＯＳとすると、ΔＶＡＣＣ＝八ＶＤｏＳへ■
ＡＧＣＯ３となる。ここで、■１はオフセット値である
。これより、ＶＡＣＣ＝０．８Ｘ（ＡＧＣＯＳ）＋Ｖ２
となる。ここで、Ｖ２（＝ＶＯ＋０．８ｘＶ＋）もオフ
セット値である。また、電圧合成回路部６３の出力電圧
■×には、 （０，８ｘ（−ＡＧＣＯＳ）−Ｖｒｌ／２の変動成分が
得られる。初期状態では基準電圧切換パルスφａが“Ｈ
ｉｇｈ”レベル、φｂ〜φｅが“ＬＯＬＩ＋レベルであ
るので、基準電圧Ｖｒには最小基準電圧Ｖａ（＝　０．
３７５　Ｖ）が供給されている。このときの電圧合成回
路部６２の出力電圧Ｖｘを反転増幅部６４にて反転増幅
した電圧ＶＹ＝（１０）ＸＶ×が電圧フラグ信号ＶＦＩ
ＪＣ反転のスレシュホールドレベルとなり、この電圧■
Ｙは初期化パルスφＳの立ち下がりのタイミングで基準
出力保持部６５の容量Ｃ６に保持され、レベルＶＹＭと
して供給され続ける。次に、初期化パルスφ、が立ち下
がり、電圧合成回路部６３の容量Ｃ＝　、　Ｃｓにはこ
のとき゛の電荷がトータルで保持される。その後は、電
圧合成回路部６３の各入力電圧Ｖ　ＡＣＣ及びＶｒにお
ける各電圧変動分の半分のレベル変動が出力電圧ｖ×の
レベル変動となる。次に、ＡＦコントローラ３０は、基
準電圧Ｖａ（＝０．３７５）を得るためのパルスφａと
、初期化パルスＤＯ３ＲＳを“Ｌ　ｏｗ’レベルとした
後、基準電圧Ｖｅ（＝　３．３７５　Ｖ）を得るための
パルスφｅを’Ｈｉｇｈ’レベルとし、電圧■ＡＣＣの
変動が（Ｖｅ−Ｖａ）だけ生じたか否かのモニターを開
始するために、初期化パルスφＦＬＣＲ５をＬｏｗ“ル
ベルとし、初期化パルスＡＧＣＲ３をＬｏ１１１”レベ
ルとしてモニター出力の積分を開始する。モニター用ホ
トダイオードＭＰＤに入射した光は光電変換され、発生
電子は容量Ｃ２に充電された電圧ΔＶ　ＡＧＣを初期値
Ｖｃｃから徐々に低下させる。そして、電圧合成回路部
６３の出力電圧Ｖｘにおける初期値よりの変動は、 １−Ｖａ＋０．８ＸＡＧＣＯ３＋Ｖｅｌ／２となり、こ
の式の値が０となったときに反転増幅部６４の出力電圧
ｖＹは初期値ｖＹＭと同電位となり、さらにＶｙ＞Ｖｓ
ａ勾０．８ＸＶＹＭになると、比較回路部６６の容量Ｃ
７に蓄えられた電荷はＭＯＳトランジスタＱ６を介して
リークし、電圧フラグ信号ＶＦＬＣが反転し、積分の適
正レベルを示す信号として出力される。

このような回路により、ＡＧＣ信号処理回路６０が構成
されているが、本実施例のＡＦセンサー１７においては
、各アイランドにおける画素用ホトダイオードＰＤの面
積を共通化して、各ＣＣＤ画素の６度を共通化すると共
に、各アイランドにおけるモニター用ホトダイオードＭ
ＰＤの総面績をも共通化することにより、各アイランド
における画素用ホトダイオードＰＤとモニター用ホトダ
イオードＭＰＤとの感度比を共通化し、これによって、
第１８図に示すＡＧＣ信号処理回路６０における基準電
圧発生部６２を各アイランドについて共通化し、分圧抵
抗群Ｒにおける消費電力の省電力化、並びにＡＦセンサ
ー１７のチップ面積の低減を可能としている。

また、このＡＧＣ信号処理回路６０は、各アイランドに
おけるＣＣＤ画素列の積分時間制御を行うのみならず、
積分が不十分な状態でシステムの最大許容債分時間を計
時したときにも、各アイランドからのモニター信号に応
じてそれぞれ適正なゲインを与える。このゲインの決定
もこのＡＧＣ信号処理回路６０の役割である。

ＡＰコントローラ３０からデータ読出開始のためのＳＨ
Ｍ信号が供給されると、ＣＣＤ積分時間制御部１７１〜
１７３は積分動作の強制的な完了動作を開始し、バリア
ゲートＢＧＩ〜ＢＧ３、蓄積部ＳＴ１〜ＳＴ３、ＳＴ頂
骨分クリアゲート５ＴＩＣＧＩ〜５ＴＩＣＧ３繰作を開
始する。ＳＴ積積分モー暗時おいては、バリアゲートＢ
ＧＩ〜ＢＧ３の操作のみで瞬時に、また、ＰＤ積積分モ
ー待時おいては、ＳＨＭ信号の印加後、ＳＴ積分クりア
ゲートＳＴ　Ｉ　ＣＧ　１〜ＳＴＩ　ＣＧ３、バリアゲ
ートＢＧＩ〜ＢＧ３の操作により約１００μｓｅｃが経
過した後、各々、積分完了動作を終了する。引き続き、
まず第２アイランドの蓄積部ＳＴからシフトレジスタＳ
Ｒｃ″−電荷移送を行うためにシフトパルスＳＨ２が発
生される。この時点で各アイランドのゲインをメモリー
する必要がある。

そこで、このシフトパルスＳＨ２の発生に引き続き、各
アイランドのモニター用基準電圧Ｖｒを基準電圧切換用
のパルスφｅ、φｄ、φＣ１φｂを用いて順次切り換え
て、電圧フラグ信号ＶＦＬＣの反転をチエツクし、どの
時点で電圧フラグ信号ＶＦＬＣの反転が生じたかに応じ
て各アイランドの光電変換信号読出時のゲインを決定し
、メモリーする。

Ｖｒ＝Ｖｅ（３，３７５Ｖ）で電圧フラグ信号Ｖ　ＦＬ
Ｃの反転が既に生じていたり、Ｖｒ＝Ｖｄ（１，８７５
Ｖ）に切り換えた時点で電圧フラグ信号Ｖ　ＦＬＧの反
転が生じた場合には、×１のゲインがメモリーされ、Ｖ
ｒ＝ＶｄからＶｒ＝Ｖｃ（１，１２５Ｖ）に切り換えた
時点で電圧フラグ信号Ｖ　ＦＬＣの反転が生じた場合に
は×２のゲインがメモリーされ、Ｖ　ｒ　＝　Ｖ　ｃが
らＶｒ＝　Ｖｂ（０，７５Ｖ）に切り換えた時点で電圧
フラグ信号Ｖ　ＦＬＣの反転が生じた場合には、×４の
ゲインがメモリーされ、Ｖｒ＝Ｖｂに切り換えた時点で
も、電圧フラグ信号Ｖ　ＦＬＣの反転が生じない場合に
は、×８のゲインがメモリーされる。こうして、第１、
第２、第３の各アイランドのＡＧＣ信号処理回路６０で
同時にゲインが決定され、メモリーされた後、各アイラ
ンドの画素データの読出時に、このメモリーされたゲイ
ンがそれぞれ第２０図に示されたＡＧＣアンプ７４に供
給され、それぞれのアイランドの出力に対し、最も適正
なゲインが供給される。また、これらの各アイランドの
ゲイン情報は、ＩＣＧ、ＳＨＭ信号ラインよりＡＦコン
トローラ３０へのデータダンプの開始直後にＡＤＴＤ号
と同期してデジタルデータとして出力される。

以上のようなＡＧＣ信号処理回路６０は、各ＣＣＤ積分
時間制御部１７１〜１７３にそれぞれ設けられており、
各モニター出力ＡＧＣＯ３１〜ＡＧＣＯ３３は、適正レ
ベルに達したか否かをＡＧＣ信号処理回路６０により常
時モニタリングされ、所定のレベル変動が生じ、適正レ
ベルに達したことがＣＣＤＩＣＤ間制御部１７１〜１７
３のいずれかで検出されると、その度に、そのアイラン
ド■Ｓ１〜ＩＳ３の電圧フラグ信号Ｖ　ＦＬＣ＋　〜Ｖ
　ＦＬＧｓが反転する。第１７図の動作例では、まず第
２アイランドで電圧フラグ信号ＶＦＬＱ２の反転が生じ
ている。この時点でＣＣＤＩＣＤ間制御部１７２は、積
分クリア動作から“’Ｈｉｇｈ”レベルの信号を出力し
ていたバリアゲート信号ＢＧ２をＬｏｗ”レベルに反転
させ、ホトダイオードＰＤと蓄積部ＳＴの間の電荷流入
を遮断し、積分完了動作を行うと共に、黄分クリア時点
から’Ｈｉｇｈ”レベルを保っていたＡＤＴＤ号に“Ｌ
ｏｕ＋ｎレベルのパルス信号を供給することで、１つの
アイランドの積分完了をＡＦコントローラ３０に知らせ
る。ＡＦコントローラ３０は、このＡＤＴＤ号の立ち下
がりを割込信号として入力し、・ＡＤＴＤ込処理（第２
５図で後述）を行うことで、１つのアイランドの積分完
了を認識することができるものである。

他のアイランド、つまり第１７図（ａ）の場合には、第
１及び第３アイランドについては、第２アイランドの動
作とは無関係に、バリアゲート信号ＢＧＩ、ＢＧ３は“
Ｈｉｇｈ”レベルの状態を保ち、精分の継続を行う（こ
の動作は５Ｔｉ１分モードの場合に限るものであり、後
述のＰＤ積分モードでは、全アイランドの精分を同時に
停止する。）。第１７図（ａ）の動作例では、第２アイ
ランドの次に第１アイランドの電圧フラグ信号ＶＦＬＣ
＋の反転が生じている。この場合も、先の第２アイラン
ドの場合と同様に、ＡＤＴ信号に“”Ｌｏｕｄ”レベル
のパルスを出力し、バリアゲート信号Ｂ　Ｇ　１を反転
させ、ホトダイオードＰＤと蓄積部ＳＴの間を遮断し、
積分完了動作を行う、ＡＦコントローラ３０は、このＡ
ＤＴ信号め立ち下がりで２つ目のアイランドの積分完了
を認識する。最後に第３アイランドの電圧フラグ信号ｖ
ＦＬＣ３が最大許容精分時間（ＳＴ積分モードでは２０
　ｍ５ｅｃ＞の経過前に反転した場合には、ＡＤＴ信号
をＩＩ　Ｌ　ｏＩｌ＋＋＋レベルに保持し、バリアゲー
ト信号ＢＧ３を“Ｌｏｕｄ”レベルとし、ホトダイオー
ドＰＤと蓄積部ＳＴの間を遮断し、積分完了を行う、Ａ
Ｆコントローラ３０は、第１及び第２の積分完了を示す
パルス幅よりも若干長い周期でこのＡＤＴ信号を繰り返
しセンスすることで、ＩＩ　Ｌ　ＯｗＩＴレベルの信号
が続けて出力されていることを検出し、全アイランドの
精分が完了したことを認識し得るものである。

この時点で全アイランドの光電変換素子列１６ａ〜１６
ｃのＮｍ部には後段のアナログ信号処理部１７６に適し
たレベルの電荷量が用窓され、保持された状態となる。

次に、ＡＦコントローラ３ｏはデータ要求信号となるＳ
ＨＭ信号をＡＦセンサー１７に供給する。

このＳＨＭ信号は、第１０図のＩ１０制御部１７５を介
し、各ＣＣＤｆｆｆＣＤ間制御部１７１〜１７３及びＣ
ＯＤクロック発生発生子１７４給される。

第１７図のタイムチャートに示すように、全アイランド
でＳＨＭ信号の供給以前にＣＣＤＩＣＤ間制御部１７１
〜１７３により積分動作が自動的に完了している場合に
は、ＣＣＤＩＣＤ間制御部１７１〜１７３はこのＳＨＭ
信号に対して動作しない、一方、ＣＯＤクロック発生発
生子１７４このＳ　ＨＭ信号により内部カウンタを初期
化し、この時点から入力パルスＣＰのカウントを開始す
ると共に、転送りロックφ、を８７ｇｈ　ＩＴレベルに
、転送りロックφ２を°ｌ　Ｌ　ｏＩＩＩＴ＋レベルに
セットし、まずシフトゲートパルスＳＨ２を供給する。

このシフトゲートパルスＳＨ２の印加により第２アイラ
ンドの各蓄積部ＳＴ２に保持された電荷が第２アイラン
ドのシフトレジスタＳＲ２へ移送される。シフトゲート
パルスＳＨ２の印加完了後、転送りロックφ１．φ２が
再開され、この転送りロックφ、φ２に同期して順次Ｃ
ＯＤのシフトレジスタＳＲ２は、第２アイランドの光電
変換部で発生された光電荷を出力信号Ｏ３２として転送
する。ＣＯＤクロック発生発生子１７４このＣＣＤの転
送りロック数をカウントし、アナログ信号処理部１７６
に送る。

さらに、第１３図に示した７〜９番画素であるＣＯＤ暗
時出力画素からのアナログ信号出力時に、この暗時出力
レベルをＡ／Ｄ変換基準電圧Ｖｒｅｒにクランプさせる
べく、アナログ信号処理部１７６にレベルクランプ用の
制御信号を供給する。

このアナログ信号処理部１７６の詳細を第２０図に、そ
の動作タイミングを第２１図に示す。アナログ信号処理
部１７６は、各光電変換素子列１６８〜１６ｃの出力信
号Ｏ８１〜Ｏ３３を受は入れるバッファ７１〜７３を備
え、各バッファ７１〜７３の出力のうち、いずれか１つ
が出力タイミングに応じてアナログスイッチＡＳＩ〜Ａ
Ｓ３にて選択されて、ＡＧＣアンプ７４に入力される。

ＡＧＣアンプ７４の出力はサンプルホールド回路７５に
てサンプルホールドされ、レベルクランプ回路７６にて
基準電圧Ｖｒｅｆに基準レベルをクランプされ、出力信
号ＶＯＳとして出力される。レベルクランプ回路７６は
、ＣＯＤクロック発生発生子１７４レベルクランプ用の
制御信号ＣＥ１、ＣＦ２、ＡＲＳ３、ＡＲ３４、ＣＬｌ
、ＣＦ２を供給される。

また、ＣＯＤクロック発生発生子１７４ＤＴ信号をＩ１
０制御部１７５を介して出力する。このＡＤＴ信号はＣ
ＣＤデータの一画素、一画素の切替わりを示す信号とし
て出力され、Ａ／Ｄ変換部３１はこのＡＤＴ信号の立ち
下′がりでＡ／Ｄ変換を開始する。これらのＣＣＤ転送
りロックφｈφ２及びこれに同期した各信号の動作を示
すタイムチャートを第２２図に示す。なお、このＡＤＴ
信号は、第１７図（ａ）に示すように、各アイランドの
精分完了時点を示す立ち下がりパルスの出力時と、ＩＣ
Ｇ及びＳＨＭ信号ラインを用いたデジタルデータ出力時
と、有効画素出力時にのみＣＣＤ転送りロックに同期し
た信号として出力され、無効画素出力時にはＣＣＤクロ
ック発生部１７４内でのカウンタの値によりマスキング
され、出力されない。

このため、ＡＰコントローラ３０の側では、有効画素か
無効画素かの判別を行うことな（Ａ／Ｄ変換データの取
り込みが可能となる。

こうして、第２アイランドで光電変換された画像信号が
出力信号Ｖｏｓとして基準部、参照部の順で出力される
。この画像信号は、第２アイランドの積分時間中に発生
した暗時出力レベルを基準電圧Ｖｒｅｆにクランプされ
た出力となる。次に第１アイランドで光電変換された画
像信号を読み出す必要がある。そこで、第２２図に示す
ように、第２アイランドにおける参照部出力の第４８番
目の画素データの出力時のクロックφ、がＨｉｇｈ”レ
ベルの位相でＳＨＩ信号を発生する。このタイミングも
ＣＣＤクロック発生部１７４内のカウンタの値により導
き出される。この時点でＳＨ１信号を発生するのは、Ｃ
ＯＤ出力の先頭に、第１３図に示すように画素を持たな
い空送り画素が存在するためで、この空送り画素の出力
時間を短縮するためである。このＳＨ１信号の発生後、
第２アイランドにおける参照部の５２番目の画素データ
の出力が完了すると、ＣＣＤクロック発生部１７４はア
ナログ信号処理部１７６におけるアナログスイッチＡＳ
２の開閉制御用のＡＳ２信号を“″Ｈｉｇｈ″レベルか
らＩＩ　Ｌ　ｏｌＩＩ１１レベルに、ＡＳＩ信号を゛Ｉ
Ｌｏ、ＩＴレベルから゛”Ｈｉｇｈ”レベルに切り習え
、第１アイランドのデータをアナログ信号処理部１７６
へ供給する。この後は第２アイランドのデータ出力時と
同様に、暗時出力のサンプルホールドを行った後、アナ
ログ信号Ｖｏｕｔより第１アイランドの積分時間中に発
生した暗時出力レベルをＡ／Ｄ変換基準電圧Ｖｒｅｆに
クランプされた出力として基準部、参照部の順で出力さ
れる。次に第２アイランドがら第１アイランドへの出力
切換時と全く同様の処理を行うことで、第１アイランド
から第３アイランドへの出力切換を行い、第３アイラン
ドのデータ出力を行う。以上で、データの出力を完了し
、次の精分へと移行する。

この第２０図に示したアナログ信号処理部１７６におい
て、積分時間中及び暗時出力レベルのクランプ動作中に
おいては、出力信号Ｖｏｓが不定となるため、外部に供
給する信号としては適さない。

このため、これらの位相時には、Ａ／Ｄ変換基準電圧Ｖ
ｒｅｆを温度係数の異なる抵抗で分圧した温度データＶ
　ＴＥＭＰを出力信号ＶｏｕｔとするようにＣＣＤクロ
ック発生部１７４は制御している。温度データＶ丁ＥＭ
Ｐは、第１０図に示す温度検出部１７７からアナログ信
号処理部１７６に供給されている。

次に、低輝度被写体に対するＰＤＩ分モードでは、低輝
度で長い積分時間を有するため、システム全体のスピー
ドを優先し、第１７図（ｂ）のように、最大積分時間（
１００ｍ５ｅｃ）の経過後、又は１回目のＡＤＴ信号が
ＡＦセンサー１７からＡＦコントローラ３０へ入力され
た時点で、ＡＦコントローラ３０からＡＦセンサー１７
にＳＨＭ信号が併給され、全アイランドＩＳ１〜ＩＳ３
における精分動作が同時に完了する。この点を除いては
、上述のＳＴ積分モードと大略同じ動作がなされるので
、重複する説明は省略し、以上でＳＴＩ分モード及びＰ
Ｄ積分モードの各動作説明を終える。

ところで、上述のＡＧＣ信号処理回路６０における各ア
イランドの電圧フラグ信号ｖＦＬＣ＋〜■ＦＬｃ。

は、ＡＤＴｉ号の立ち下がりとして出力され、ＡＦコン
トローラ３０に積分完了のタイミングを認識させる。し
かし、ＡＦコントローラ３０はＡＤＴ信号によりいずれ
かのアイランドで積分完了動作がなされたことを認識し
得るに過ぎず、その積分完了動作のなされたアイランド
がどのアイランドであるかについては、ＡＤＴ信号のみ
から認識することはできない。そこで、後のデータダン
プ時のデジタルデータを用いて、各アイランドの積分完
了の順番をＡＦコントローラ３０に認識させる。これに
よって、ＡＦコントローラ３０は、各アイランドでの積
分完了のタイミングと、積分完了の順番とを知ることが
でき、これらの情報に基づいて、精分時間中及び焦点検
出演算中のレンズ移動量の補正を行うことができる。つ
まり、自動焦点調節のためのレンズ移動時においては、
ＡＰセンサー１７による積分時点と、ＡＦセンサー１７
の有効画素出力に基づく焦点検出演算の結果、さらなる
レンズ駆動量が算出された時点との間には時間差があり
、この間のレンズ移動量の補正を行う必要がある。積分
完了時点が各アイランド毎に異なるＳＴ積分モードでは
、レンズ移動量の補正量は各アイランド毎に異なる。

以下、第２３図のタイムチャートを用いてレンズ駆動中
の焦点検出動作について説明する。今、レンズが等速で
駆動されている状態においては、ＡＦセンサー１７上に
投影される像も、そのレンズ駆動に従って随時遷郡した
像が投影され、その像間隔も遷移した像間隔が算出され
るが、その像間隔は被写体輝度に変化が無い限り、その
ＡＦセンサー１７の積分区間の中点で得られる像間隔と
一致する。今、時刻ｔ。から積分を開始され、時刻１、
で第１アイランド、時刻ｔ２で第３アイランド、時刻ｔ
、で第２アイランドの積分がそれぞれ完了したとすると
、時刻ｔ、で算出される焦点検出演算の結果は、各アイ
ランドで異なる時点での像間隔を元にしたデフォーカス
量ｄｆ、〜ｄｆ、とじて算出される。つまり、第１アイ
ランドでは時刻１１””（ｔＱモｔｌ）／２、第２アイ
ランドでは時刻ｌ２＝（ｔｏ＋ｔｚ）／２、第３アイラ
ンドでは時刻Ｉ　３−（ｔｏ　＋　ｈ）／２の時点での
像間隔を元に、各アイランド毎にそのデフォーカス、ｉ
ｄｆ、〜ｄｒ、が算出される。この値ｄｆ、〜ｄｆ、に
基づいて駆動パルス数に換算すると、それぞれＮ１〜Ｎ
３が算出される。ところが、ここで算出された駆動パル
ス数Ｎ１〜Ｎ３はそれぞれ前述の各アイランド別の積分
中心（積分区間の中点の時刻■１〜Ｉ３）での必要駆動
パルス数であるため、これをまず焦点検出演算完了時点
し４での残り駆動パルス数Ｒ１〜Ｒ３に換算する必要が
ある。そこで、時刻ｔｏ＋ｔ＋　＋ｈ＋Ｌ３のそれぞれ
におけるレンズ駆動量を示すパルスカウント値をカウン
タレジスタＣＴ（１）〜ＣＴ　（４）にメモリーしてお
く必要がある。各点でのレンズ駆動量を示すパルスカウ
ント値をＰ　（ｔｏ）、ｐ　（ｔ＋）、ｐ　（ｔ２）、
Ｐ　（ｔ３）、現状でのレンズ駆動量を示すパルスカウ
ント値をｐ　（ｔ＜）とすると、各アイランドＩＳＩ〜
ＩＳ３での残り駆動パルス数Ｒ１〜Ｒ３は、各積分中心
１１〜Ｉ３から焦点検出演算完了時点し、までにそれぞ
れ駆動されたパルスカウント値を、焦点検出演算により
算出された駆動パルス数Ｎ１〜Ｎ３から差し引いた値と
なり、それぞれ次式のようになる。

Ｒ１＝　Ｎ　　１　　＋　Ｐ　（ｔ、）−（Ｐ　（ｔｏ
）＋　Ｐ　（ｔ＋））／　２Ｒ２＝　Ｎ　　２　　＋　
Ｐ　（ｔ、）−＋Ｐ　　（Ｌ。）＋Ｐｏ５）ｌ／２Ｒ３
＝　Ｎ　３　＋　Ｐ　（ｔ４）−（Ｐ　（ｔ、）　＋　
Ｐ　（ｔ２））／　２こうして初めて同一ポイントから
見た各アイランドＩＳ１〜ＩＳ３のデフォーカス量（こ
の時点ではパルスカウント数Ｒ１〜Ｒ３に換算されてい
る）が算出され、各アイランドＩＳＩ〜ＩＳ３のうち、
どのアイランドのデフォーカス量に従いレンズ駆動を行
うか、この時点で判別される。

第２３図のタイムチャートでは先に説明を加えたように
、ＡＦセンサー１７とＡＦコントローラ３０の間を伝送
されるＩＣＧ信号、ＳＨＭ信号と、ＡＦセンサー１７中
の電圧フラグ信号Ｖ　ＦＬＣ＋　〜Ｖ　ＦＬＣ３の変化
を示している。

ここで、各アイランドの積分完了信号はタイミングとし
ては、ＡＤＴ信号の立ち下がり時点として、ＡＦコント
ローラ３０に認識され、さらにＡＤＴ信号の３回の“Ｌ
ｏ…”レベルへの変化を検出し、その後、ＡＤＴ信号が
“’ＬＯＬＩＩ″レベルの状態で保持されていることを
検出して、全アイランドの積分完了をＡＦコントローラ
３０は認識する。この時点で電圧フラグ信号■ＦＬｃ１
〜ＶＦＬＣ：ｌの全ては反転し、Ｉ１０制御部１７５に
設けられた６つのＤフリップフロップＦＦ１２．ＦＦ１
３．ＦＦ２１．ＦＦ２３．ＦＦ３１．ＦＦ３２に積分完
了の順がメモリーされる。第２３図に示す動作例では、
時刻ｔにて電圧フラグ信号ＶＦＬＣ＋が“’Ｈｉｇｈ”
レベルから“”Ｌｏｕｄ”レベルに反転し、このとき、
ＤフリップフロップＦＦ２１、ＦＦ３１のクロック入力
ＣＫが”Ｌｏｗ”レベルから“’Ｈｉｇｈ″レベルに立
ち上がって、そのデータ入力りに印加された電圧フラグ
信号ＶＦＬＣ２、Ｖ　ＦＬＣ３の’Ｈｉｇｈ”レベルの
信号が各出力Ｑにラッチされる。これによって、Ｄフリ
ップフロップＦＦ２１、ＦＦ３１は第１アイランドの積
分完了時点が第２、第３アイランドの積分完了時点より
も早いことをメモリーする。次に、時刻Ｌ２にて電圧フ
ラグ信号■ＦＬＧ３が”Ｈｉｇｈ″レベルから”Ｌｏｕ
＋レベルに反転し、このとき、ＤフリップフロップＦＦ
１３、ＦＦ２３のクロック入力ＣＫが゛’Ｌｏｗレベル
から“Ｈｉｇｈ”レベルに立ち上がって、そのデータ人
力りに印加された電圧フラグ信号Ｖ　ＦＬＣの’Ｌｏｕ
＋”レベルの信号と、電圧フラグ信号”ＦＬＣ２の”Ｈ
ｉｇｈ”レベルの信号が各出力Ｑにラッチされる。これ
によって、ＤフリップフロップＦＦ１３、ＦＦ２３は第
３アイランドの積分完了時点が第１アイランドの積分完
了時点よりも遅く、第２アイランドの積分完了時点より
も早いことをメモリーする。さらに、時刻ｔ、にて電圧
フラグ信号ＶＦＬＣｚが“Ｈｉｇｈ”レベルから゛Ｌｏ
ｕ＋″レベルに反転し、このとき、Ｄフリップフロップ
ＦＦ１２、ＦＦ３２のクロック入力ＣＫが“ＬＯＬＩ＋
”レベルから“Ｈｉｇｈ”レベルに立ち上がって、その
データ入力りに印加された電圧フラグ信号ＶＦＬＣＩ　
＋　Ｖ　ＦＬＣ３のｌ　Ｌ　ｏＩＩＩＩ＋レベルの信号
が出力Ｑにラッチされる。これによって、Ｄフリップフ
ロップＦＦ１２、ＦＦ３２は第２アイランドの積分完了
時点が第１、第３アイランドの積分完了時点よりも遅い
ことをメモリーする。

これらの６つのＤフリップフロップの出力Ｑは、各アイ
ランドのゲイン情報と共にデータダンプ開始直後にデジ
タルデータとして信号ラインＩＣＧ、ＳＨＭを介してＡ
Ｐセンサー１７からＡＦコントローラ３０に伝送される
。

上述のレンズ移動量補正を行うためのフローチャートを
第２５図に示し説明する。まず、１回目の焦点検出を開
始した場合には、レンズ駆動は無く、各カウンタレジス
タＣＴ（Ｉ）のメモリー値は同値であるので、レンズ移
動量補正は行われず、デフォーカス量ｄｆ、〜ｄｆ、に
従って、駆動パルス数Ｎ１〜Ｎ３が算出され、そのまま
レンズ駆動用のパルスカウンタにセットされ、レンズ駆
動が開始される。

その後、２回目のＡＦセンサー１７の積分が開始される
。第２５図は、この２回目以降のレンズ駆動中のＡＰ開
始後の処理を示している。レンズ駆動用のパルスカウン
タはエンコーダ４４からレンズ駆動量に応じたパルスが
得られる度に、そのパルスカウント値を１つずつデクリ
メントされる。

ＡＦコントローラ３０はＡＰセンサー１７の積分開始時
刻し。に、まずこのパルスカウント値Ｐ　（ｔＯ）を第
１のカウンタレジスタＣＴ（１）にメモリーした後、積
分完了を認識するためのＡＤＴ信号による割込を許可し
、ＳＴ［分モード時には２０…Ｓｅｃ、ＰＤｔ１分モー
ド時には１００　ｍ５ｅｃの最大積分時間が経過したか
どうかのチエツクを行い続ける（＃１、＃２）、被写体
が明るいＳＴ［分モードの場合には、各アイランドが次
々に自動的に積分を完了し、蓄頂部ＳＴに電荷を保持す
る伏皿となり、その都度ＡＤＴ信号が’Ｌｏｗ”レベル
となり、ＡＤＴ信号による割込ルーチンが呼び出される
。このＡＤＴ割込のルーチンでは、まず、５Ｔｉ１分モ
ードか、ＰＤ積分モードかの判定がなされる（＃１５）
。これは、既に説明したように、ＳＴ積分モードではそ
れぞれの光電変換素子列１６ａ〜１６ｃのモニター出力
ＡＧＣＯ３Ｉ〜ＡＧＣＯ３３に従い、異なる積分時間で
電荷蓄積され、ＡＤＴ信号は３つのアイランドＩＳＩ〜
ＩＳ３がそれぞれ積分完了するタイミングで立ち下がり
、ＡＤＴ信号の割込ルーチンが呼び出されるが、ＰＤ積
分モードでは最も明るいアイランドＩＳｎからのＡＤＴ
信号の立ち下がり時点に従い、同一の積分時間で電荷蓄
積されるため、ＡＤＴ信号の割込ルーチンは一度しか呼
び出されないためである。

なお、この積分モードの切換については、第２５図中、
＃２０〜＃２５に示しである０図中、ＴＩＮＴは積分時
間を意味する。まず、ＡＦ開始されると、光電変換素子
列のイニシャライズが行われた後、最大積分時間２０　
ｍ５ｅｃのＰＤｆｉ分モードに設定される。そして、そ
の精分がｌ　ｍ５ｅｃ以内で終了した場合には、ＰＤ積
分の電圧フラグ信号■ＦＬｃ反転後の積分完了動作によ
る過剰積分量が多いために、積分モードをＳＴ積分モー
ドとして再精分を行う（＃２０．＃２１）。次に積分時
間が１０ｍ５ｅｃ以下の場合には、以後の積分モードを
５ＴｆＪｊ分モードとし、焦点検出演算へと向かう（＃
２２．＃２３）。また、全アイランドのゲイン情報が全
て２倍以上の場合には積分モードはＰＤ積分モードのま
まで最大精分時間を１００　ｍ５ｅｃに変更し、焦点検
出演算に向かう（＃２４．＃２５）。最後に、これらの
どの条件も満たさない場合には、積分モードはそのまま
で焦点検出演算に向かう。

これらの積分モードの切換は、光電変換素子列の精分が
終了する度に行われ、−度ＳＴ積分モードとなった場合
、すなわち積分時間が１０ｍ５ｅｃ以下となった場合に
は、全アイランドの積分時間が２Ｑ　ｍ５ｅｃとなり、
ゲインが２倍以上となるまで、そのＳＴ積分モードを継
続し、−度ＰＤＩ分モードとなった場合、すなわち全ア
イランドが積分時間２０ｆＩｌｓｅｃでゲインが２倍以
上となった場合には、１つのアイランドの積分時間がｌ
Ｑｍｓｅｃを切るまでＰＤ積分モードを継続する。

このように、−度その積分モードに突入した場合、その
精分モードが継続されるように切換条件にヒステリシス
を設けることで、同一積分モードで安定したデータが得
られる。

まず、ＳＴ積分モードの場合には、第１回目のＡＤＴ割
込時、第２回目のＡＤＴ割込時には、割込発生時ｔ＋、
ｈの残り駆動パルス数Ｐ　（ｔ＋）、Ｐ　（Ｌ２）を第
２のカウンタレジスタＣＴ（２）、第３のカウンタレジ
スタＣＴ　（３）にそれぞれ格納しく＃１６）、カウン
タレジスタの番号■を１つインクリメントした後、＃２
の最大積分時間経過のチエツクに戻る（＃１７、＃１８
）、３度目のＡＤＴ割込が発生し、全アイランドの積分
が完了すると、第４のカウンタレジスタＣＴ（４）にそ
のときの残り駆動パルス数Ｐ　（ｔ＋）を格納した後、
データダンプを開始するべ（ＳＨＭ信号の供給（＃３）
へと進む。

一方、ＰＤ積分モード時には最初のＡＤＴ割込発生時に
全アイランドの積分完了動作がなされるので、ＡＤＴ信
号の割込が生じた場合には第２、第３及び第４のカウン
タレジスタＣＴ（２）〜ＣＴ（４）にＡＤＴ割込発生時
刻ｔでのパルスカウント値Ｐ（ｔ）をメモリーしな後（
＃１９）、データダンプのためのＳＨＭ信号の供給（＃
３）へと進む。

方、＃２で最大積分時間が経過しても全アイランドの積
分が完了しない場合には、＃３でデータダンプのための
ＳＨＭ信号の供給を行い、＃４でＡＤＴ信号が’Ｌｏｗ
”レベルとなっていることを確認し、＃５〜＃７で第２
〜第４カウンタレジスタＣＴ（２）〜ＣＴ　（４）のう
ち、まだメモリーされていないレジスタに、その時点で
のパルスカウント値をメモリーして、データダンプ（＃
８）に進む。

次にＡＰセンサー１７は、ＡＤＴ信号に同期して信号ラ
インＩＣＧ、Ｓ、ＨＭからＡＧＣデータと、各アイラン
ドの積分完了層を示すデジタルデータを出力するので、
ＡＦコントローラ３０はそのデジタルデータを入力する
。その後、ＡＦセンサー１７から各光電変換素子１６ａ
〜１６ｃのアナログ信号出力が、アナログ信号ラインＶ
ｏｕｔより出力されるので、ＡＦコントローラ３０はＡ
ＤＴ信号に同期して、このアナログ信号出力をＡ／Ｄ変
換し、順次入力する（＃８）。ＡＰセンサー１７からの
全出力をＡ／Ｄ変換し、データ入力が完了すると、この
光電変換素子列１６ａ〜１６ｃの出力に従い、各アイラ
ンド毎に焦点検出演算を行い、各アイランドのデフォー
カスｉｄｆ　１〜ｄｆ３の算出を行う（＃９）。次に、
各アイランドの算出されたデフォーカスｉｄｆ　１〜ｄ
ｆ３に対してレンズ駆動中の移動分補正を行うべく、Ａ
Ｆセンサー１７からのデジタルデータに基づいて、各ア
イランドの積分完了層を判定する（＃１０）。次に、各
アイランド毎に算出されたデフォーカスＪｉｃｌｆｌ〜
ｄｆ３をレンズデータ（変換係数ＫＬ）を用いて駆動パ
ルス数Ｎ１〜Ｎ３に変換する（＃１１）。次に、各アイ
ランドの積分中心工１〜■３からこの焦点検出演算完了
までの駆動パルス数を算出する。これは各アイランドの
積分完了層より第２〜第４のカウンタＣＴ（２）〜ＣＴ
（４’）のうちいずれか１つＣＴ（Ｉ）を選択し、レン
ズ移動補正量ΔＮ（Ｉ）＝ＣＴ（５）−（ＣＴ（１）＋
ＣＴ（Ｉ））／２企それぞれ算出する。このΔＮ（Ｉ）
の符号は負である。第２３図の動作例では、第１、第２
、第３アイランドの駆動パルス数Ｎ１、Ｎ２、Ｎ３に対
するレンズ移動補正量ΔＮ（Ｉ）は、ΔＮ（２）、ΔＮ
（４）、ΔＮ（３）となる。このレンズ移動補正量ΔＮ
（Ｉ）を各アイランドの駆動パルス数Ｎ１〜Ｎ３に加え
て、各アイランドの残り駆動パルスＲ１〜Ｒ３を算出す
る（＃１２＞。そして、これらの残り駆動パルス数Ｒ１
〜Ｒ３より、次のレンズ駆動のための駆動パルス数ＲＯ
を選択する（＃１３）。この駆動パルス数ＲＯに応じて
、レンズ駆動（＃１４）を行い、次回のＣＣＤ債分積分
１）を開始する。

［発明の効果］ 本発明は上述のように、複数列の電荷蓄積型の光電変換
素子列に対応して、電荷転送レジスタと出力手段と電荷
移送素子列を夫々設け、制御手段から電荷移送素子列に
電荷移送信号を順次供給し、電荷移送を受けた電荷転送
レジスタの転送終段に接続された出力手段を選択手段に
より選択するようにしたので、光電変換素子列をどのよ
うに配置しても、常に最短の時間で必要な電荷情報を読
み出すことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の概略構成図、第２図は本発明の一実施
例に係る光電変換装置を用いたカメラにおける焦点検出
光学系の斜視図、第３図は同上の焦点検出光学系の原理
説明図、第４図は同上のカメラにおけるファインダー内
表示を示す図、第５図は同上の光電変換装置に用いるＣ
ＣＤチップの詳細を示す説明図、第６図は同上のＣＣＤ
チップにおける基準部の分割領域を示す説明図、第７図
は同上のＣＣＤチップにおける中央部の詳細を示す説明
図、第８図は同上のＣＣＤチップにおける各分割領域に
ついてのシフト量を示す説明図、第９図は同上の光電変
換装置を実現するＡＦセンサーとＡＰコントローラのブ
ロック回路図、第１０図は同上のＡＦセンサーのブロッ
ク回路図、第１１図は同上に用いる光電変換素子列の要
部構成を示す図、第１２図は同上のｃ−ｃ’線について
の断面図、第１３図は同上の光電変換素子列の全体構成
を示す図、第１４図乃至第１６図は同上の光電変換装置
の異なる積分モードを示す説明図、第１７図（ａ）は同
上の光電変換装置のＳＴ積分モードとデータダンプモー
ドの動作波形図、第１７図（ｂ）は同上の光電変換装置
のＰＤ積分モードとデータダンプモードの動作波形図、
第１８図は同上のＡＦセンサーに用いるＡＧＣ信号処理
回路の回路図、第１９図は同上の動作波形図、第２０図
は同上のＡＦセンサーに用いるアナログ信号処理部の回
路図、第２１図及び第２２図は同上の動作波形図、第２
３図は同上のＡＦセンサーとＡＦコントローラ間の信号
伝送を説明するための動作波形図、第２４図は同上のＡ
Ｆセンサーに用いる積分完了順序記憶回路の回路図、第
２５図は同上のＡＦコントローラの要部動作を示すフロ
ーチャートである。 １ａ〜１ｃは光電変換素子列、２ａ〜２Ｃは電荷転送レ
ジスタ、３ａ〜３ｃは出力手段、４ａ〜４Ｃは電荷移送
素子列、５は選択手段、６は制御手段、ＳＨａ〜ＳＨｃ
は電荷移送信号である。

Claims (4)

【特許請求の範囲】
1. （１）複数列の電荷蓄積型の光電変換素子列と、各光電
   変換素子列から並列的に電荷情報を移送され転送りロッ
   クに従って直列的に電荷情報を転送出力する複数の電荷
   転送レジスタと、各電荷転送レジスタの転送終段に夫々
   接続された複数の出力手段と、各光電変換素子列から各
   電荷転送レジスタへの電荷移送を制御する複数の電荷移
   送素子列と、各出力手段のうち１つを選択する選択手段
   と、各電荷移送素子列に電荷移送信号を順次供給し、電
   荷移送信号を供給された電荷移送素子列に対応する電荷
   転送レジスタの転送終段に接続された出力手段を選択す
   るように選択手段を制御する制御手段とを備えて成るこ
   とを特徴とする電荷蓄積型の光電変換装置。
2. （２）制御手段は各電荷転送レジスタに共通の転送りロ
   ックを並列的に供給する手段であることを特徴とする請
   求項１記載の電荷蓄積型の光電変換装置。
3. （３）第２回目以降の電荷移送信号は、前回の電荷移送
   信号に対応する電荷転送レジスタからの必要な電荷情報
   の転送出力中に供給され、選択手段が出力手段を切り換
   えるタイミングは、前回の電荷移送信号に対応する電荷
   転送レジスタからの必要な電荷情報の転送出力の終了後
   で、且つ、今回の電荷移送信号に対応する電荷転送レジ
   スタからの必要な電荷情報の転送出力の開始前であるこ
   とを特徴とする請求項２記載の電荷蓄積型の光電変換装
   置。
4. （４）複数列の光電変換素子列は、同一チップ上に配置
   されていることを特徴とする請求項１記載の電荷蓄積型
   の光電変換装置。