JPH0216995B2

JPH0216995B2 -

Info

Publication number: JPH0216995B2
Application number: JP1598083A
Authority: JP
Inventors: Hidetoshi Tanigaki
Original assignee: Furuno Electric Co Ltd
Current assignee: Furuno Electric Co Ltd
Priority date: 1983-02-01
Filing date: 1983-02-01
Publication date: 1990-04-19
Also published as: JPS59141081A

Description

【発明の詳細な説明】本発明は、PPI方式を採用するレーダ装置の表
示画面上に表示される電子的方位マーカをロータ
リーエンコーダにより回転させる装置に関する。

比較的新規なレーダ装置においては、従来の角
度目盛を附されたカーソル板に代わつて表示画面
上に存在する信号の方位を測定するために画面上
に表示される電子的な方位マーカが採用され、該
方位マーカの所望方位への回転は機構面及び価格
面からロータリーエンコーダを用いて行われてい
る。すなわち、ロータリーエンコーダの回転によ
り一定角度回転毎に送出される回転パルスをその
回転方向に基づいて加、減算計数し、該計数値に
対応する角度位置に上記方位マーカを表示させる
構成を有する。レーダ装置における信号の観察
上、ロータリーエンコーダは方位分解能として１
回転パルス当り画面上で0.1゜程度に対応すること
が好ましい。ところで、現在汎用傾向にあるロー
タリーエンコーダは１回転当り50個程度の回転パ
ルスを送出するものであるから、例えば画面上で
方位マーカを半周回転させる場合はロータリーエ
ンコーダを36回回転させなければならず、これで
は素速い設定は困難であり、又実用面でも問題が
ある。従つて、前記分解能及び素速い設定を共に
実現する方法として、(1)増速用ギヤ機構を付設す
るか、(2)例えば１回転当り回転パルスを1000個程
度送出する如き高分解能のロータリエンコーダを
使用することが考えられる。

しかしながら、(1)については機械部分の付設に
より装置の大型化を招き、又(2)については価格の
面及び逆に微調整の困難性を生じ、根本的な解決
策とは言い難い。

本発明は上記に鑑みてなされたもので、ロータ
リーエンコーダとしては汎用されているものを使
用し、その回転速度を一定以上にするときのみ分
解能を落して方位マーカの回転移動速度を速くさ
せ、一方通常の回転時は所期の分解能を維持する
ようになされたロータリーエンコーダによる方位
マーカの回転装置を提供するものである。

以下、図面の実施例に基づいて説明する。

第１図において、１は、例えば１回転当り50個
の回転パルスを送出し、同時に回転方向が右回り
の場合は高（以下Ｈという）レベル出力を、左回
りの場合は低（以下Ｌという）レベル出力を送出
するようにして回転量と回転方向が検出できるよ
うになされたロータリーエンコーダである。２は
各電子素子のタイムラグを考慮すれば本質的には
必要ではないが、回路動作の安定性確保の観点か
ら設けられるもので、上記送出される回転パルス
を微小時間遅延する遅延回路である。３は遅延さ
れた回転パルスにより動作し、一定時間巾のパル
スを送出する単安定マルチで、パルスの送出によ
りＨレベルパルスを送出するＱ出力端及びＬレベ
ルパルスを送出する出力端を備えている。該単
安定マルチ３は、上記一定時間内に次の回転パル
スが送入されると、その時点から更に一定時間動
作を持続するようになされている。４乃至７は可
逆カウンタで、可逆カウンタ４の出力計数値は小
数点以下第１桁目の数値を、可逆カウンタ５の出
力計数値は１桁目の数値を、可逆カウンタ６の出
力計数値は２桁目の数値を、可逆カウンタ７の出
力計数値は３桁目の数値を示し、これにより0.0゜
〜359.9°の方位値を得ることができる。尚、0.0゜
と359.9゜とは図面中には示していないが動作上は
連続するようになされているものとする。可逆カ
ウンタ４はCK（クロツク）端子への回転パルスの
送入により計数動作を行うようにCI（キヤリーイ
ン）端子が通常Ｌレベル状態にされている。逆
に、可逆カウンタ５，６，７は原理的には桁上
げ、桁下げ時以外は計数動作を禁止させるように
CI端子が通常Ｈレベル状態にされている。又、
Ｕ／Ｄ（アツプダウン）端子はＨレベル印加時は
加算計数を、Ｌレベル印加時は減算計数を行う如
くなされている。可逆カウンタ４，５，６による
桁上げ、桁下げは各CO（キヤリーアウト）端子か
らＬレベル信号を送出し、１桁分上の可逆カウン
タ５，６若しくは７の計数動作を１回だけ行わす
ことによりなされる。可逆カウンタ４乃至７の計
数値は、例えば２進コードで送出されて方位表示
器８及び方位マーカ発生回路９に導かれる。

方位マーカ発生回路９は、図面中詳細には示し
ていないが、この回路は表示器１０を含むレーダ
本体（図示せず）の探知信号の表示方式により
種々異なる。すなわち、 (1) 探知信号を一旦一画面分のメモリにメモし、
これを繰り返し読出してＸ−Ｙラスタ走査又は
スパイラル走査で表示する方式の場合この場合、方位θは上記メモリに探知信号と
共に若しくは別個設けたメモリにＸ、Ｙ座標変
換されて又はそのままの形（スパイラル走査の
場合）で一定時間毎に書込まれる。この一定時
間は方位変更時の追従能力と関連するが、例え
ば送信毎（受信信号の書込終了から次の送信ま
での休止期間内）に所定番地に書込むことが考
えられる。又、方位θのための専用メモリを備
える場合は送信と関連させても良く、独立した
周期（例えば、読出表示の周期）で書込を行つ
ても良い。

(2) 順次回転する放射状走査で表示する方式の場
合この場合、方位θは強いてメモする必要はな
く、一定時間毎に取り込み且つ表示させれば良
い。この一定時間は前述同様追従能力と関連す
るが、例えば送信周期と一致させても良く（受
信信号の表示終了から次の送信までの休止期間
に方位θ方向へ少くとも１回の走査を行う）、
又その整数分の１程度でも良い。

このように、方位マーカ発生回路９は表示方式
と一次的関係にあり、前記(1)、(2)によりその動作
の概略を説明したが、係る技術は公知である。

上記回路構成において、次に動作について第２
図の波形図を参照しつつ説明する。

第２図において、イはロータリーエンコーダ１
を通常の速さ（予め設定した一定の速さ以下）で
回転させる場合の波形図で、ロは上記一定の速さ
以上で回転させる場合の波形図である。そこで、
以下イの場合、ロの場合に分けて説明する。尚、
説明の便宜上、イ，ロの場合共に現在の方位θを
150.0゜とし、ロータリーエンコーダ１の回転方向
は右回りとする。

イの場合ロータリーエンコーダ１を右回転し回転パルス
B₁が送出されると、この回転パルスB₁は可逆カ
ウンタ４乃至７のCK端子に導かれる。該回転パ
ルスB₁は可逆カウンタ４で計数され、例えば計
数値を150.0゜から150.1゜に変化させる。又、上記
回転パルスB₁は遅延回路２で微小時間t₀だけ遅延
された後（パルスC₁）、単安定マルチ３に送入さ
れる。パルスC₁の送入により単安定マルチ３は
動作して、Ｑ出力端からＨレベルパルスD₁を送
出し、可逆カウンタ４のCI端子へ導く。従つて、
可逆カウンタ４は回転パルスB₁の送入による計
数動作終了後（正確には、更にt₀後）所定時間ｔ
だけ非計数状態とされる。ここに、遅延回路２は
可逆カウンタ４における計数動作完了後パルス
D₁が送入されるようにするためのものである。

さて、AND回路１１の一入力端には可逆カウ
ンタ４のCO端子からの通常Ｈレベルにある電圧
が、他入力端には単安定マルチ３の出力端から
のＬレベルパルスE₁が送入されてＬレベルパル
スF₁を送出する。このＬレベルパルスF₁が可逆
カウンタ５のCI端子に導かれる結果、ｔ期間中
可逆カウンタ５は可逆カウンタ４に代わつて計数
可能状態とされる。尤も、イの場合はロータリー
エンコーダ１の回転速度の関係上、回転パルスｂ
の送出周期は図に示す如く、Ｔ（＞ｔ）であるか
ら、前記パルスD₁、F₁の送出期間中に次の回転
パルスB₂が発生されず、このため前述同様回転
パルスB₂も可逆カウンタ４によつて計数される。
そして、計数値を150.1から150.2へと変化させ
る。

ロの場合ロータリエンコーダ１を一定の速度以上で右回
転し、回転パルスB′₁が送出されると、該回転パ
ルスB′₁は前述同様可逆カウンタ４で計数され、
計数値を150.0から150.1へ変化させる。上記回転
パルスB′₁は遅延された後（パルスC′₁）、単安定
マルチ３へ送入され、該パルスC′₁によりＱ、
出力端よりＨ及びＬレベルの信号が送出される。
このため、前述同様少くともｔ時間は可逆カウン
タ５のみが計数可能状態とされる。単安定マルチ
３はｔ時間動作した後元のレベル状態に復帰する
が、次の回転パルスがｔ時間内に発生すると引き
続き同一の出力レベルを更にｔ時間維持するよう
になされている。従つて、回転パルスb′が周期ｔ
以内で発生するようにロータリーエンコーダ１を
回転させる限り信号d′，e′，f′は定レベル状態を
維持して可逆カウンタ４は非計数状態とされ、可
逆カウンタ５のみが計数可能状態とされる。この
結果、回転パルスB′₂、B′₃、B′₄……の発生によ
り計数値は150.1から151.1、152.1、153.1……と
１ずつ変化する。

このようにして、値を180（半周）だけ変化させ
る場合はロータリエンコーダ１を3.6周回転させ
れば良く、これは従来の1/10で済むこととなる。

以上説明した如く、本発明によれば、表示記号
と方位マーカーの一致を図る微調の如きロータリ
ーエンコーダの低速回転時は高分解能を有し、他
方方位マーカーを比較的大きく回転させる場合は
分解能を考慮せず回転の高速度性を有するから極
めて実用性が高い。

尚、本実施例ではロータリーエンコーダ１の回
転により計数が0.1゜単位から一挙に1゜単位で行わ
れるため、使用に際してやや不自然さを感じなく
もない。係る観点から、上記単位がロータリーエ
ンコーダ１の回転速度に応じて段階的に変化させ
る場合を第３図に示す。

第３図において、ロータリーエンコーダ１、単
安定マルチ３、可逆カウンタ４乃至７及びAND
回路１１は第１図のものと同一である。１２及び
１３は回転パルスをそれぞれ1/4、1/2分周する分
周回路である。３及び１４は機能的には第１図に
示す単安定マルチ３に対応する単安定マルチで、
単安定マルチ３は動作時間t₁（前実施例のｔに対
応）、単安定マルチ１４は動作時間がt₂（＜t₁）で
ある。１５及び１６は回転パルスの送出速度（周
期）が前記時間t₁、t₂と比較して小さいか、中間
か若しくは大きいかを判別し、各々１ビツトの計
２ビツトの情報として送出するＤ型フリツプフロ
ツプ（以下、FFという）である。すなわち、こ
れらのFF１５及び１６は上記単安定出力の時間
内に回転パルスの有無を検出することにより上記
回転パルスの送出速度（周期）を判別する。上記
FF１５，１６はCK端子に回転パルスが送入され
る時、Ｄ端子がＨレベルにあればＱ出力としてＨ
レベルを維持し、逆にＤ端子がＬレベルにあれば
Ｌレベルを送出する如くなされている。１７は上
記FF１５，１６の送出情報に基づいて回転パル
ス、分周回路１２の出力パルス及び分周回路１３
の出力パルスのいずれかを通過させる選択ゲート
である。

以下、動作について簡単に説明する。

(i) 回路パルスの送出周期がt₁以上の場合（低
速）この場合、単安定マルチ３は回転パルスの送
入によりＱ出力をt₁時間だけＨレベルとし、単
安定マルチ１４はＱ出力をt₂時間だけＨレベル
とする。しかし、FF１５及び１６のCK端子へ
次の回転パルスの送入は時間t₁の後であるか
ら、その時点ではFF１５，１６のＤ端子は共
にＬレベルに復帰されている。従つて、回転パ
ルス送出時点におけるFF１５，１６のＱ出力
は共にＬレベルにあり、このため選択ゲート１
７は回転パルスのみを直接通過させるようにし
て該回転パルスを可逆カウンタ５，６，７の各
CK端子に導く。このとき、AND回路１１は実
施例のイの場合と同様に可逆カウンタ４のCO
端は通常Ｈレベル、FF１５の出力がＨレベ
ルであることから出力としてＨレベルを送出し
ているため可逆カウンタ５は非計数状態にあ
る。一方、可逆カウンタ４のCI端はＬレベル
にあるから可逆カウンタ４は計数可能状態にあ
り、従つてロータリーエンコーダ１から直接送
入される回転パルスが計数される。そして、前
記イの場合の如く、計数値は150.1、150.2……
のように１回転パルス当り0.1゜だけ方位が変化
される。尚、この場合、回転パルスを可逆カウ
ンタ５，６，７に導いたのは桁上げ桁下げ時の
計数動作を保障するためである。

(ii) 回転パルスの送出周期がt₁〜t₂の場合（中
速）この場合、単安定マルチ３は動作時間t₁内に
次の回転パルスが送入されるからＱ出力として
Ｈレベルを維持し、逆に単安定マルチ１４はＱ
出力をt₂時間だけＨレベルで次の回転パルス送
入時はＬレベルにある。このため、FF１５の
Ｑ出力は常時Ｈレベルを、逆にFF１６のＱ出
力は単安定マルチ１４のＱ出力が回転パルスの
送出時までにＬレベルに復帰されていることか
らＬレベルを維持し、該出力を選択ゲート１７
に導いている。選択ゲート１７は上記Ｈ、Ｌレ
ベルに基づいて回転パルスを1/4分周した分周
回路１２の出力パルスを通過させ、可逆カウン
タ５乃至７の各CK端子に導く。

又、FF１５のＱ出力は前記のようにＨレベ
ルにあるから可逆カウンタ４は計数動作を行わ
ない。この時、AND回路１１は前述の如く可
逆カウンタ４のCO端が通常Ｈレベル、FF１５
の出力がＬレベルであることから出力として
Ｌベルを送出しているため可逆カウンタ５は計
数可能状態にある。一方、可逆カウンタ４の
CI端はＨレベルにあるから可逆カウンタ４は
非計数状態とされる。このため、前記選択ゲー
ト１７を通過した1/4分周されたパルスは可逆
カウンタ５により計数される。計数値は回転パ
ルス４個につき1゜変化、すなわち１回転パルス
当り0.25゜だけ方位が変化される。

(iii) 回転パルスの送出周期がt₂以内の場合（高
速）この場合、単安定マルチ３，１４のＱ出力は
常時Ｈレベルを維持する。このため、FF１５，
１６のＱ出力は共にＨレベルにあり、該Ｈレベ
ル信号が選択ゲート１７に導かれる。選択ゲー
ト１７は上記Ｈ、Ｈレベルに基づいて回転パル
スを1/2分周する分周回路１３の出力パルスを
通過させて可逆カウンタ５乃至７の各CK端子
に導く。この時、AND回路１１は前記(ii)の場
合と同様Ｌレベルを送出しているから可逆カウ
ンタ５は計数可能状態にあり、可逆カウンタ４
は非計数状態にある。このため、前記選択ゲー
ト１７を通過した1/2分周されたパルスは可逆
カウンタ５により計数される。計数値は回転パ
ルス２個につき1゜変化、すなわち１回転パルス
当り0.5°だけ方位が変化される。

尚、(ii)、(iii)の場合において、選択ゲート１７
を通過したパルスを可逆カウンタ６，７に導い
たのは桁上げ、桁下げを実行させるためであ
る。

以上説明した如くこの実施例においては１回転
パルス当りの角度変化を３段階に切換えられるよ
うにしているから、ロータリーエンコーダ１の回
転速度に比較的連動して方位マーカを旋回変化さ
せることができる。

尚、この実施例では３段階にて説明している
が、これに限定されることはなく、一般的にはｎ
段（ｎ≧３）とすることができるものである。

又、第１図の実施例ではフリツプフロツプを設
けず、第３図の実施例では設けているが、これは
根本的な相違ではなく、第３図に示すフリツプフ
ロツプを省いて第１図と同様な考え方によつても
同一の動作が保障されるものである。逆に、第１
図にフリツプフロツプを設けても良い。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図で、第
２図はその波形図である。第３図は他の実施例を
示す回路図である。

Claims

【特許請求の範囲】１レーダ装置において、一定角度回転毎に回転パルスを送出するロータ
リーエンコーダと、その内の最小桁の値を計数する方位用可逆カウ
ンタが上記回転パルスを計数することに基づいて
各桁の値が順次定まる各桁毎の複数の方位用可逆
カウンタと、上記回転パルスの送出毎に該送出時点から予め
定められた時間ｔの信号を送出する信号発生手段
と、上記回転パルスの送出周期が０〜ｔであるとき
上記信号発生手段出力に基づいて回転パルスを前
記最小桁の次の桁の値を計数する方位用可逆カウ
ンタのみで計数させる計数制御手段と、上記複数の方位用可逆カウンタが示す各桁の値
を数値表示する方位表示器と、レーダ信号表示上の上記方位方向に方位マーカ
を表示する方位マーカ表示手段とを具備してなる
レーダ装置における方位マーカ旋回装置。２レーダ装置において、一定角度回転毎に回転パルスを送出するロータ
リーエンコーダと、この内の最小桁の値を計数する方位用可逆カウ
ンタが上記回転パルスを計数することに基づいて
各桁の値が順次定まる各桁毎の複数の方位用可逆
カウンタと、上記回転パルスの送出毎に該送出時点から予め
定められた時間t₁、t₂（t₁＞t₂）の各信号を送出す
る第１、第２の信号発生手段と、上記回転パルスを１／m₁、１／m₂（m₁＜m₂）
分周する第１、第２の分周回路と、上記第１、第２の信号発生手段のそれぞれの信
号送出時間内に上記回転パルスの存在有無を検出
ことにより上記回転パルスの送出周期を判別する
判別手段と、該判別手段の判別出力に基づいて上記第１、第
２の分周回路の分周出力のうち予め定めた一の分
周出力を通過させるゲート手段と、上記回転パルスの送出周期がt₁〜t₂であるとき
上記第１の信号発生手段出力に基づいて上記ゲー
ト手段を通過する分周出力を前記最小桁の次桁の
値を計数する方位用可逆カウンタのみで計数させ
る計数制御手段と、上記複数の方位用可逆カウンタが示す各桁の値
を数値表示する方位表示器と、レーダ信号表示上の上記方位方向に方位マーカ
を表示する方位マーカ表示手段とを具備してなる
レーダ装置における方位マーカ旋回装置。