JPH0157750B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、PPI方式を採用するレーダ装置の表
示画面上に表示される電子的方位マーカをロータ
リーエンコーダにより旋回させる装置に関する。

比較的新規なレーダ装置においては、従来の角
度目盛を附されたカーソル板に代わつて表示画面
上に存在する信号の方位を測定するために画面上
に表示される電子的な方位マーカが採用され、該
方位マーカの所望方位への旋回は機構面及び価格
面からロータリーエンコーダを用いて行われてい
る。すなわち、ロータリーエンコーダの回転によ
り一定角度回転毎に送出される回転パルスをその
回転方向に基づいて加・減算計数し、該計数値に
対応する角度位置に上記方位マーカを表示させる
構成を有する。レーダ装置における信号の観察
上、ロータリーエンコーダは方位分解能として１
回転パルス当り画面上で0.1゜程度に対応すること
が望ましい。ところで、現在汎用傾向にあるロー
タリーエンコーダは１回転当り50個程度の回転パ
ルスを送出するものであるから、例えば画面上で
方位マーカを半周旋回させる場合はロータリーエ
ンコーダを36回回転させなければならず、これで
は素速い設定は困難であり、又実用面でも問題が
ある。従つて、前記分解能及び素速い設定を共に
実現する方法として、(1)増速用ギヤ機構を付設す
るか、(2)例えば１回転当り回転パルスを1000個程
度送出する如き高分解能のロータリーエンコーダ
を使用することが考えられる。

しかしながら、(1)については機械部分の付設に
より装置の大型化を招き、又(2)については価格の
点及び逆に微調整の困難性を生じ、根本的な解決
策とは言い難い。

本発明は上記に鑑みてなされたもので、ロータ
リーエンコーダとしては汎用されているものを使
用し、その回転速度を一定以上にするときのみ方
位マーカの旋回移動速度をより以上に速くさせ、
一方通常の回転時はその回転速度に対応したよう
になされたロータリーエンコーダによる方位マー
カの旋回装置を提供するものである。

以下、図面の実施例に基づいて説明する。

第１図において、１は、例えば１回転当り50個
の回転パルスを送出し、同時に回転方向が右回り
の場合は高（以下、Ｈという）レベル出力を、左
回りの場合は低（以下、Ｌという）レベル出力を
送出するようにして回転量と回転方向が検出でき
るようになされたロータリーエンコーダである。
２及び３はロータリーエンコーダ１から送出され
る回転パルスにより動作し、一定時間巾t₁及びt₂
（＜t₁）の各パルスを送出する単安定マルチであ
る。該単安定マルチ２，３は上記一定時間t₁，t₂
内に次の回転パルスが送入されると、その時点か
ら更に一定時間動作を持続するようになされてい
る。４及び５は回転パルスの送出速度（周期）が
前記時間t₁，t₂と比較して小さいか、中間か若し
くは大きいかを判別し、各々１ビツトの計２ビツ
トの情報として送出するＤ型フリツプフロツプ
（以下、FFという）である。上記FF４，５はCK
端子に回転パルスが送入される時、Ｄ端子がＨレ
ベルにあればＱ出力としてＨレベルを維持し、逆
にＤ端子がＬレベルにあればＬレベルを送出する
如くなされている。６は上記FF４の出力レベル
に基づいて回転パルス、後述の逓倍パルスのいず
れかを通過させる選択ゲートである。

７乃至１０は可逆カウンタで、可逆カウンタ７
の出力計数値は小数点以下第１桁目の数値を、可
逆カウンタ８の出力計数値は１桁目の数値を、可
逆カウンタ９の出力計数値は２桁目の数値を、可
逆カウンタ１０の出力計数値は３桁目の数値を示
し、これにより0.0゜〜359.9゜の方位値を得ること
ができる。尚、0.0゜〜359.9゜とは図面中には示し
ていないが、動作上は連続するようになされてい
るものとする。可逆カウンタ７はCK端子への選
択ゲート６の通過パルスの送入により計数動作を
行うようにCI（キヤリーイン）端子がＬレベル状
態にされている。逆に、可逆カウンタ８，９，１
０は桁上げ、桁下げ時以外は計数動作を禁止させ
るようにCI端子が通常Ｈレベル状態にされてい
る。そして、可逆カウンタ８，９，１０による桁
上げ、桁下げは各CO（キヤリーアウト）端子から
Ｌレベル信号を送出し、１桁分上の可逆カウンタ
８，９若しくは１０の計数動作を１回だけ行わす
ことによりなされる。又、各Ｕ／Ｄ（アツプダウ
ン）端子はＨレベル印加時は加算計数を、Ｌレベ
ル印加時は減算計数を行う如くなされている。可
逆カウンタ７乃至１０の計数値は、例えば２進コ
ードで送出されて方位表示器１１及び方位マーカ
発生回路１２に導かれる。

上記方位マーカ発生回路１２は、図中詳細には
示していないが、この回路は表示器１３を含むレ
ーダ本体（図示せず）の探知信号の表示方式によ
り種々異なる。すなわち、 (1) 探知信号を一旦一画面分のメモリにメモし、
これを繰り返し読出してＸ―Ｙラスタ走査又は
スパイラル走査で表示する方式の場合、 この場合、方位θは上記メモリに探知信号と共
に若しくは別個設けたメモリにＸ，Ｙ座標変換さ
れて又はそのままの形（スパイラル走査の場合）
で一定時間毎に書込まれる。この一定時間は方位
変更時の追従能力と関連するが、例えば送信毎
（受信信号の書込終了から次の送信までの休止期
間内）に所定番地に書込むことが考えられる。
又、方位θのための専用メモリを備える場合は送
信と関連させても良く、独立した周期（例えば、
読出表示の周期）で書込を行つても良い。

(2) 順次回転する放射状走査で表示する方式の場
合 この場合、方位θは強いてメモする必要はな
く、一定時間毎に取り込み且つ表示させれば良
い。この一定時間は前述同様追従能力と関連する
が、例えば送信周期と一致させても良く（受信信
号の表示終了から次の送信までの休止期間に方位
θ方向へ少くとも１回の走査を行う）、又その整
数分の１程度でも良い。

このように、方位マーカ発生回路１２は表示方
式と一次的関係にあり、前記(1)、(2)によりその動
作の概略を説明したが、係る技術は公知である。

さて、ロータリーエンコーダ１からの回転パル
スは位相比較回路１４にも導入される。この位相
比較回路１４及びフイルタ１５、電圧制御発振器
（以下VCOという）１６、分周回路１７から成る
回路は周知の逓倍用PLL回路である。すなわち、
出力として回転パルスを分周回路１７の分周比の
逆数倍に逓倍したパルスを送出する。上記分周回
路１７は分周比設定のための端子「１」、「２」、
「４」を有しており、Ｈレベル状態にされた端子
の値が加算されて分周比が決定される。尚、端子
「１」は常時Ｈレベル状態にされている。例えば、
端子「２」がＨレベルにされると３分周、更に端
子「４」がＨレベルにされると７分周の回路とし
て動作し、この結果VCO１６出力として回転パ
ルスの３倍、７倍の周波数の逓倍パルスが得られ
る。

上記回路構成において、次に動作について第２
図の波形図を参照しつつ説明する。

第２図において、(イ)はロータリーエンコーダ１
を通常の速さ（回転パルスの送出周期ＴがＴ＞t₁
の場合）で回転させる場合の波形図で、(ロ)は上記
周期Ｔがt₂＜Ｔ≦t₁の範囲の場合の波形図で、(ハ)
は上記周期ＴがＴ≦t₂の範囲の場合の波形図であ
る。尚、説明の便宜上、各場合共現在の方位θを
150.0゜とし、ロータリーエンコーダ１の回転方向
は右回りとする。

(イ)の場合について ロータリーエンコーダ１から送出された回転パ
ルスA₁は単安定マルチ２，３及びFF４，５に導
かれる。上記回転パルスA₁の送入により単安定
マルチ２は時間t₁のＨレベルパルスB₁を送出し、
単安定マルチ３は時間t₂のＨレベルパルスC₁を送
出する。上記ＨレベルパルスB₁，C₁は各々FF
４，５のＤ端子に送入される。ところで、回転パ
ルスA₂はＴ＞t₁の関係よりパルスB₁がＬレベル
に復帰された後に送出されるから、FF４，５の
Ｑ出力は共にＬレベルを維持することとなる（信
号ｄ，ｅ参照）。そしてこのFF４のＱ出力がＬレ
ベルであることから選択ゲート６は回転パルスの
みを直接通過させるようにして該回転パルスを可
逆カウンタ７乃至１０の各CK端子に導く。この
とき、VCO１６出力は回転パルス自体を追尾し
たものであるが、回転パルスの送出周期の遅さか
ら追尾能力の限界にあるため、動作安定性の点か
ら選択ゲート６により回転パルス自身を用いるこ
ととしている。このようにして、可逆カウンタは
回転パルスを計数するから計数値は信号ｆに示す
如く150.0，150.1，150.2……のように１回転パル
ス当り0.1゜だけ方位が変化される。尚、この場
合、回転パルスは可逆カウンタ７により計数され
るにも拘らず、可逆カウンタ８乃至１０にも導い
たのは桁上げ、桁下げ時の計数動作を保障するた
めである。

(ロ)の場合について この場合、信号a′に示すように、回転パルスは
周期t₂〜t₁の範囲にあるから回転パルスA₁′の送出
後回転パルスA₂′が送出される時点においては単
安定マルチ３のＨレベルパルスC₁は既にＬレベ
ルに復帰しており、逆に単安定マルチ２はＨレベ
ルパルスB₁の送出期間中にある。このときは、
前述した如く単安定マルチ２は回転パルスA₂′送
出時点から更にt₁時間Ｈレベルパルスを送出する
如く動作する。この結果、FF４はＨレベル状態
を維持し（信号d′）、一方FF５はＬレベル状態を
維持する（信号e′）。そして、FF４からのＨレベ
ル信号が分周回路１７の端子「２」に印加されて
おり、分周回路１７の分周比を1/3とする。従つ
て、VCO１６出力として回転パルスの1/3周期の
逓倍パルスg′が得られる。この時、選択ゲート６
はFF４からのＨレベル信号によりVCO１６から
の逓倍パルスg′を通過させ、可逆カウンタ７乃至
１０の各CK端子に導く。このようにして、可逆
カウンタは上記逓倍パルスを計数するから計数値
はf′に示す如く、１回転パルス当り0.3゜方位が変
化される。

(ハ)の場合 この場合、信号a″に示すように、回転パルスは
周期t₂以内にあるから回転パルスA₁″の送出後回
転パルスA₂″が送出される時点においては単安定
マルチ２，３共にＨレベルパルスB₁，C₁の送出
期間中にある。このときは、前述した如く単安定
マルチ２，３は回転パルスA₂″送出時点から更に
t₁，t₂時間Ｈレベルパルスを送出する如く動作す
る。この結果、FF４，５は共にＨレベル状態を
維持し（信号d″，e″）、このＨレベル信号が分周
回路１７の端子「２」、「４」に印加されて分周回
路１７の分周比を1/7とする。従つて、VCO１６
出力として回転パルスの1/7周期の逓倍パルス
g″が得られる。この時、選択ゲート６はFF４か
らのＨレベル信号によりVCO１６からの逓倍パ
ルスg″を通過させ、可逆カウンタ７乃至１０の各
CK端子に導く。このようにして、可逆カウンタ
は上記逓倍パルスを計数するから計数値はf″に示
す如く、１回転パルス当り0.7゜方位が変化され
る。

以上説明した如く、本発明によれば、ロータリ
ーエンコーダの回転速度を速くすれば、それ以上
に方位マーカを旋回させることができるので素速
い設定が容易となる。又、方位マーカの旋回速度
も１回転パルス当り0.1゜，0.3゜，0.7゜と段階的に変
更されるから使用に際して不自然さは全く感じな
い。

尚、本実施例では３段階にて説明しているが、
これに限定されることなく、一般的にはｎ段（ｎ
≧２）とすることができるものである。又、分周
回路１７の分周比も３，７分周に限定されない。

なお、上記において、FF４及び５は、単安定
回路２並びに３の各出力送出時間内に回転パルス
の有無に基づいて回転パルスの周期に応じた反転
状態を呈する一種の論理回路である。従つてこの
種の論理回路は第１図のFF４，５に限ることな
く種々の変形が可能である。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図で、
第２図はその波形図である。

Claims (1)

1. 【特許請求の範囲】 １ レーダ装置において、 一定角度回転毎に回転パルスを送出するロータ
   リーエンコーダと、 上記回転パルスを計数する方位用可逆カウンタ
   と、 上記回転パルスの送出毎に該送出時点から予め
   定められた時間t₁，t₂…t_o（但しｎ≧２、t_k＞t_k+1、
   １≦ｋ≦ｎ−１）の各信号を送出するｎ個の信号
   発生手段と、 上記ｎ個の信号発生手段のそれぞれの信号送出
   時間内に上記回転パルスの存在有無を検出するこ
   とにより上記回転パルスの送出周期を判別する判
   別手段と、 PLL回路で構成され上記回転パルスを逓倍す
   ると同時に該逓倍率が上記判別手段の判別出力に
   基づいて制御される逓倍用PLL回路と、 回転パルスの送出周期が０〜t₁であるとき上記
   時間t₁の信号を送出する信号発生手段出力に基づ
   いて上記逓倍パルスを前記回転パルスに代つて方
   位用可逆カウンタの計数用パルスとする手段と、 上記方位用可逆カウンタの示す数値を表示する
   方位表示器と、 レーダ信号表示上の上記方位方向に方位マーカ
   を表示する方位マーカ表示手段とを具備してなる
   レーダ装置における方位マーカ旋回装置。