JPH02170070A - テストパターン発生器 - Google Patents
テストパターン発生器Info
- Publication number
- JPH02170070A JPH02170070A JP63326838A JP32683888A JPH02170070A JP H02170070 A JPH02170070 A JP H02170070A JP 63326838 A JP63326838 A JP 63326838A JP 32683888 A JP32683888 A JP 32683888A JP H02170070 A JPH02170070 A JP H02170070A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flops
- inverted
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はテストパターン発生器に関し、特に集積回路の
機能テストを容易にし、かつそのテストを極めて複雑な
回路に対しても行い得るように集積回路自体に組込んだ
テストパターン発生器に関する。
機能テストを容易にし、かつそのテストを極めて複雑な
回路に対しても行い得るように集積回路自体に組込んだ
テストパターン発生器に関する。
高度に集積化されかつ複雑化した集積回路の論理機能試
験を容易にする１つの方法は、試験すべき集積回路内部
にテストパターン発生器、テスト出力評価部等の試験機
構を組込んでしまうことてある。こうすることにより、
集積回路内部に埋め込まれ外部端子から直接には制御、
観測ができないためテストすることが困難であった部分
の回路も容易に論理機能テストを行うことがてきるよう
になるからである。
験を容易にする１つの方法は、試験すべき集積回路内部
にテストパターン発生器、テスト出力評価部等の試験機
構を組込んでしまうことてある。こうすることにより、
集積回路内部に埋め込まれ外部端子から直接には制御、
観測ができないためテストすることが困難であった部分
の回路も容易に論理機能テストを行うことがてきるよう
になるからである。
このようなテスト機構を集積回路に組込む場合、どのよ
うなパターン発生器を組込むかということが大きな課題
となる。集積回路内部に組込むという制約のため簡単な
ハードウェアか実現てき、なおかつ効率のよいテストパ
ターンを発生できるパターン発生器が望まれるからであ
る。
うなパターン発生器を組込むかということが大きな課題
となる。集積回路内部に組込むという制約のため簡単な
ハードウェアか実現てき、なおかつ効率のよいテストパ
ターンを発生できるパターン発生器が望まれるからであ
る。
従来、この種のテストパターン発生器としては、そのハ
ードウェア構成の簡単さから帰還型のシフトレジスタが
よく用いられ、特に最大長周期系列を発生できる線形帰
還型シフ１〜レジスタか多用される。（例えは、アイイ
ーイー プロシーディングズ（ＩＥＥ ＰＲＯＣＥＥＤ
ＩＮＧＳ） １．３２巻、３号、１０５ページ、１９８
５年参照）。
ードウェア構成の簡単さから帰還型のシフトレジスタが
よく用いられ、特に最大長周期系列を発生できる線形帰
還型シフ１〜レジスタか多用される。（例えは、アイイ
ーイー プロシーディングズ（ＩＥＥ ＰＲＯＣＥＥＤ
ＩＮＧＳ） １．３２巻、３号、１０５ページ、１９８
５年参照）。
第２図は従来から知られている線形帰還型シフｌ−レジ
スタを利用したテストパターン発生器のフロック図であ
る。
スタを利用したテストパターン発生器のフロック図であ
る。
第２図はＸ４＋Ｘ＋１という生成多項式を有する線形帰
還型シフトレジスタＩＯＡの各フリップフロップＩＦ〜
１１の各クロックサイクルにおける出力データＤ４〜Ｄ
１をテストパターンとして被テスト回路２０の各入力端
子（Ｄ４）〜（Ｄｌ）に印加する組込み用のテストパタ
ーン発生器を示している。
還型シフトレジスタＩＯＡの各フリップフロップＩＦ〜
１１の各クロックサイクルにおける出力データＤ４〜Ｄ
１をテストパターンとして被テスト回路２０の各入力端
子（Ｄ４）〜（Ｄｌ）に印加する組込み用のテストパタ
ーン発生器を示している。
この回路は、クロック信号φが入力される度にフリップ
フロップＩＧ〜ＩＩにはそれぞれ前段のフリップフロッ
プＩＦ〜ＩＨのデータが取込まれ、フリップフロップＩ
Ｆには、フリップフロップｌｏ、１＋のデータを排他的
論理和ゲートＧ１により排他的論理和演算した結果が帰
還信号として取込まれる。これと同時に各フリップフロ
ップＩＦ〜１１のデータが出力データＤ４〜Ｄ１として
出力される。
フロップＩＧ〜ＩＩにはそれぞれ前段のフリップフロッ
プＩＦ〜ＩＨのデータが取込まれ、フリップフロップＩ
Ｆには、フリップフロップｌｏ、１＋のデータを排他的
論理和ゲートＧ１により排他的論理和演算した結果が帰
還信号として取込まれる。これと同時に各フリップフロ
ップＩＦ〜１１のデータが出力データＤ４〜Ｄ１として
出力される。
この動作はクロック信号φが入力される限り続けられる
。
。
このように、線形帰還型シフトレジスタＩＯＡはクロッ
ク信号φを入力するだけで次々にテストパターンを生成
し、しかもその生成多項式として原始多項式を採用すれ
ば、最大長周期系列を発生できる線形帰還型シフトレジ
スタとなり、全てのフリップフロップＩＦ〜１■の出力
が゛′０パとなるのを除く全てのパターンが発生可能と
なる。
ク信号φを入力するだけで次々にテストパターンを生成
し、しかもその生成多項式として原始多項式を採用すれ
ば、最大長周期系列を発生できる線形帰還型シフトレジ
スタとなり、全てのフリップフロップＩＦ〜１■の出力
が゛′０パとなるのを除く全てのパターンが発生可能と
なる。
従って被テスト回路２０が組合せ回路であれは、そのテ
ストパターンの入力端子（Ｄ４）〜（Ｄｌ）の数と同し
段数の線形帰還型シフトレジスタＩＯＡを用意すること
により被テスト回路２０の完全なテストが可能になる。
ストパターンの入力端子（Ｄ４）〜（Ｄｌ）の数と同し
段数の線形帰還型シフトレジスタＩＯＡを用意すること
により被テスト回路２０の完全なテストが可能になる。
（全゛′０°′のテストパターンは、よく知られている
ように、ＮＯＲゲートを１個追加することにより発生可
能になる） しかもこのようなテストパターン発生器はフリップフロ
ップＩＦ〜１１を、被テスト回路１０Ａの入力ラッチの
流用で構成できるため、付加すべきハードウェアの量も
少なくて済む。
ように、ＮＯＲゲートを１個追加することにより発生可
能になる） しかもこのようなテストパターン発生器はフリップフロ
ップＩＦ〜１１を、被テスト回路１０Ａの入力ラッチの
流用で構成できるため、付加すべきハードウェアの量も
少なくて済む。
ところが、現在のＬＳＩで最も広範囲にわたりて使用さ
れているＣＭＯ８回路により被テスト回路が構成されて
いる場合、上述した従来のテストパターン発生器では問
題が生じる。
れているＣＭＯ８回路により被テスト回路が構成されて
いる場合、上述した従来のテストパターン発生器では問
題が生じる。
それはＣＭＯ３回路に特有のスタック開放（ＳＴＵＣＫ
−ＯＰＥＮ）故障の存在により、被テスト回路が組合せ
回路から順序回路に変換されてしまうからである。
−ＯＰＥＮ）故障の存在により、被テスト回路が組合せ
回路から順序回路に変換されてしまうからである。
印加される入力のみによりその出力値が決定される組合
せ回路と異なり、順序回路では入力と内部状態の両方と
によってその出力値が決定されるので、内部を既知の状
態に設定した後に、故障検出用のテストパターンを印加
することが必要となる。つまり、１つの５ＴＵＣＫ−Ｏ
ＰＥＮ故障の検出には、〔初期化パターン〕、〔検出パ
ターン〕という２つの連続するパターンが必要となり、
被テスト回路がＣＭＯ８回路で構成されている場合、連
続する２パターンの組が多く発生できるテストパターン
発生器が望まれる。
せ回路と異なり、順序回路では入力と内部状態の両方と
によってその出力値が決定されるので、内部を既知の状
態に設定した後に、故障検出用のテストパターンを印加
することが必要となる。つまり、１つの５ＴＵＣＫ−Ｏ
ＰＥＮ故障の検出には、〔初期化パターン〕、〔検出パ
ターン〕という２つの連続するパターンが必要となり、
被テスト回路がＣＭＯ８回路で構成されている場合、連
続する２パターンの組が多く発生できるテストパターン
発生器が望まれる。
しかしながら、上述した従来のテストパターン発生器で
は、ある時刻ｔにおける出力データＤ４（ｔ）〜ＤＩ
（ｔ）のうちの出力データＤ３（１）〜Ｄｉ（ｔ）は、
１クロツク前の時刻（ｔｌ）に於ける出力データＤ４
（ｔ−１）〜Ｄ１（ｔ−１）のうちの出力データＤ４
（ｔ−１）〜Ｄ２（１−１，）と等しいというようにき
わめて強い規則性があり、連続して発生できる２パター
ンの組も限られたものしかなく、ＣＭＯ３回路に対して
高い故障検出率を得ることが困難である。
は、ある時刻ｔにおける出力データＤ４（ｔ）〜ＤＩ
（ｔ）のうちの出力データＤ３（１）〜Ｄｉ（ｔ）は、
１クロツク前の時刻（ｔｌ）に於ける出力データＤ４
（ｔ−１）〜Ｄ１（ｔ−１）のうちの出力データＤ４
（ｔ−１）〜Ｄ２（１−１，）と等しいというようにき
わめて強い規則性があり、連続して発生できる２パター
ンの組も限られたものしかなく、ＣＭＯ３回路に対して
高い故障検出率を得ることが困難である。
本発明の目的は、上述の従来技術の問題点を改善し、Ｃ
ＭＯ３回路に対しても高い故障検出率を得ることがてき
るテス１へパターン発生器を提供することにある。
ＭＯ３回路に対しても高い故障検出率を得ることがてき
るテス１へパターン発生器を提供することにある。
本発明のテストパターン発生器は、反転信号及び非反転
信号をそれぞれ出力し複数段に順次配列された複数のフ
リップフロップと、これら複数のフリップフロップの最
後段を除く各フリップフロップの反転信号及び非反転信
号をそれぞれ入力し制御信号によりこれら反転信号及び
非反転信号の１つを選択して直後段の前記フリップフロ
ップへそれぞれ出力する複数の前段のマルチプレクサと
、前記最後段のフリップフロップの反転信号及び非反転
信号を入力し前記制御信号によりこれら反転信号及び非
反転信号の１つを選択して出力する最後段のマルチプレ
クサと、前記中段及び最後段のマルチプレクサのうちの
所定のマルチプレクサの出力信号を入力して帰還信号を
最前段の前記フリップフロップへ出力し前記各フリップ
フロップ及び各マルチプレクサと共に帰還型のシフトレ
ジスタを形成する帰還回路と、前記中段及び最後段のマ
ルチプレクサの出力信号のうちの所定の出力信号をそれ
ぞれ対応して伝達する、前記フリップフロップの段数よ
り少なくとも１つ少ないテストパターン出力端子とを有
している。
信号をそれぞれ出力し複数段に順次配列された複数のフ
リップフロップと、これら複数のフリップフロップの最
後段を除く各フリップフロップの反転信号及び非反転信
号をそれぞれ入力し制御信号によりこれら反転信号及び
非反転信号の１つを選択して直後段の前記フリップフロ
ップへそれぞれ出力する複数の前段のマルチプレクサと
、前記最後段のフリップフロップの反転信号及び非反転
信号を入力し前記制御信号によりこれら反転信号及び非
反転信号の１つを選択して出力する最後段のマルチプレ
クサと、前記中段及び最後段のマルチプレクサのうちの
所定のマルチプレクサの出力信号を入力して帰還信号を
最前段の前記フリップフロップへ出力し前記各フリップ
フロップ及び各マルチプレクサと共に帰還型のシフトレ
ジスタを形成する帰還回路と、前記中段及び最後段のマ
ルチプレクサの出力信号のうちの所定の出力信号をそれ
ぞれ対応して伝達する、前記フリップフロップの段数よ
り少なくとも１つ少ないテストパターン出力端子とを有
している。
被テスト回路を順序回路に変えるＣＭＯ３回路の５Ｔｔ
ｌＣＫ−ＯＰＥＮ故障を検出するには、回路内部をある
状態にセットする初期化パターンを印加した後に経路を
活性化できるパターンを印加すればよいわけて、どのく
らい２パターンの組が発生できるかによって故障検出率
が決まる。
ｌＣＫ−ＯＰＥＮ故障を検出するには、回路内部をある
状態にセットする初期化パターンを印加した後に経路を
活性化できるパターンを印加すればよいわけて、どのく
らい２パターンの組が発生できるかによって故障検出率
が決まる。
従来の帰還型のシフトレジスタを用いたテストパターン
発生器ではデータのシフトの方向が１方向であるため、
前述したようにある時刻ｔにおけるパターンが決まれは
、時刻（１＋ １． ）におけるパターンは殆んど決っ
てしまう。
発生器ではデータのシフトの方向が１方向であるため、
前述したようにある時刻ｔにおけるパターンが決まれは
、時刻（１＋ １． ）におけるパターンは殆んど決っ
てしまう。
例えは、ある時刻ｔにおける隣接する２つのフリップフ
ロップのデータが００′″であったとすると、時刻（１
＋１． ）においてこれらフリップフリップか収り得る
データは”ＯＯ” 、 ” ｌ Ｏ″′の２組たけて
あり、′０１′’、”１１”というデータは決して取り
得ない。
ロップのデータが００′″であったとすると、時刻（１
＋１． ）においてこれらフリップフリップか収り得る
データは”ＯＯ” 、 ” ｌ Ｏ″′の２組たけて
あり、′０１′’、”１１”というデータは決して取り
得ない。
これに対し本発明のテストパターン発生器は、従来と同
様の線形帰還型シフトレジスタとしてはもちろんのこと
、各フリップフロップのデータを反転してシフトする線
形帰還型シフトレジスタとしても動作する。
様の線形帰還型シフトレジスタとしてはもちろんのこと
、各フリップフロップのデータを反転してシフトする線
形帰還型シフトレジスタとしても動作する。
従って、ある時刻ｔにおける隣接する２つのフリップフ
ロップのデータが” ｏ ｏ ”であったとすると、時
刻（ｔ ＋ １． ）における取り得るデータは、′Ｏ
Ｏ“’、”１０′、”０１’”及び’１１”と全ての場
合が発生てきることになり、従来技術に比べ、より多い
２パターンの組を発生することが可能で、より高い故障
検出率が期待できる。
ロップのデータが” ｏ ｏ ”であったとすると、時
刻（ｔ ＋ １． ）における取り得るデータは、′Ｏ
Ｏ“’、”１０′、”０１’”及び’１１”と全ての場
合が発生てきることになり、従来技術に比べ、より多い
２パターンの組を発生することが可能で、より高い故障
検出率が期待できる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示ず回路図である。
この実施例は、反転信号（Ｑ）及び非反転信号（Ｑ＞を
それぞれ出力する複数のフリップフロップＩＡ〜１８を
順次配列し、これらフリップフロップＩＡ〜ＩＥのうち
の最後段を除く各フリップフロップＩＡ〜ＩＤの反転信
号（Ｑ＞及び非反転信号（Ｑ）をそれぞれ入力し制御信
号Ｃ１によりこれら反転信号（頁）及び非反転信号（Ｑ
＞の１つを選択して直後段のフリップフロップＩＢ〜Ｉ
Ｅ’＼それぞれ出力する前段のマルチプレクサ２Ａ〜２
Ｄと、最後段のフリップフロップＩＥの反転信号＜Ｑ）
及び非反転信号（Ｑ）を入力し制御信号Ｃ１によりこれ
ら反転信号（Ｑ）及び非反転信号（Ｑ）の１つを選択し
て出力する最後段のマルチプレクサ２Ｌとを設け、中段
及び最後段のマルチプレクサ２Ａ〜２ｒ、のうちのマル
チプレクサ２ｃ、２ｒ、の出力信号を入力してこれらの
排他的論理和をとって帰還信号として最前段のフリップ
フロップＩＡへ出力する帰還回路の排他的論理和ケート
Ｇ１を設けてこれらフリップフロップ１八〜］Ｌ、マル
チプレクサ２Ａ〜２８及び排他的論理和ゲートＧ１によ
り線形帰還型シフトレジスタ１０を形成し、フリップフ
ロップＩＡ〜ＩＴ−。
それぞれ出力する複数のフリップフロップＩＡ〜１８を
順次配列し、これらフリップフロップＩＡ〜ＩＥのうち
の最後段を除く各フリップフロップＩＡ〜ＩＤの反転信
号（Ｑ＞及び非反転信号（Ｑ）をそれぞれ入力し制御信
号Ｃ１によりこれら反転信号（頁）及び非反転信号（Ｑ
＞の１つを選択して直後段のフリップフロップＩＢ〜Ｉ
Ｅ’＼それぞれ出力する前段のマルチプレクサ２Ａ〜２
Ｄと、最後段のフリップフロップＩＥの反転信号＜Ｑ）
及び非反転信号（Ｑ）を入力し制御信号Ｃ１によりこれ
ら反転信号（Ｑ）及び非反転信号（Ｑ）の１つを選択し
て出力する最後段のマルチプレクサ２Ｌとを設け、中段
及び最後段のマルチプレクサ２Ａ〜２ｒ、のうちのマル
チプレクサ２ｃ、２ｒ、の出力信号を入力してこれらの
排他的論理和をとって帰還信号として最前段のフリップ
フロップＩＡへ出力する帰還回路の排他的論理和ケート
Ｇ１を設けてこれらフリップフロップ１八〜］Ｌ、マル
チプレクサ２Ａ〜２８及び排他的論理和ゲートＧ１によ
り線形帰還型シフトレジスタ１０を形成し、フリップフ
ロップＩＡ〜ＩＴ−。
の段数より１つ少ないテストパターン出力端子Ｔ４〜Ｔ
、から、マルチプレクサ２Ａ〜２Ｅのうちの所定のマル
チプレクサ２Ｂ〜２゜の出力テ゛−タＤ４〜Ｄ１をそれ
ぞれ対応して被テスト回路２０の入力端子（Ｄｉ）〜（
Ｄｌ）へ伝達する構成となっている。
、から、マルチプレクサ２Ａ〜２Ｅのうちの所定のマル
チプレクサ２Ｂ〜２゜の出力テ゛−タＤ４〜Ｄ１をそれ
ぞれ対応して被テスト回路２０の入力端子（Ｄｉ）〜（
Ｄｌ）へ伝達する構成となっている。
次に、この実施例の動作について説明する。
まず、制御信号Ｃ１が” ｏ ”の時、すなわち第１図
において各マルチプレクサ２Ａ〜２’ａが上側の入力、
つまり各フリップフロップ１Ａ〜１Ｅの非反転出力信号
（Ｑ）を選択して出力するとき、これらフリップフロッ
プＩＡ〜ＩＥ、マルチプレクサ２＾〜２ｒ、及び排他的
論理和ケートＧ、てＸ５＋Ｘ２＋１という生成多項式の
線形帰還型シフトレジスタ１０を実現しており、この線
形帰還型シフトレジスタ１０の最前段のフリップフロッ
プＩＡ以外の各段のフリップフロップＩＢ〜ＩＬの出力
信号がマルチプレクサ２Ｂ〜２Ｅを介して被テスト回路
２０にテストパターンとして印加される。
において各マルチプレクサ２Ａ〜２’ａが上側の入力、
つまり各フリップフロップ１Ａ〜１Ｅの非反転出力信号
（Ｑ）を選択して出力するとき、これらフリップフロッ
プＩＡ〜ＩＥ、マルチプレクサ２＾〜２ｒ、及び排他的
論理和ケートＧ、てＸ５＋Ｘ２＋１という生成多項式の
線形帰還型シフトレジスタ１０を実現しており、この線
形帰還型シフトレジスタ１０の最前段のフリップフロッ
プＩＡ以外の各段のフリップフロップＩＢ〜ＩＬの出力
信号がマルチプレクサ２Ｂ〜２Ｅを介して被テスト回路
２０にテストパターンとして印加される。
この場合、従来例と同様に、ある時刻ｔでフリップフリ
ップＩＡに保持されているデータは、時刻（ｔ ＋ 、
１ ）でフリップフロップＩＢに保持され、以下クロッ
ク信号φが入力される度に、フリップフロップｌｃ、ｌ
ｏ、１＋ｚと順次布にシフトされていく。
ップＩＡに保持されているデータは、時刻（ｔ ＋ 、
１ ）でフリップフロップＩＢに保持され、以下クロッ
ク信号φが入力される度に、フリップフロップｌｃ、ｌ
ｏ、１＋ｚと順次布にシフトされていく。
すなわち、ある時刻ｔにおいて被テスト回路２０の入力
端子（Ｄｉ）に与えられた出力データＤ４は、クロック
信号φが印加されるごとに順次入力端子（ＤＢ）、（Ｄ
２）、（Ｄｉ）にシフトされていく。
端子（Ｄｉ）に与えられた出力データＤ４は、クロック
信号φが印加されるごとに順次入力端子（ＤＢ）、（Ｄ
２）、（Ｄｉ）にシフトされていく。
従って、ある時刻ｔにおける被テスト回路２０の入力端
子（Ｄｉ）〜（Ｄｌ）の隣接する２つに入力されるデー
タが００”′てあったとすると、これら２つの入力端子
の時刻（ｔ＋１）における取り得るデータは、” ｏ
ｏ ’”、”１０”′の２組あり、網羅的に線形帰還型
シフトレジスタ１０にパターンを発生させると、” ｏ
ｏ ’”、”ｏｏ”及び” ｏ ｏ ’″ パ１０
″″の２組の２パターンのペアが発生ずる。
子（Ｄｉ）〜（Ｄｌ）の隣接する２つに入力されるデー
タが００”′てあったとすると、これら２つの入力端子
の時刻（ｔ＋１）における取り得るデータは、” ｏ
ｏ ’”、”１０”′の２組あり、網羅的に線形帰還型
シフトレジスタ１０にパターンを発生させると、” ｏ
ｏ ’”、”ｏｏ”及び” ｏ ｏ ’″ パ１０
″″の２組の２パターンのペアが発生ずる。
次に、制御信号Ｃ１が１′″の時、すなわち第１図にお
いて各マルチプレクサ２Ａ〜２゜が下側の入力、つまり
各フリップフロップ］へ〜１Ｅの反転出力信号（Ｑ）を
選択して出力する場合を説明する。
いて各マルチプレクサ２Ａ〜２゜が下側の入力、つまり
各フリップフロップ］へ〜１Ｅの反転出力信号（Ｑ）を
選択して出力する場合を説明する。
このとき、各フリップフロップ１八〜１Ｄに格納されて
いるデータの反転信号がそれぞれ直後段のフリップフロ
ップ１Ｂ〜〕ｎに入力され、フリップフロップ１ｃの反
転出力信号（Ｑ）とフリップフロップＩＢの反転出力信
号（Ｑ＞とが排他的論理和ゲートＧ１に入力され、この
排他的論理和ゲートＧ１の出力信号が帰還信号としてフ
リップフロップＩＡに入力される。同時にフリップフロ
ップＩＢ〜１ｒ、の反転出力信号（Ｑ）はマルチプレク
サ２Ｂ〜２Ｅを介して被テスト回路２０の入力端子（Ｄ
ｉ）〜（Ｄｌ）にテストパターンとして印加される。
いるデータの反転信号がそれぞれ直後段のフリップフロ
ップ１Ｂ〜〕ｎに入力され、フリップフロップ１ｃの反
転出力信号（Ｑ）とフリップフロップＩＢの反転出力信
号（Ｑ＞とが排他的論理和ゲートＧ１に入力され、この
排他的論理和ゲートＧ１の出力信号が帰還信号としてフ
リップフロップＩＡに入力される。同時にフリップフロ
ップＩＢ〜１ｒ、の反転出力信号（Ｑ）はマルチプレク
サ２Ｂ〜２Ｅを介して被テスト回路２０の入力端子（Ｄ
ｉ）〜（Ｄｌ）にテストパターンとして印加される。
すなわち、ある時刻ｔにおいて被テスト回路２０の入力
端子（Ｄｉ）に０″が与えられたとする仁、時刻（ｔ＋
１＞で入力端子（ＤＢ）に与えられるデータは°°１″
となり、以下、クロック信号φが印加される度に入力端
子（Ｄ２）には０′″、入力端子（Ｄｌ）には１°”と
、データが反転しながら順次シフトされていく。
端子（Ｄｉ）に０″が与えられたとする仁、時刻（ｔ＋
１＞で入力端子（ＤＢ）に与えられるデータは°°１″
となり、以下、クロック信号φが印加される度に入力端
子（Ｄ２）には０′″、入力端子（Ｄｌ）には１°”と
、データが反転しながら順次シフトされていく。
従って、ある時刻ｔにおける被テスト回路２０の入力端
子（Ｄｉ）〜（Ｄｌ）の隣接する２つに入力されるデー
タが“’ ｏ ｏ ”で゛あったとすると、これら２つ
の入力端子の時刻（ｔ ＋ １． ）における取り得る
データは、”０１”、 “’１１”の２組あリ、網羅
的に線形帰還型シフトレジスタ１０にパターンを発生さ
ぜると、″ＯＯ”′、“０１′″及び” ｏ ｏ ’”
、”１１″′の２組の２パターンのベアが発生する。
子（Ｄｉ）〜（Ｄｌ）の隣接する２つに入力されるデー
タが“’ ｏ ｏ ”で゛あったとすると、これら２つ
の入力端子の時刻（ｔ ＋ １． ）における取り得る
データは、”０１”、 “’１１”の２組あリ、網羅
的に線形帰還型シフトレジスタ１０にパターンを発生さ
ぜると、″ＯＯ”′、“０１′″及び” ｏ ｏ ’”
、”１１″′の２組の２パターンのベアが発生する。
すなわち、この実施例においては、制御信号Ｃ１の切換
えにより、２つのテストパターン発生器が実現でき、こ
れら２つのテストパターン発生器により、被テスト回路
２０の入力端子（Ｄ４）〜（１） ］）の隣接する２つ
に入力されるデータが時刻ｔにおいて’ ｏ ｏ ”で
あった場合に、時刻（ｔ ＋ １ ＞において取り得る
データは” ｏ ｏ ”“’］ Ｏ” 、”０１’″及
び１１″″の４種類全てが発生可能になる。
えにより、２つのテストパターン発生器が実現でき、こ
れら２つのテストパターン発生器により、被テスト回路
２０の入力端子（Ｄ４）〜（１） ］）の隣接する２つ
に入力されるデータが時刻ｔにおいて’ ｏ ｏ ”で
あった場合に、時刻（ｔ ＋ １ ＞において取り得る
データは” ｏ ｏ ”“’］ Ｏ” 、”０１’″及
び１１″″の４種類全てが発生可能になる。
これまで説明してきた事柄は、被テスト回路の入力端子
数と同じ段数のフリップフロップを備えた帰還型シフト
レジスタてあればよく、本発明のように被テスト回路の
入力端子数より多い段数の帰還型シフトレジスタを用い
る必要はない。被テスト回路の入力端子数より多い段数
の帰還型シフトレジスタを用いるのは、以下の理由によ
る。
数と同じ段数のフリップフロップを備えた帰還型シフト
レジスタてあればよく、本発明のように被テスト回路の
入力端子数より多い段数の帰還型シフトレジスタを用い
る必要はない。被テスト回路の入力端子数より多い段数
の帰還型シフトレジスタを用いるのは、以下の理由によ
る。
被テスト回路の入力端子数と同じ段数の線形Ｊｉｆｒ還
シフトレジスタの場合、ある時刻ｔでのテストパターン
（Ｄ４、Ｄ３．Ｄ２．ＤＩ）が決まると、時刻（ｔ＋１
）での出力データＤ４の値は一意に決まり、これは線形
帰還型シフトレジスタの生成多項式によって変わる。つ
まり、被テスト回路の入力端子数と同じ段数の線形帰還
型シフトレジスタの場合、ある生成多項式の場合には仮
定した故障に対し検出パターンが存在するけれども、別
の生成多項式の場合には検出パターンが存在しないと言
う状況が生じ得る。
シフトレジスタの場合、ある時刻ｔでのテストパターン
（Ｄ４、Ｄ３．Ｄ２．ＤＩ）が決まると、時刻（ｔ＋１
）での出力データＤ４の値は一意に決まり、これは線形
帰還型シフトレジスタの生成多項式によって変わる。つ
まり、被テスト回路の入力端子数と同じ段数の線形帰還
型シフトレジスタの場合、ある生成多項式の場合には仮
定した故障に対し検出パターンが存在するけれども、別
の生成多項式の場合には検出パターンが存在しないと言
う状況が生じ得る。
本発明のテストパターン発生器は、被テスト回路の入力
端子数よりも少なくとも１つ多い段数の帰還型シフトレ
ジスタであるので、生成多項式として原始多項式のどれ
を選んでも問題がない。時刻（ｔ＋１）での出力データ
Ｄ４の値は生成多項式によらず時刻上におけるフリップ
フロップＩＡのデータ（あるいはその反転データ）にな
るからである。
端子数よりも少なくとも１つ多い段数の帰還型シフトレ
ジスタであるので、生成多項式として原始多項式のどれ
を選んでも問題がない。時刻（ｔ＋１）での出力データ
Ｄ４の値は生成多項式によらず時刻上におけるフリップ
フロップＩＡのデータ（あるいはその反転データ）にな
るからである。
以上説明したように本発明は、被テスト回路のテス１へ
パターンの入力端子数より少なくとも１段多いフリップ
フロップと、これらフリップフロップの反転出力信号及
び非反転出力信号の一方を選択、切換えて後段へ伝達す
るマルチプレクサとを備えた帰還型シフトレジスタを形
成し、所定のマルチプレクサの出力端からのテストパタ
ーンを被テスト回路に供給する構成とすることにより、
２パターンの組を従来技術に比べより多く発生ずること
ができ、被テスト回路がＣＭＯ８回路で構成されている
場合でも、より高い故障検出率を得ることかてきる効果
がある。
パターンの入力端子数より少なくとも１段多いフリップ
フロップと、これらフリップフロップの反転出力信号及
び非反転出力信号の一方を選択、切換えて後段へ伝達す
るマルチプレクサとを備えた帰還型シフトレジスタを形
成し、所定のマルチプレクサの出力端からのテストパタ
ーンを被テスト回路に供給する構成とすることにより、
２パターンの組を従来技術に比べより多く発生ずること
ができ、被テスト回路がＣＭＯ８回路で構成されている
場合でも、より高い故障検出率を得ることかてきる効果
がある。
論理和ゲート。
第１図は本発明の一実施例を示す回路図、第２図は従来
のテストパターン発生器の一例を示す回路図である。
のテストパターン発生器の一例を示す回路図である。
Claims (1)
- 反転信号及び非反転信号をそれぞれ出力し複数段に順次
配列された複数のフリップフロップと、これら複数のフ
リップフロップの最後段を除く各フリップフロップの反
転信号及び非反転信号をそれぞれ入力し制御信号により
これら反転信号及び非反転信号の１つを選択して直後段
の前記フリップフロップへそれぞれ出力する複数の前段
のマルチプレクサと、前記最後段のフリップフロップの
反転信号及び非反転信号を入力し前記制御信号によりこ
れら反転信号及び非反転信号の１つを選択して出力する
最後段のマルチプレクサと、前記中段及び最後段のマル
チプレクサのうちの所定のマルチプレクサの出力信号を
入力して帰還信号を最前段の前記フリップフロップへ出
力し前記各フリップフロップ及び各マルチプレクサと共
に帰還型のシフトレジスタを形成する帰還回路と、前記
中段及び最後段のマルチプレクサの出力信号のうちの所
定の出力信号をそれぞれ対応して伝達する、前記フリッ
プフロップの段数より少なくとも１つ少ないテストパタ
ーン出力端子とを有することを特徴とするテストパター
ン発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326838A JPH02170070A (ja) | 1988-12-23 | 1988-12-23 | テストパターン発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326838A JPH02170070A (ja) | 1988-12-23 | 1988-12-23 | テストパターン発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170070A true JPH02170070A (ja) | 1990-06-29 |
Family
ID=18192279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63326838A Pending JPH02170070A (ja) | 1988-12-23 | 1988-12-23 | テストパターン発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02170070A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297662B1 (en) | 1999-07-02 | 2001-10-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
-
1988
- 1988-12-23 JP JP63326838A patent/JPH02170070A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297662B1 (en) | 1999-07-02 | 2001-10-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635261A (en) | On chip test system for configurable gate arrays | |
| US5090035A (en) | Linear feedback shift register | |
| US8479068B2 (en) | Decoded register outputs enabling test clock to selected asynchronous domains | |
| US7426254B2 (en) | Shift register comprising electrical fuse and related method | |
| JP2725258B2 (ja) | 集積回路装置 | |
| CN111624478B (zh) | 一种时钟信号控制电路及设备 | |
| US20060090110A1 (en) | Connecting multiple test access port controllers on a single test access port | |
| US5077740A (en) | Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing | |
| JPS63263480A (ja) | 半導体集積論理回路 | |
| US5504755A (en) | Testable programmable logic array | |
| US6014752A (en) | Method and apparatus for fully controllable integrated circuit internal clock | |
| EP0318140A2 (en) | Pseudo-random generator and check sum circuitry for VLSI chip | |
| KR910008920B1 (ko) | 다중-모우드 카운터 회로망 및 이 회로망의 동작 검사 방법 | |
| Bhandari et al. | A low power test pattern generator for minimizing switching activities and power consumption | |
| Angadi et al. | Architectural Design of Built in Self-Test for VLSI Circuits using LFSR | |
| US6904554B2 (en) | Logic built-in self test (BIST) | |
| KR900008804B1 (ko) | 선견 터미날 카운터 및 터미날 카운트 신호 발생 방법 | |
| Madhav et al. | Programmable pseudorandom pattern generator based on LFSR | |
| GB2218816A (en) | Testing integrated circuits | |
| US5793777A (en) | System and method for testing internal nodes of an integrated circuit at any predetermined machine cycle | |
| JP3022017B2 (ja) | 集積回路 | |
| JP3543399B2 (ja) | 検査機能付半導体装置およびその自己検査方式 | |
| JPH0278979A (ja) | 帰還シフトレジスタ型テストパターン発生器 | |
| Nayana et al. | Modified low power STUMPS architecture | |
| KR960015560B1 (ko) | 바운더리 스캔 구조의 2tdi(2테스트 데이터 입력)을 집적 회로에 입력하는 장치 |