JPH02170433A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関する。

〔発明の（既要〕

本発明は、半導体装置において、金属配線層と、少なく
とも上記金属配線層上に形成され、かつ上記金属配線層
よりも硬度が高い導体膜とを具備する。これによって、
金属配線層を形成した後に行われる熱処理によりこの金
属配線層にボイドやヒロンクが発生するのを防止するこ
とができる。

半導体装置の配線材料としては、アルミニウム（Ａ１）
やアルミニウムーシリコン（ＡＩ−５ｉ）合金が最も多
く用いられている。

なお、特開昭６１−１７１１３号公報には、金属層のパ
ターンニングを行う場合に、金属層上にスパッタ法によ
りＳｉ層を形成し、このＳｉ層上にフォトレジストを塗
布した後、このフォトレジストの露光を行う方法が開示
されている。この場合、Ｓｉ層は露光の際の反射防止膜
として用いられ、金属層による反射り起因するフォトレ
ジストのアンダーカットが生しなくなることから、この
フォトレジストに刻み目やくびれが発生するのが防止さ
れる。しかし、この方法ではＳｉ層は単に反射防止膜と
して用いられているだけであるため、金属層のパターン
ニングを行った後にこのＳｉ層は除去され、従って最終
構造にＳｉ層は残されていない。また、最終構造にＳｉ
層を残すことに関する示唆もない。

〔従来の技術〕

〔発明が解決しようとする課題〕 半導体装置の製造工程では、上述のＡＩＩ線層やＡｌ−
Ｓｉ合金配線層を形成した後、その上にパッシベーショ
ン膜や眉間絶縁膜が形成されたり、シンターが行われた
りする。すなわち、ＡＩＩ線層やＡｌ−Ｓｉ合金配線層
の形成後には、何らかの熱処理が必ず行われる。

しかし、上述のパッシベーション膜とＡＩＩ線層やＡｌ
−Ｓｉ合金配線層との熱膨張係数が異なることからこれ
らの配線層に応力が生じ、その結果、これらの配線層に
ボイド（ｖｏｉｄ）が発生し、はなはだしい場合には断
線が生じてしまうという問題があった。また、ＡＩＩ線
層やＡｌ−Ｓｉ合金配線層の形成後に熱処理が行われる
と、熱膨張によりこれらの配線層の表面にヒロック（ｈ
ｉｌｌｏｃｋ）が発生する。

このヒロックにより、これらの配線層上に形成される眉
間絶縁膜などに凹凸が発生するため、信頬性上問題があ
る。

従って本発明の目的は、金属配線層を形成した後に行わ
れる熱処理によりこの金属配線層にボイドやヒロックが
発生するのを防止することができる半導体装置を提供す
ることにある。

［課題を解決するための手段］ 上記目的を達成するため、本発明は、半導体装置におい
て、金属配線層（５）と、少なくとも金属配置５Ｎ（５
）上に形成され、かつ金属配線層（５）よりも硬度が高
い導体膜（３）とを具備する。

上記導体膜（３）としては、例えばアモルファスＳｉ　
（ａ　−５ｉ）　［９、多結晶Ｓｉ膜、アモルファスゲ
ルマニウム（ａ−Ｇｅ）膜などを用いることができる。

これらのａ−Ｓｉ膜及びａ−Ｇｅ膜は、例えばスパッタ
法やプラズマＣＶＤ法などの方法により低温で形成する
ことができる。このスパッタ法により形成されたａ　−
５ｉｌやａ　−Ｇｅ膜は下地金属配線層（５）との接着
力が一般に強いため好ましい。

また、この導体膜（３）の膜厚は、好ましくは８０〜２
００人の範囲内の膜厚とされ、より好ましくは１００−
１５０人の範囲内の膜厚とされる。

上記金属配線層（５）の代表的な例としては、ＡＩ＆！
線層やＡｌ−Ｓｉ合金配線層が挙げられるが、その他の
金属材料を用いた配線であってもよい。

〔作用〕

上記した手段によれば、金属配線層（５）を形成した後
に熱処理が行われても、硬度が高い導体膜（３）の存在
により、金属配線層（５）にはほとんど応力が生じない
。これによって、金属配線層（５）にボイドやヒロック
が発生するのを防止することができる。

〔実施例〕

以下、本発明の一実施例について図面を参照しながら説
明する。

第１図Ａ〜第１図りは本発明の一実施例を示す。

本実施例においては、第１図Ａに示すように、まずトラ
ンジスタなどの素子形成が行われ、表面に眉間絶縁ＩＩ
（図示せず）が形成されたＳｉ基板ｌ上に例えばスパッ
タ法や蒸着法により例えばＡＩ膜２を形成した後、この
ＡＩ膜膜上上例えばスパッタ法により例えばａ−Ｓｉ膜
３を形成する。このａ　−Ｓｉ膜３の膜厚は例えば１２
０人程度とする。

次に第１図已に示すように、このａ−Ｓｉ膜膜上上フォ
トリソグラフィーにより所定形状のレジストパターン４
を形成する。

次に、このレジストパターン４をマスクとして上述のａ
−５ｉ膜３及び＾ｌ膜２を順次エツチングすることによ
り、第１図Ｃに示すように、ＡＩＩ線層５を形成すると
ともに、ａ　　Ｓｉ膜３をこのＡＩＩ線Ｎ５と同一形状
にパターンニングする。

次に第１図りに示すように、例えばＣＶＤ法により全面
に例えばリンシリケートガラス（ＰＳＧ）膜や窒化シリ
コン（５４Ｎ　）膜のような絶縁膜６を形成する。この
絶縁膜６はパッシベーション膜または層間絶縁膜を構成
する。

この後、シンターのための熱処理を行う。

以上のように、この実施例によれば、Ａｔ配線層５上に
ａ−３ｉ膜３が形成されているので、絶縁膜６の形成や
シンターのための熱処理によりＡＩＩ線層５に応力が生
じるのがこのａ−５ｉ膜３により防止される。これによ
って、ＡＩ配線層５にボイドやヒロックが発生するのを
防止することができる。

実際に、ａ−５ｉ膜３を形成した場合と形成しない場合
とで比較実験を行った結果、ａ−Ｓｉ膜３を形成しない
場合には１配線層５にボイドやヒロックが多く発生した
のに対し、ＡＩ配線層５上にａ　−５ｉ膜３を形成した
場合にはボイドやヒロックはほとんど観察されなかった
。

上述のようにＡＩ配線層５にボイドが発生しないことか
らこのへ１配線層５の断線が防止され、またヒロックが
発生しないことからこのヒロックにより眉間絶縁膜など
に凹凸が形成され、信頬性の低下を招くことも防止され
る。

本実施例による方法は、ＭＯ３ＬＳＩ、バイポーラＬＳ
Ｉ、バイポーラ−ＣＭＯ３ＬＳＩなどの各種の半導体装
置の製造に適用することが可能である。

以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。

例えば、上述の実施例においては、ａ　−Ｓｉ膜３はへ
１配線層５上にのみ形成されているが、例えばこのＡＩ
配線層５の側面にもａ　−Ｓｉ膜を形成してもよい。こ
のためには、第２図Ａに示すように、上述の実施例と同
様な方法によりＡ１配線層５上にａ−５ｉ膜３を形成し
た後、例えばユバシタ法により全面にａ−Ｓｉ膜７を形
成する。この後、このａＳｔＳｉ膜７えば反応性イオン
エツチング（１Ｅ）法により基板表面と垂直方向に異方
性エツチングして、第２図Ｂに示すように、ＡＩ配線層
５の側面にのみこのａ−５ｉ膜７を残す。これによって
、１配線層５の表面をａ−Ｓｉ膜３．７により完全に覆
うことができる。このようにすれば、ＡＩ配線層５にボ
イドやヒロックが発生する問題はより完全に防止される
。

また、上述の実施例においては、Ｓｉ基板１を用いてい
るが、他の半導体基板を用いることも可能である。

［発明の効果］ 本発明は、以上述べたように構成されているので、次の
ような効果がある。

すなわち、金属配線層を形成した後に行われる熱処理に
よりこの金属配線層にボイドやヒロックが発生するのを
防止することができる。

【図面の簡単な説明】

第１図Ａ〜第１図りは本発明の一実施例を工程順に説明
するための断面図、第２図Ａ及び第２図Ｂは第１図Ａ〜
第１図りに示す実施例の変形例を説明するための断面図
である。 図面における主要な符号の説明 １：Ｓｉ基板、　２：へｌ膜、　３．　７　：　ａ　−
５ｉ膜、４ニレジストパターン、　　５：４１配線層、
　　６：絶縁膜。

Claims (1)

【特許請求の範囲】
1. 金属配線層と、少なくとも上記金属配線層上に形成され
   、かつ上記金属配線層よりも硬度が高い導体膜とを具備
   することを特徴とする半導体装置。