JPH02170489A - 膜素子付プリント配線板 - Google Patents
膜素子付プリント配線板Info
- Publication number
- JPH02170489A JPH02170489A JP63324293A JP32429388A JPH02170489A JP H02170489 A JPH02170489 A JP H02170489A JP 63324293 A JP63324293 A JP 63324293A JP 32429388 A JP32429388 A JP 32429388A JP H02170489 A JPH02170489 A JP H02170489A
- Authority
- JP
- Japan
- Prior art keywords
- film element
- wiring board
- printed wiring
- inner layer
- membrane element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、基材の内部に膜素子を形成した膜素子付プリ
ント配線板に関するもので、特に基材の内部に形成した
膜素子を貫通する少なくとも一対のスルーホールを形成
した膜素子付プリント配線板に関するものである。
ント配線板に関するもので、特に基材の内部に形成した
膜素子を貫通する少なくとも一対のスルーホールを形成
した膜素子付プリント配線板に関するものである。
（従来の技術）
近年、電子機器の軽薄短小化の要求に伴い、電子部品を
搭載するプリント配線板に対しても、パターンの高密度
化による小型化、厚みの薄い材料を用いることによる薄
型化が要求されている。
搭載するプリント配線板に対しても、パターンの高密度
化による小型化、厚みの薄い材料を用いることによる薄
型化が要求されている。
現在これらの要求を満たすのに非常に有効な方法の一つ
として、第８図〜第１１図に示すように、回路上必要な
素子をスクリーン印刷法又はスパッタリング法などによ
り直接プリント配線板上に膜素子（３）として形成し、
これに基材（８）を積層することによって内層膜素子（
３）とする方法がある。
として、第８図〜第１１図に示すように、回路上必要な
素子をスクリーン印刷法又はスパッタリング法などによ
り直接プリント配線板上に膜素子（３）として形成し、
これに基材（８）を積層することによって内層膜素子（
３）とする方法がある。
この方法によれば、必要とする素子（３）のパターンを
外層に形成する必要がないため、外層における実装密度
が増加し、また、プリント配線板の厚み自体もチップ素
子を実装した場合よりも数段薄いものとなる。
外層に形成する必要がないため、外層における実装密度
が増加し、また、プリント配線板の厚み自体もチップ素
子を実装した場合よりも数段薄いものとなる。
（発明が解決しようとする課題）
しかしながら、このようなプリント配線板（１２）にあ
っては、素子（３）が内層に形成されているために、素
子（３）自体から発生する熱の放散性が非常に悪く、こ
れにより素子（３）の定格電力が素子（３）を外層に形
成した場合と比較すると低下してしまうといった問題が
あり、また、素子（３）を内層に形成したことによって
、外層部の実装密度は増加するものの内層部に素子（３
）のパターンを形成しなければならず、実質的にはパタ
ーンの密度に変化はないものとなってしまう。
っては、素子（３）が内層に形成されているために、素
子（３）自体から発生する熱の放散性が非常に悪く、こ
れにより素子（３）の定格電力が素子（３）を外層に形
成した場合と比較すると低下してしまうといった問題が
あり、また、素子（３）を内層に形成したことによって
、外層部の実装密度は増加するものの内層部に素子（３
）のパターンを形成しなければならず、実質的にはパタ
ーンの密度に変化はないものとなってしまう。
本発明は、以上のような従来の膜素子付プリント配線板
（１２）の課題を解決すべくなされたものであり、その
目的とするところは、内層に形成された膜素子（３）の
熱放散性を良好にすることにより定格電力を上昇させ、
また、内層膜素子（３）の電極および外層膜素子（４）
の電極を除去することにより 内層・外層における実装
密度を増加させ、さらには、電極の除去による膜素子（
３）（抵抗体に限る。）の初期値のバラツキを少なくす
ることが可能な膜素子付プリント配線板（１）を提供す
ることにある。
（１２）の課題を解決すべくなされたものであり、その
目的とするところは、内層に形成された膜素子（３）の
熱放散性を良好にすることにより定格電力を上昇させ、
また、内層膜素子（３）の電極および外層膜素子（４）
の電極を除去することにより 内層・外層における実装
密度を増加させ、さらには、電極の除去による膜素子（
３）（抵抗体に限る。）の初期値のバラツキを少なくす
ることが可能な膜素子付プリント配線板（１）を提供す
ることにある。
（課題を解決するための手段）
この目的を達成するために、本発明者らが鋭意研究を重
ねた結果、次に示す膜素子付プリント配線板（＋）が従
来のものに比べ格段に優れていることを見出したのであ
る。すなわち、実施例に対応する第１図〜第６図を参照
して説明すると、「基材（８）の内部に膜素子（３）を
形成した膜素子付プリント配線板（りにおいて、 前記基材（８）内の膜素子（３）に対して、これを貫通
する少なくとも一対のスルーホール（２）を形成したこ
とを特徴とする膜素子付プリント配線板（１）」 である。つまり、内層に形成した内層膜素子（３）に対
してこれを貫通する少なくとも一対のスルーホール（２
）を形成してなる膜素子付プリント配線板（１）である
。
ねた結果、次に示す膜素子付プリント配線板（＋）が従
来のものに比べ格段に優れていることを見出したのであ
る。すなわち、実施例に対応する第１図〜第６図を参照
して説明すると、「基材（８）の内部に膜素子（３）を
形成した膜素子付プリント配線板（りにおいて、 前記基材（８）内の膜素子（３）に対して、これを貫通
する少なくとも一対のスルーホール（２）を形成したこ
とを特徴とする膜素子付プリント配線板（１）」 である。つまり、内層に形成した内層膜素子（３）に対
してこれを貫通する少なくとも一対のスルーホール（２
）を形成してなる膜素子付プリント配線板（１）である
。
なお、第３図及び第４図に示すように、外層に内層膜素
子（３）調整用の外層膜素子（４）を形成してもよく、
また、第５図及び第６図に示すように、内層膜素子（３
）を貫通するスルーホール（２）をブラインドスルーホ
ール（２）としもよく、さらには、スルーホール（２）
を３つ又はそれ以上設けてもよい。
子（３）調整用の外層膜素子（４）を形成してもよく、
また、第５図及び第６図に示すように、内層膜素子（３
）を貫通するスルーホール（２）をブラインドスルーホ
ール（２）としもよく、さらには、スルーホール（２）
を３つ又はそれ以上設けてもよい。
次に、本発明に係る膜素子付プリント配線板（りの一製
造方法について、第７図に示す工程図を参照して説明す
る。
造方法について、第７図に示す工程図を参照して説明す
る。
先ず、第７図（ａ）及び（ｂ）に示すように、基材（８
）上に膜素子（３）をスクリーン印刷法あるいはスパッ
タリング法により形成し、その後、この上に基材（８）
を積層する事によって内層膜素子（３）を形成する。
）上に膜素子（３）をスクリーン印刷法あるいはスパッ
タリング法により形成し、その後、この上に基材（８）
を積層する事によって内層膜素子（３）を形成する。
次に、第７図（Ｃ）及び（ｄ）に示すように、この内層
膜素子（３）を貫通させるようにしてスルーホール用の
穴（９）、すなわち貫通穴（９）を形成し、その後、こ
の貫通穴（９）部分に銅メツキ（１０）を施す。
膜素子（３）を貫通させるようにしてスルーホール用の
穴（９）、すなわち貫通穴（９）を形成し、その後、こ
の貫通穴（９）部分に銅メツキ（１０）を施す。
この時、貫通穴（９）部分の内層膜素子（３）の断面は
活性であるためメツキ（ｌＯ）を施すことが可能なので
ある。
活性であるためメツキ（ｌＯ）を施すことが可能なので
ある。
次いで、第７図（ｅ）及び（ｆ）に示すように、外層部
のパターンを形成するためにレジスト（１１）をラミネ
ートし、その後、露光、現像を行うことによって必要パ
ターン部分をマスクする。
のパターンを形成するためにレジスト（１１）をラミネ
ートし、その後、露光、現像を行うことによって必要パ
ターン部分をマスクする。
次いで、第７図（ｇ）及び０１）に示すように、マスク
されていない部分をエツチングし、その後、マスクを剥
膜することによって、本発明に係る膜素子付プリント配
線板（１）を形成するのである。なお、必要ならば、第
７図（ｉ）に示すように、このプリント配線板（１）の
上に外層膜素子（４）を形成してもよい。
されていない部分をエツチングし、その後、マスクを剥
膜することによって、本発明に係る膜素子付プリント配
線板（１）を形成するのである。なお、必要ならば、第
７図（ｉ）に示すように、このプリント配線板（１）の
上に外層膜素子（４）を形成してもよい。
（発明の作用）
本発明が以上のような手段を採ることによって以下のよ
うな作用がある。
うな作用がある。
すなわち、第１図〜第６図に示したように、本発明に係
る膜素子付プリント配線板（１）は、内層膜素子（３）
をスルーホール（２）が貫通することによって、内層膜
素子（２）に実際に電力が加わったときに発生する熱を
速やかに放散できるので、内層膜素子（３）の定格が第
８図〜第１１図に示したような従来の膜素子付プリント
配線板（１）の内層膜素子（３）よりも上昇することに
なる。
る膜素子付プリント配線板（１）は、内層膜素子（３）
をスルーホール（２）が貫通することによって、内層膜
素子（２）に実際に電力が加わったときに発生する熱を
速やかに放散できるので、内層膜素子（３）の定格が第
８図〜第１１図に示したような従来の膜素子付プリント
配線板（１）の内層膜素子（３）よりも上昇することに
なる。
また、内層膜素子（３）を形成する場合、スルーホール
（２）が電極のかわりとなるため、内層膜素子用の内層
電極（６）を必要としないので、内層膜素子（３）をフ
ラ・ントな面に形成することができ、内層膜素子（３）
のイニシャル値のバラツキも少なくすることが可能とな
るのである。
（２）が電極のかわりとなるため、内層膜素子用の内層
電極（６）を必要としないので、内層膜素子（３）をフ
ラ・ントな面に形成することができ、内層膜素子（３）
のイニシャル値のバラツキも少なくすることが可能とな
るのである。
さらに、内層部に第８図〜第１１図に示したような内層
膜素子用の内層電極（６）を形成する必要性がなく、内
層実装密度の増加にもつながり、また、第１図〜第６図
に示した内層膜素子（３）の形成直後の初期値（目標値
）（以下、 「イニシャル値」という。）の測定を行う
場合、スルーホール（２）を使用すればよいので、測定
用パッドを外層部に形成する必要はなく、外層実装密度
の増加にもつながる。
膜素子用の内層電極（６）を形成する必要性がなく、内
層実装密度の増加にもつながり、また、第１図〜第６図
に示した内層膜素子（３）の形成直後の初期値（目標値
）（以下、 「イニシャル値」という。）の測定を行う
場合、スルーホール（２）を使用すればよいので、測定
用パッドを外層部に形成する必要はなく、外層実装密度
の増加にもつながる。
（実施例）
次に、本発明を図面に示した実施例により具体的に説明
する。
する。
充血■ユ
第１図及び第２図に示すように、内層膜素子（３）とし
て抵抗ペーストをスクリーン印刷し、積層した後に内層
膜素子（３）を貫通するスルーホール（２）を形成して
なる膜素子付プリント配線板（１）とした。
て抵抗ペーストをスクリーン印刷し、積層した後に内層
膜素子（３）を貫通するスルーホール（２）を形成して
なる膜素子付プリント配線板（１）とした。
１胤■１
第３図及び第４図に示すように、外層に内層膜素子（３
）調整用の外Ｎ膜素子（４）を形成する以外は、実施例
１と同様にした。
）調整用の外Ｎ膜素子（４）を形成する以外は、実施例
１と同様にした。
Ｌ１１ｉ！Ｊ３
第５図及び第６図に示すように、内層膜素子（３）を貫
通するスルーホール（２）をブラインドスルーホール（
２）とした以外は、実施例１と同様に形成した。
通するスルーホール（２）をブラインドスルーホール（
２）とした以外は、実施例１と同様に形成した。
Ｌ較皇」
第８図及び第９図に示すように、内層に内層電極パター
ン（６）を形成し、その上に内層膜素子（３）として抵
抗ペーストをスクリーン印刷し、積層した後に外層電極
パターン（７）と導通をとるためのスルーホール（２）
を形成してなる膜素子付プリント配線板（＋）とした。
ン（６）を形成し、その上に内層膜素子（３）として抵
抗ペーストをスクリーン印刷し、積層した後に外層電極
パターン（７）と導通をとるためのスルーホール（２）
を形成してなる膜素子付プリント配線板（＋）とした。
を較■２
第１０図及び第１１図に示すように、外層に内層膜素子
（３）調整用の外層膜素子（４）を形成する以外は、比
較例１と同様にした。
（３）調整用の外層膜素子（４）を形成する以外は、比
較例１と同様にした。
さて、このように形成された前記実施例１及び比較例１
の定格電力に対する抵抗変化率を測定してグラフ化した
ものが第１２図であり、この図からすると、比較例１に
挙げた従来の膜素子付プリント配線板（１２）における
内層膜素子（３）に比べ、実施か１１に挙げた本発明に
係る膜素子付プリント配線板（１）における内Ｎ膜素子
（３）の定格の方が大幅に増加していることが解る。
の定格電力に対する抵抗変化率を測定してグラフ化した
ものが第１２図であり、この図からすると、比較例１に
挙げた従来の膜素子付プリント配線板（１２）における
内層膜素子（３）に比べ、実施か１１に挙げた本発明に
係る膜素子付プリント配線板（１）における内Ｎ膜素子
（３）の定格の方が大幅に増加していることが解る。
また、第１３図は、前記実施例１と比較例１について、
内層膜素子（３）のイニシャル値を測定してグラフ化し
たものであり、この図からすると、比較例１に挙げた従
来の膜素子付プリント配線板（１２）における内層膜素
子（３）に比べて、実施例１に挙げた本発明に係る膜素
子付プリント配線板（１）における内層膜素子（３）の
方がイニシャル値にバラツキが非常に少ないことが解る
。
内層膜素子（３）のイニシャル値を測定してグラフ化し
たものであり、この図からすると、比較例１に挙げた従
来の膜素子付プリント配線板（１２）における内層膜素
子（３）に比べて、実施例１に挙げた本発明に係る膜素
子付プリント配線板（１）における内層膜素子（３）の
方がイニシャル値にバラツキが非常に少ないことが解る
。
なお、本発明は以上の実施例に限られるものではなく、
例えば、膜素子（３）としてコンデンサーを形成したも
のであっても良く、実質的に特許請求の範囲に記載した
構成をもつものであればよい。
例えば、膜素子（３）としてコンデンサーを形成したも
のであっても良く、実質的に特許請求の範囲に記載した
構成をもつものであればよい。
（発明の効果）
以上の如く、本発明に係る膜素子付プリント配線板は、
「基材の内部に膜素子を形成した膜素子付プリント配
線板において、前記基村内の膜素子に対して、これを貫
通する少なくとも一対のスルーホールを形成したこと」
を特徴とするものである。
「基材の内部に膜素子を形成した膜素子付プリント配
線板において、前記基村内の膜素子に対して、これを貫
通する少なくとも一対のスルーホールを形成したこと」
を特徴とするものである。
従って、本発明に係る膜素子付プリント配線板にあって
は、膜素子をスルーホールが貫通することによって、膜
素子に実際に電力が加わったときに発生する熱を速やか
に放散できるので、膜素子の定格を従来の膜素子付プリ
ント配線板の膜素子よりも大幅に増加させることができ
る。
は、膜素子をスルーホールが貫通することによって、膜
素子に実際に電力が加わったときに発生する熱を速やか
に放散できるので、膜素子の定格を従来の膜素子付プリ
ント配線板の膜素子よりも大幅に増加させることができ
る。
また、膜素子に対応する内層電極を必要としないので、
膜素子をフラットな面に形成することができ、膜素子の
形成直後の初期値（目標値）のバラツキを非常に少ない
ものとすることができる。
膜素子をフラットな面に形成することができ、膜素子の
形成直後の初期値（目標値）のバラツキを非常に少ない
ものとすることができる。
さらに、内層部に膜素子用の内層電極を形成する必要性
がないため、内層実装密度を増加させることができ、ま
た、膜素子の形成直後の初期値（目標値）の測定を行う
場合、スルーホールを使用すればよいので、ｉｔ！Ｉｆ
定用パッドを外層部に形成する必要がなくなり、このた
め外層実装密度をも増加させることもできる。
がないため、内層実装密度を増加させることができ、ま
た、膜素子の形成直後の初期値（目標値）の測定を行う
場合、スルーホールを使用すればよいので、ｉｔ！Ｉｆ
定用パッドを外層部に形成する必要がなくなり、このた
め外層実装密度をも増加させることもできる。
第１図は本発明に係る膜素子付プリント配線板の実施例
１を示す部分平面図、第２図は第１図におけるＡ−Ａ断
面図、第３図は本発明に係る膜素子付プリント配線板の
実施例２を示す部分平面図、第４図は第３図におけるＢ
−Ｂ断面図、第５図は本発明に係る膜素子付プリント配
線板の実施例３を示す部分平面図、第６図は第５図にお
けるＣ−Ｃ断面図、第７図は本発明に係る膜素子付プリ
ント配線板の製造方法の一例を工程順に示した部分断面
図、第８図は従来のＢ素子付プリント配線板としての比
較例１を示す部分平面図、第９図は第８図におけるＤ−
Ｄ断面図、第１０図は従来の膜素子付プリント配線板と
しての比較例２を示す部分平面図、第１１図は第１０図
におけるＥ−Ｅ断面図、第１２図は膜素子（抵抗）の定
格と抵抗値変化率の１係を示すグラフ、第１３図は膜素
子（抵抗）の形成直後の初期値（目標値）のバラツキを
示すグラフである。 符 号 の 説 明 】・・・膜素子付プリント配線板、２・・・スルーホー
ル、３・・・膜素子（内層膜素子）、４・・・外層膜素
子、５・・・電極パターン、６・・・内層電極パターン
、７中外層電極パターン、８・・・基材、９・・・貫通
孔、ｌＯ・・・銅メツキ、１１・・・レジスト、１２・
・・従来の膜素子付プリント配線板。 以 上
１を示す部分平面図、第２図は第１図におけるＡ−Ａ断
面図、第３図は本発明に係る膜素子付プリント配線板の
実施例２を示す部分平面図、第４図は第３図におけるＢ
−Ｂ断面図、第５図は本発明に係る膜素子付プリント配
線板の実施例３を示す部分平面図、第６図は第５図にお
けるＣ−Ｃ断面図、第７図は本発明に係る膜素子付プリ
ント配線板の製造方法の一例を工程順に示した部分断面
図、第８図は従来のＢ素子付プリント配線板としての比
較例１を示す部分平面図、第９図は第８図におけるＤ−
Ｄ断面図、第１０図は従来の膜素子付プリント配線板と
しての比較例２を示す部分平面図、第１１図は第１０図
におけるＥ−Ｅ断面図、第１２図は膜素子（抵抗）の定
格と抵抗値変化率の１係を示すグラフ、第１３図は膜素
子（抵抗）の形成直後の初期値（目標値）のバラツキを
示すグラフである。 符 号 の 説 明 】・・・膜素子付プリント配線板、２・・・スルーホー
ル、３・・・膜素子（内層膜素子）、４・・・外層膜素
子、５・・・電極パターン、６・・・内層電極パターン
、７中外層電極パターン、８・・・基材、９・・・貫通
孔、ｌＯ・・・銅メツキ、１１・・・レジスト、１２・
・・従来の膜素子付プリント配線板。 以 上
Claims (1)
- 【特許請求の範囲】 基材の内部に膜素子を形成した膜素子付プリント配線
板において、 前記基材内の膜素子に対して、これを貫通する少なくと
も一対のスルーホールを形成したことを特徴とする膜素
子付プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324293A JP2681205B2 (ja) | 1988-12-22 | 1988-12-22 | 膜素子付プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324293A JP2681205B2 (ja) | 1988-12-22 | 1988-12-22 | 膜素子付プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02170489A true JPH02170489A (ja) | 1990-07-02 |
| JP2681205B2 JP2681205B2 (ja) | 1997-11-26 |
Family
ID=18164190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63324293A Expired - Lifetime JP2681205B2 (ja) | 1988-12-22 | 1988-12-22 | 膜素子付プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2681205B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58207693A (ja) * | 1982-05-28 | 1983-12-03 | 松下電工株式会社 | 抵抗体を含む電路形成方法 |
-
1988
- 1988-12-22 JP JP63324293A patent/JP2681205B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58207693A (ja) * | 1982-05-28 | 1983-12-03 | 松下電工株式会社 | 抵抗体を含む電路形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2681205B2 (ja) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3495315B2 (ja) | 電源／接地コア、プリント回路基板及びプリント回路基板製造方法 | |
| US20120111611A1 (en) | Printed circuit board and method of manufacturing the same | |
| JPH02170489A (ja) | 膜素子付プリント配線板 | |
| JP2003243824A (ja) | 配線形成用フレキシブル基板およびフレキシブル配線基板並びにフレキシブル配線基板の製造方法 | |
| JPH04145694A (ja) | 樹脂系多層プリント基板における印刷抵抗の電極構造 | |
| JP4009080B2 (ja) | 配線板およびその製造方法 | |
| JP3818492B2 (ja) | 多層印刷配線板 | |
| JP2547861B2 (ja) | サーマルヘッドの製造方法 | |
| KR100747020B1 (ko) | 저항체 내장형 인쇄회로기판 및 그 제조방법 | |
| JPH02237142A (ja) | 半導体搭載用基板の製造方法 | |
| JPS617696A (ja) | 多層印刷配線板 | |
| JP4529614B2 (ja) | プリント配線板の製造方法 | |
| JP2003110214A (ja) | プリント配線基板構造及びその製造方法 | |
| JP2003133724A (ja) | 半導体装置用基板及びその製造方法 | |
| JPS5850437B2 (ja) | 多層配線基板の製造方法 | |
| JP4982961B2 (ja) | 部品内蔵配線基板の製造方法 | |
| JP3855303B2 (ja) | プリント配線板の製造方法 | |
| JPH06112628A (ja) | 配線パターンを有する回路基板の製造方法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JP2005340728A (ja) | 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられる電極等を内蔵するセラミックグリーンシートの製造方法 | |
| JP2011044683A (ja) | セラミック基板及びその製造方法 | |
| JP2929882B2 (ja) | 半導体装置用キャリアテープおよびその製造方法 | |
| JPH08274416A (ja) | プリント配線板及びその製造方法 | |
| JPH08255969A (ja) | プリント基板装置 | |
| JPS59141293A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 12 |