JPH02170767A

JPH02170767A - メモリ増設方式

Info

Publication number: JPH02170767A
Application number: JP63323529A
Authority: JP
Inventors: Masahiro Ito; 正博伊藤; Atsushi Ono; 大野　温
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1988-12-23
Filing date: 1988-12-23
Publication date: 1990-07-02
Anticipated expiration: 2012-10-08
Also published as: JP2661224B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ディジタル画像処理装置のメモリ増設方式に
関し、特にレーザプリンタ等の出力機器の制御装置に好
適な画像メモリの増設方式に関する。

〔従来の技術〕

従来、イメージデータ格納用のページメモリを２ペ一ジ
以上確保して、データの展開と出力を同時に行い、それ
ぞれ別個のページ内容を利用して高速にプリントする方
法がある（例えば、特開昭６２−２３１４号公報参照）
。すなわち、上記方法においては、１つの画像メモリの
画像情報の印刷中に他の画像メモリに受信データを格納
し、データ受信中にもプリント動作を行うことにより。

待ち時間をなくして、単位時間当りのプリント枚数を増
大させている。

第４図は、従来の２ペ一ジ分を備えたページメモリの使
用方法を示す図である。

前述のように、２ページのうちの１ページ目に受信した
イメージデータを格納すると同時に、２ページ目に格納
されていたイメージデータをプリンタに出力する方法を
用い、この動作を交互に行えば、高速プリント動作が可
能である。

その場合に、１つのメモリを分割して、例えば２ペ一ジ
分として使用する際には、第４図に示すように、０００
０００番地から８００００１（番地を２分割し、１ペー
ジ目をＯＯＯＯＯ１１番地から使用し、２ページ目を４
００００Ｈ番地から使用する。ここで、例えばＡ３の大
きさで４００ｄｐｉの高解像度プリンタの場合には１ペ
ージが３．２Ｍバイト必要であり、　またＡ３で２４０
ｄｐｉの低解像度プリンタの場合には１ページが１Ｍバ
イト必要である。従って、第４図のメモリはフルに実装
されておらず、解像度の異なる２つのプリンタに対して
、解像度の低い方のプリンタのみが実装されており、解
像度の高い方のプリンタは未実装である。このメモリは
未実装領域が残っているので、高解像度プリンタに使用
する場合には増設が可能である。

解像度の低いプリンタのページメモリを２ベ一ジ分確保
するときには、通常、第４図に示すように、０ＯＯＯＯ
Ｈ番地から１Ｍバイトと、４００００１１番地から１Ｍ
バイトを実装する。

ところで、第４図のような実装メモリを、このままの状
態で高解像度プリンタに対応させるためには、さらに３
Ｍバイトずつ増設する必要があるので、０ＯＯＯＯＨ番
地から３ＦＦＦＦＨ番地までの４Ｍバイトと、　４００
００Ｈ番地から７ＦＦＦＦＨ番地までの４Ｍバイトを実
装することになる。

この場合、１つのメモリを利用して２ペ一ジ分としてい
るため、同時に２つの記憶制御はできず、従って一方で
展開処理を行いながら、他方で出力処理を行う等の同時
処理は勿論不可能である。また、実装領域が４００００
）１番地を境界として不連続となっているため、展開時
および出力時には非常に複雑な制御が必要となる。すな
おち、展開時には、実装境界（ＯＦＦＦＦ１１番地およ
び４００００Ｈ番地）付近で頻繁に高アドレス側と低ア
ドレス側にメモリ制御を移動しなければならない。また
、出力時には、通常、ＤＭＡ転送でデータをレーザプリ
ンタに送出するが、転送開始アドレスをセットする際に
アドレス判定条件式が必要となる。このような条件式は
、通常は必要ではない。

一方、ミニコンピユータのメモリ増設方法として別の方
法も提案されている（例えば、特公昭５６−５２３４７
号公報参照）。この方法では、ミニコンピユータが小容
量メモリを内蔵するが、複数個のプラグイン接続により
任意の容量を持つメモリモジュールと結合することがで
き、これによるメモリ拡張ができるようになっている。

第５図は、従来のプラグイン接続によるメモリ拡張方法
の説明図である。

ミニコンピユータでメモリの増設を行う場合、例えば、
第５図（ａ）に示すように、それぞれ容量の異なるメモ
リモジュール５３，５４および５５をプラグイン接続で
内蔵メモリと結合する際には、先ず第１のメモリモジュ
ール５３に対するスタートアドレスを設定し、次に各メ
モリモジュール５３．５４．５５中のメモリセルの数、
および各メモリモジュール５３，５４．５５のエンドア
ドレスと、系列中の次のメモリモジュール５４．５５の
スタートアドレスとを設定することにより、連続したア
ドレス付けを行う。このようにして、増設するメモリモ
ジュールのメモリ容量に関係なく、コンピュータ側で自
動的に連続してアドレス割付けを行うことができる。そ
して、ＣＰＵ５１が初期設定した後、第５図（ｂ）に示
すように、メモリモジュール５３，５４．５５の順序で
連続アドレスに７サインする。

この方法によれば、ミニコンピユータでメモリ増設を行
う場合、増設するボードのメモリ容量によらずに、コン
ピュータ側で自動的に連続してアサインすることができ
る。しかし、この方法では。

ページメモリの１ペ一ジ分として使用するときのみ有効
であり、２ペ一ジ分として分割して使用するときまでは
考えられていない。

〔発明が解決しようとする課題〕

このように、従来、制御装置で、レーザプリンタに出力
するイメージデータをページメモリに格納する場合、ペ
ージメモリとして割当てられたアドレス領域全体にＲＡ
Ｍが実装されていないとき。

１つのメモリ内で２ペ一ジ分確保して、データの展開と
プリンタへの出力とを行っていた。また、高解像度プリ
ンタのページメモリとして使用する場合には、それぞれ
のページメモリを増設する必要があった。しかしながら
、ページメモリを２ページに分割して使用するときにも
、また１ペ一ジ分として使用するときにも、さらに実装
メモリを増設するときにも、メモリのアドレスが不連続
となるため、境界付近でアドレスを大きく移動させなけ
ればならず、展開時および出力時に複雑な制御が必要と
なっていた。

本発明の目的は、このような従来の課題を解決し、ペー
ジメモリを２ページに分割しても、１ペ一ジ分とし使用
しても、また実装メモリを増設するときにも、メモリの
アドレスが連続となって、イメージデータ展開処理に有
効であり、メモリの増設や変更が簡単なメモリ増設方式
を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明のメモリ増設方式は、
レーザビームプリンタを含むディジタル出力機器に接続
され、該ディジタル出力機器を制御するために、ページ
メモリを内蔵した制御装置においで、上記ページメモリ
の最大アドレスをＭとしたとき、該Ｍより小さく、最小
アドレスＯより大きい予め定めたメモリアドレスを基準
にして、該メモリアドレスの上下両側に１組のメモリブ
ロックを実装しておき、該実装メモリを増設する際には
、上記１組のメモリブロックよりアドレスが小さくなる
方向およびアドレスが大きくなる方向に１組ずつ、順次
メモリブロックを追加していき、増設完了時の実装メモ
リの全体的なアドレスが連続しているようにしたことに
特徴がある。

〔作　　用〕

本発明においては、レーザビームプリンタ等にイメージ
データを出力する制御装置で、イメージデータを格納す
るページメモリに実装されているメモリを増設拡張する
場合、あるいはページメモリを２ページとして使用する
場合、先頭アドレスから最終アドレスの途中の任意アド
レスを基準にして、そこからアドレスが小さくなる方向
に、およびアドレスが大きくなる方向に、順次実装メモ
リを増設し、またアドレスが小さくなる方向と大きくな
る方向とで、２ペ一ジ分として使用する。

これにより、ページメモリとして割当てられたアドレス
領域全体にメモリが実装されていない場合、このページ
メモリを２ページに分割して使用しても、あるいは１ペ
一ジ分として使用しても。

実装メモリが連続となるようにアドレス配置される。ま
た、実装メモリを増設する場合にも、メモリのアドレス
が連続になるように配列した増設メモリを追加すること
ができる。

〔実施例〕

以下１本発明の実施例を、°図面により詳細に説明する
。

第３図は、本発明におけるページメモリのアドレス配置
、および増設方法を示す図であり、第６図は、本発明に
おけるメモリ使用方法の説明図である。

第３図においては、ページメモリ領域が全体で８Ｍバイ
トの場合を示している。これは、Ａ３の大きさで４００
ｄｐｉの解像度では約３．２Ｍバイトのメモリ容量を必
要とするので、１ペ一ジ分を４Ｍバイトとして２ペ一ジ
分に相当するメモリ容量が必要となるためである。

このページメモリを備えた制御装置を、３種類の異なる
解像度のプリンタ（２４０，３００，４００ｄｐｉ）に
対応させる場合を説明する。先ず、第３図（ａ）では、
Ａ３で２４０ｄｐｉの解像度のプリンタに対するイメー
ジメモリを２ペ一ジ分だけ実装した場合を示している。

０００００１１番地から３ＦＦＦＦＨ番地までの４Ｍバ
イトが第１ページ、４００００１１番地から７ＦＦＦＦ
Ｈ番地までの４Ｍバイトが第２ページであるとする。い
ま、Ａ３で２４０ｄｐｉの解像度のプリンタのイメージ
メモリの容量は、１ページが１Ｍバイトで足りるために
、第３図（ａ）では、第１ページ、第２ページともに１
Ｍバイトずつのメモリを実装している。その場合、第１
ページは３００００１１番地から３ＦＦＦＦＨ番地まで
の１Ｍバイト、第２ページは４００００１（番地から４
ＦＦＦＦ）１番地までのＩＭバイトのメモリ領域に、そ
れぞれ実装する。このようにすることにより、第１ペー
ジと第２ページの実装メモリ間に不連続がなくなるため
、３００００１１番地から４ＦＦＦＦＨ番地までの２Ｍ
バイトの実装メモリを連続的に利用できる。例えば、第
３図（ａ）に示すメモリ実装状態で、この装置を３００
ｄｐｉの解像度のプリンタに接続した場合には、２Ｍバ
イトの実装メモリでＡ３．１ペ一ジ分のページメモリを
確保することができる。このときにも、そのままの状態
でメモリの不連続がないため、イメージ展開制御を３０
０００１１番地を先頭番地として連続したページメモリ
領域内で行うことが可能である。

第６図（ａ）（ｂ）では、上述のメモリ使用方法を示し
ている。（ａ）はメモリを２バンクとして分割し、片方
のバンクにＣＰＵからの画像データを格納する間に、他
方のバンクから画像データを読み出してプリンタに出力
する場合を示している。現在はメモリＢを印字し、メモ
リＡに画像データを格納している。（ｂ）は（ａ）の状
態のまま、メモリを１バンクとして扱い、連続的に読み
出してレーザビームプリンタ（ＬＢＰ）に出力する場合
を示している。

このように、レーザビームプリンタ（Ｌ　Ｂ　Ｐ）に印
字するためのメモリを２バンク持つ場合、各々のバンク
の境界が連続的になっていると、１バンクとして扱うこ
とも可能である。

次に、メモリ増設の場合を考える。ここでは。

８Ｍバイトのメモリを２分割して、それぞれにＡ３．２
４０ｄｐｉの１ページずつ、合計２ページを実装してい
る状態から、それぞれ増設して、Ａ３゜３００ｄｐｉの
２ページ分に増設する場合を述べる。

第３図（ａ）の実装メモリに対して、第１および第２ペ
ージともに、さらにＩＭバイトずつのメモリを増設する
と、両ページとも２Ｍバイトずつとなって、Ａ３，３０
０ｄｐｉで２ページ分のメモリ領域を確保することがで
きる。本実施例では、この場合に、第３図（ｂ）に示す
ように１元の実装状態の両側に増設する方法をとる。す
なわち、第１ページの増設は、２００００）１番地から
２ＦＦＦＦＨ番地の１バイトであり、第２ページの増設
は、５００００　Ｈ番地から５ＦＦＦＦＨ番地の１Ｍバ
イトである。この増設によって、第１ページでは、２０
０００Ｈ番地を先頭としてＡ３，３００ｄｐｉに相当す
るメモリ領域を確保することができ、また第２ページで
は４００００８番地を先頭として同じ版型と密度のメモ
リ領域を確保することができる。

メモリボードを増設する場合を、第６図（ｃ）（ｄ）に
示す。第６図（Ｑ）に示すように、増設メモリボードＣ
，Ｄを、元のメモリＡ、Ｂに追加することにより、メモ
リ増設を行う場合には、第６図（ｄ）に示すように、メ
モリＢよりアドレスの大きい方向に増設メモリＤを追加
し、メモリＡよりアドレスの小さい方向に増設メモリＣ
を追加する。

これによって、増設メモリＣ，Ｄのアドレスが、それぞ
れメモリＡ、Ｂと連続になる。その結果、第６図（ｂ）
のように、メモリボードＣ，Ａ、Ｂ。

Ｄを連続して印字する場合にも、各々の境界が連続して
いるため、動作を中止せずに連続動作が可能であり、極
めて都合がよい。

すなわち、第３図（ｂ）の実装メモリ状態のまま、装置
を４００ｄｐｉのプリンタに接続すると、４Ｍバイトの
実装メモリでＡ３，１ペ一ジ分のページメモリを確保す
ることができる。このとき、メモリの不連続はないため
、イメージ展開制御が２００００Ｈ番地を先頭にして連
続したページメモリ領域内で行うことができる。

第１図は、本発明の一実施例を示すメモリ増設用アドレ
スデコーダとメモリブロックとの接続図である。

第１図において、２１はアドレスデコーダ、２２はメモ
リブロック群、Ａ、Ａ’は基本メモリブロック、Ｂ、Ｂ
’　、Ｃ，Ｃ’　、Ｄ、Ｄ’はそれぞれ増設用メモリブ
ロック、Ａ２０．Ａ２１．Ａ２２はメモリブロックデコ
ード用アドレス線、５ＥＬＥＣＴはメモリ選択信号であ
る。

Ａ、Ａ’　を基本メモリブロックとして、２分割された
メモリの境界を挟んで実装し、これに増設する場合には
、各々、Ｂ、Ｂ’　、Ｃ，Ｃ’　、Ｄ。

Ｄ′の組で順次増設していく。この場合、基本メモリブ
ロックは、メモリの大きさが８Ｍバイトの場合には、そ
の中間部分である４００００１（番地を中心にして３０
０００８〜４ＦＦＦＦ１１番地をＡ、Ａ’　に割当てる
。

そして、最初の増設では、２００００１１〜２ＦＦＦＦ
Ｈ番地と５００００Ｈ〜５ＦＦＦＦ８番地をＢ、Ｂ’　
に割当てる。次の増設では、１００ＯＯＨ〜ｌＦＦＦＦ
１１番地と６００００　＋１〜６ＦＦＦＦＨ番地をｃ、
ｃ’　に割当てる。最後の増設では、００００Ｈ〜０Ｆ
ＦＦＦ１１番地と７００００Ｈ〜７　Ｆ　Ｆ　Ｆ　Ｆ　
Ｈ番地を、Ｄ。

Ｄ′に割当てる。そして、Ａ、Ａ’の基本ブロックを中
心にして、アドレスが大きくなる方向とアドレスが小さ
くなる方向に対して順次、−組ずつ上下両側に実装メモ
リブロックを増設していくのである。これにより、実装
メモリのアドレスに不連続が生じることがない。

基本メモリブロックのみの実装時には、３本のアトＬ／
Ｘ線Ａ２０．Ａ２１．Ａ２２によ！Ｊ８ビットのブロッ
ク先頭アドレスを入力し、デコーダ２１によりデコード
することによりＡ、Ａ’　を割当て、メモリ選択信号５
ＥＬＥＣＴを入力してメモリブロックＡ、Ａ’　を有効
にする。増設時には、同じようにアドレスｍＡ２０．Ａ
２１．Ａ２２により増設ブロックＢ、Ｂ’の各先頭アド
レスを入力し、デコーダ２１でデコードすると同時に、
メモリ選択信号５ＥＬＥＣＴを入力してメモリブロック
Ｂ、Ｂ’　を有効にする。このようにして、順次、アド
レスの大きい方向と小さい方向の両側にブロックを追加
して、増設を行う。

第２図は、本発明のメモリ増設方式を用いたプリンタ制
御装置のブロック図である。

第２図において、１はプリンタ制御装置のページメモリ
内にイメージデータを展開処理するｃＰＵ、４はＣＰＵ
Ｉが実行するプログラムを格納するＲＯＭ、５はＣＰＵ
Ｉが実行する命令の動作対象となるデータや実行結果の
データを格納するＲＡＭ、２はレーザビームプリンタに
対して印字コードを送出するホストマシン、３はホスト
マシン２とＣＰＵＩとの間のホストインタフェース、６
はプリンタ制御装置専用に設けられ、ページメモリ内に
イメージデータを展開するデイスプレィプロセッサユニ
ット（ＤＰＵ）である。７〜１０がプリンタ制御装置で
あって、７は第１図に示すアドレスデコーダ２１を内蔵
し、かつメモリのり−ド／ライト制御を行う制御部、８
は第１ページメモリ、９は第２ページメモリ、１０はレ
ーザビームプリンタとの間のインタフェース、１１はレ
ーザビームプリンタ（ＬＢＰ）である。

ＣＰＵＩからの入出力命令により、プリンタ１１を起動
する場合には、ホストマシン２から送られた印字コード
をメモリリード／ライト制御部７を介して第１ページメ
モリ８および第２ページメモリに交互に格納する。そし
て、ページメモリ８゜または９に格納されたコードデー
タをＣＰＵＩまたはＤＰＵ６が展開処理し、その間に他
方のページメモリ９または８からデータを読み出してプ
リンタ１１に転送することにより、印字処理を行う。

第１ページメモリ８と第２ページメモリ９は、本発明に
より２ペ一ジ分のデータが連続したアドレスで格納され
て、交互に格納展開動作と印刷動作が繰り返される。ペ
ージメモリ８，９を使用する際に、全ての格納データが
連続しているため、分割使用が簡単であり、ソフトウェ
ア制御も容易であるため、イメージデータの展開処理が
複雑にならずにすむ。メモリ８，９の増設を行う場合に
も、ページメモリの先頭アドレスを移すだけで、直ちに
対応することができる。

〔発明の効果〕

以上説明したように、本発明によれば、メモリの格納に
際して、実装メモリのアドレスに不連続がないようにす
るため、ページメモリとして使用する場合には、全体使
用と分割使用が簡単に行え、イメージデータ展開処理を
有効に行うことができる。また、メモリの増設に際して
は、ページメモリの先頭アドレスを移すだけでよく、直
ちに対応が可能であり、またアドレス線の変更も簡単で
あるため、利用上の効果が大きい。

【図面の簡単な説明】

第１図は本発明の一実施例を示すメモリ増設時のアドレ
スデコーダとメモリブロックとの接続図、第２図は本発
明のメモリ増設方式を利用したプリンタ制御装置のブロ
ック図、第３図は本発明によるメモリ増設方式の説明図
、第４図は従来のメモリ増設方法の説明図、第５図は従
来のメモリ増設方法の一例を示す図、第６図は本発明の
メモリ増設方式の使用方法を示す図である。１：ＣＰＵ、２：ホストマシン、３：ホストインタフェ
ース、４　：　ＲＯＭ、５　：　ＲＡＭ、６：ＤＰＵ（
デイスプレィプロセッサユニット）、７：メモリリード
／ライト制御部、８：第１ページメモリ、９：第２ペー
ジメモリ、１０：ＬＢＰインタフェース、１１：ＬＢＰ
（レーザビームプリンタ）、２１：メモリセレクタ、２
２：メモリブロック群。第図第図００００Ｍ第図（その１）（ａ）Ｌ−−−＋＋＋＋＋−−＋＋−シ第図（ａ）第図（その２）（ｃ）

Claims

【特許請求の範囲】

（１）レーザビームプリンタを含むディジタル出力機器
に接続され、該ディジタル出力機器を制御するために、
ページメモリを内蔵した制御装置において、上記ページ
メモリの最大アドレスをＭとしたとき、該Ｍより小さく
、最小アドレスＯより大きい予め定めたメモリアドレス
を基準にして、該メモリアドレスの上下両側に１組のメ
モリブロックを実装しておき、該実装メモリを増設する
際には、上記１組のメモリブロックよりアドレスが小さ
くなる方向およびアドレスが大きくなる方向に１組ずつ
、順次メモリブロックを追加していき、増設完了時の実
装メモリの全体的なアドレスが連続しているようにした
ことを特徴とするメモリ増設方式。