JPH0580697B2 - - Google Patents
Info
- Publication number
- JPH0580697B2 JPH0580697B2 JP59279425A JP27942584A JPH0580697B2 JP H0580697 B2 JPH0580697 B2 JP H0580697B2 JP 59279425 A JP59279425 A JP 59279425A JP 27942584 A JP27942584 A JP 27942584A JP H0580697 B2 JPH0580697 B2 JP H0580697B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- data processing
- system bus
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Processing Or Creating Images (AREA)
- Memory System (AREA)
Description
〔産業上の利用分野〕
本発明はデータ処理装置に関し、例えば文書、
図面等のように、画と、文字等のキヤラクタとを
含んで構成された画像を表すデイジタルデータで
なる情報（以下これを画像情報と呼ぶ）を処理す
る場合に適用して好適なものである。 〔従来の技術〕 この種の画像情報を対象とするデータ処理装置
の適用範囲は拡大しつつあり、文書作成、電子フ
アイル、相互通信等を一連のシステムとして簡易
かつ安価に構築できれば、オフイスオートメーシ
ヨン（Office Automation）、フイウチヤーオブ
ザオフイス（Future of the office）、ペーパー
レスオフイス（paperless office）などの分野に
おける一般事務処理業務に有用なデータ処理装置
を提供し得ると考えられる。 ところがこの種の画像情報は、所定のコードに
コード化された一般のデータを処理する場合（例
えば数値演算、データプロセツシング、ワードプ
ロセツシング等の場合）と比較して、約100倍程
度以上の大量な情報量を有する。従つて画像情報
をデイジタル処理する際には、一般データを処理
する場合と比較して100倍以上のスループツトを
もつ機械を使用する必要がある。そのため従来
は、大量にデータ処理をなし得るように特殊仕様
によつて設計した専用のプロセツサ、専用のハー
ドウエアロジツク、または大型電子計算機を用い
ると共に、データを圧縮して処理量を低減させる
ことにより機械の負担を軽減させるような方法が
採用されている。 〔発明が解決しようとする問題点〕 ところがこの従来の方法を用いる場合には、デ
ータ処理装置全体としての構成が大型複雑になる
ことを避け得ず、しかも特殊設計の高価な装置を
用いなければならない問題がある。 かかる問題点を解決するためには、画像情報を
汎用装置として入手できるパーソナルコンピユー
タ、ミニコンピユータ、オフイスコンピユータな
どを用いて処理することが考えられるが、これら
の汎用装置は大量なデータを処理できるようには
構成されておらず、その処理速度は遅く、また単
独で多様な仕事を実行できるような処理能力をも
つていないため、単にこれらの汎用装置の機能を
そのまま用いても、大量なデータを短時間の間に
処理することはできない。 本発明は以上の点を考慮してなされたもので、
画像情報を処理するにつき、それ自体処理速度、
処理能力が低い汎用のマイクロプロセツサ、メモ
リ等のデバイスを多数個用いてシステムバスを介
して互いに結合すると共に、各デバイスにおける
データの処理を同時並列的に実行するような仲裁
機能をもたせるようにすることにより、実用上十
分な実行処理速度を有するデータ処理装置を提案
しようとするものである。 〔問題点を解決するための手段〕 かかる問題点を解決するため本発明において
は、データを入力するデータ入力手段９Ｂ，９
Ｃ，７Ｆと、入力されたデータ又は処理されたデ
ータを表示する表示手段９Ｊ，９Ｋと、入力され
たデータ又は処理されたデータを蓄積するフアイ
ル蓄積手段５と、これらの各手段とシステムバス
１を介して結合された共有記憶手段２とを少なく
とも有し、データ入力手段９Ｂ，９Ｃ，７Ｆによ
つて指定されたデータ処理を実行するデータ処理
装置において、データ処理についての仕事を複数
のサブシステム５〜１２に分担させ、各サブシス
テム５〜１２はシステムバス１にそれぞれ結合さ
れたプロセツサＰ０〜Ｐ７を用いてそれぞれ分担
した仕事を実行するようになされ、また共有記憶
手段２をそれぞれシステムバス１に結合された複
数のメモリバンクMB０〜MB７によつて構成
し、各サブシステム５〜１２のプロセツサＰ０〜
Ｐ７がメモリバンクMB０〜MB７の１つを指定
してシステムバス１を通じてデータの送受をすべ
きことを内容とするメモリ要求を出したとき、仲
裁装置部１６によつて、それぞれ指定されたメモ
リバンクの占有を許すイネーブル信号を発生する
ようにし仲裁装置部１６は、プロセツサＰ０〜Ｐ
７及びメモリバンクMB０〜MB７間に送受され
るデータを所定データ量の区分データに区分し、
複数のプロセツサＰ０〜Ｐ７から同時に出された
メモリ要求についてのデータの処理を、システム
バス１のバスクロツクと同期しながら、区分デー
タごとに順次同時並列的に実行するようにする。 これに加えて、仲裁装置部１６は、プロセツサ
Ｐ０〜Ｐ７及びメモリバンクMB０〜MB７間に
送受されるデータを所定データ量の区分データに
区分すると共に、複数のメモリバンクに対してそ
れぞれバスクロツクBCLKと同期するように形成
されたタイムスロツトを割当て、区分データを構
成する単位処理データを、メモリ要求によつて指
定されたメモリバンクに割当てられたタイムスロ
ツトのタイミングで、システムバス１を介して転
送するようにする。そしてさらに加えて、割当て
られたタイムスロツトのうちメモリ要求によつて
指定されていないメモリバンクに対応するタイム
スロツトを利用して、メモリ要求によつて指定さ
れたメモリバンクについての単位処理データを、
システムバス１を介して転送し得るようにするこ
とにより、同時並列的なデータ処理を実現する。 〔作用〕 データ処理装置は、各プロセツサからのメモリ
要求に基づいてそれぞれ処理すべきデータを所定
データ量の区分データに区分して、この区分デー
タごとに各メモリ要求に対応するデータの処理を
システムバスのバスクロツクに同期しながら同時
並列的に実行して行く。 このようにすれば、各プロセツサのメモリ要求
が順次シーケンシヤルに発生する場合に、各メモ
リ要求に対する全部のデータを一挙に処理せずに
区分データごとに処理できることにより、区分デ
ータについて順次同時並列的データ処理を実行で
きることになる。その結果全部のメモリ要求に対
応するデータ処理のうちの大部分を、同時に出さ
れた複数のメモリ要求についての区分データの処
理を同時に実行している時間TZ0（第３図）の間
に処理できることにより、全体としての処理時間
を格段的に短縮することができる。 従つてプロセツサ及びメモリバングとしてスル
ープツトが小さい汎用のデバイスを用いたとして
も、実用上十分に速い実行処理時間で全部のデー
タの処理を実行できる。従つて画像データのよう
に、コード化されていないデータを含むデータを
処理するにつき、汎用のデバイスを複数個用いる
ことによつて、例えば専用の計算機を用いたと同
程度のスループツトをもつデータ処理装置を容易
に構築することができる。 かくするにつき、本発明においては、複数のメ
モリバンクMB０〜MB７に対するメモリ要求
を、各メモリバンクに対してバスクロツクと同期
するように形成されたタイムスロツトを割当て、
プロセツサとメモリバンクとの間にデータを転送
する際には、メモリ要求を出したメモリバンクに
割当てられたタイムスロツトのタイミングで、シ
ステムバスを用いてデータを転送すると共に、一
部のメモリバンクについてメモリ要求が出されて
いない場合には、当該メモリ要求が出されていな
いメモリバンクに割当てられたタイムスロツトを
用いて、他のメモリバンクに対するメモリ要求に
ついてのデータの処理を実行できるようにしたこ
とにより、いわゆる空スロツトを無駄なく利用で
きることにより、同時に出された各メモリ要求に
基づいてシステムバスの占有要求を効果的に仲裁
し得、かくして競合するデータの処理を確実に同
時並列処理することができ、その結果、一段とス
ループツトの大きいデータ処理装置を実現し得
る。 〔実施例〕 以下図面について本発明の一実施例を詳述す
る。 （全体の構成） データ処理装置は第１図に示すように、順次シ
ーケンシヤルに実行すべき一連のデータ処理ステ
ツプについての仕事をそれぞれ分担する８つのサ
ブシステムに結合されるシステムバス１を有し、
各サブシステムによつて共有される共有記憶装置
２に結合されている。 共有記憶装置２は、バス及びメモリコントロー
ラ（MBC）を搭載してなるボード２Ａと、それ
ぞれ２〔mega byte〕（以下〔MB〕と表す）の記
憶容量を有するRAMを搭載してなる２枚のボー
ド２Ｂ及び２Ｃとを有し、バス及びメモリコント
ローラ（MBC）はシステムバス１を介して各サ
ブシステムからメモリ要求が到来したとき、対応
するデータをローカルバス２Ｄを通じてボード２
Ｂ及び２ＣのRAMから読出し、又は書込むよう
になされている。その際に特に、各サブシステム
からのメモリ要求が競合したとき、バス及びメモ
リコントローラ（MBC）は、この競合関係を仲
裁し、かくして同時並列的にデータを処理するこ
とができるようにすることにより、短時間の間に
全てのサブシステムの要求に応答する機能を有す
る。 システムバス１は、各サブシステムに設けられ
たプロセツサ（CPU）Ｐ０〜Ｐ７に接続され、
各プロセツサＰ０〜Ｐ７は共有記憶装置２のバス
及びメモリコントローラ（MBC）との間に、信
号及びデータの受け渡しをするために、全てのプ
ロセツサＰ０〜Ｐ７に共有される。 第１のサブシステムにはフアイル蓄積装置
（STS）５が割当てられ、２〔MB／sec〕のデー
タ処理速度を有するプロセツサＰ０がシステムバ
ス１に接続されている。プロセツサＰ０はボード
５Ａに搭載され、データ処理装置のデータをフア
イリングするための蓄積装置を構成するDRAW
（Direct Read after Write）５Ｂ及びHDD
（Hard Disk Drive）５Ｃにフアイルデータを蓄
積し、又は読出し得るようになされている。この
実施例の場合、ボード５Ａ上にDRAW５Ｂに対
するインターフエイス（DRAW Ｉ／Ｆ）が設け
られており、またHDD５Ｃに対するインターフ
エイス（HDD Ｉ／Ｆ）を搭載するボード５Ｄが
ローカルバス５Ｅを通じてプロセツサＰ０に結合
されている。 かくして、プロセツサＰ０は、共有記憶装置２
のデータをシステムバス１を用いてHDD５Ｃ又
はDRAW５Ｂに蓄積し、またHDD５Ｃ又は
DRAW５Ｂのデータをシステムバス１を用いて
共有記憶装置２に転送する。 また第２のサブシステムにはデータ伝送装置
（NTS）６が割当てられ、システムバス１に２
〔MB／sec〕のデータ処理速度を有するプロセツ
サＰ１が接続されている。プロセツサＰ１は伝送
コントロール回路（Ethernet Controler）と共に
ボード６Ａ上に搭載され、システムバス１から伝
送装置６Ｂを介して同軸ケーブルでなる伝送路６
Ｃに対してデータを送出すると共に、伝送路６Ｃ
を介して到来するデータをシステムバス１側に取
込むことができるようになされている。 かくしてプロセツサＰ１によつて、共有記憶装
置２のデータをシステムバス１を用いて伝送装置
６Ｂに送出し、又は伝送装置６Ｂを介して外部か
ら到来するデータをシステムバス１を用いて共有
記憶装置２に取込む。その結果データ処理装置を
外部装置に結合することにより、さらに規模の大
きいデータ処理システムを構築できるようになさ
れている。 第３のサブシステムには画像読取プリント装置
（IDS）７が割当てられ、システムバス１に２
〔MB／sec〕の処理速度を有するプロセツサＰ２
が接続される。プロセツサＰ２は画像入出力コン
トローラ（ImageI／Ｏ Controller）と共にボ
ード７Ａに搭載され、この画像入出力コントロー
ラの制御の下に、ローカルバス７Ｂを介し、さら
にそれぞれ画像プリンタインターフエイス
（IPI／Ｆ）のボード７Ｃ及び画像リーダインター
フエイス（IR Ｉ／Ｆ）のボード７Ｄをそれぞれ
介して画像プリンタ（IP）７Ｅ及び画像リーダ
（IR）７Ｆに結合されている。かくしてプロセツ
サＰ２は画像リーダ７Ｆによつて読取つた画像デ
ータをシステムバス１を用いて共有記憶装置２に
読込み、また共有記憶装置２のデータをシステム
バス２を介して画像プリンタ７Ｅにおいてプリン
トするようになされている。 第４のサブシステムの画像情報圧縮伸長装置
（CDS）８が割当てられ、２〔MB／sec〕のデー
タ処理速度を有するプロセツサＰ３がシステムバ
ス１に接続されている。プロセツサＰ３は圧縮伸
長コントローラ（Compress／Decompress
controller）と共にボード８Ａに搭載され、共有
記憶装置２のデータをシステムバス１を用いて読
取り、このデータをローカルバス８Ｂを通じてそ
れぞれ圧縮処理回路（COMP）のボード８Ｃ、
又は伸長処理回路（DECOMP）のボード８Ｄに
転送すると共に、圧縮又は伸長処理されたデータ
をシステムバス１を用いて共有記憶装置２に送出
する。 画像情報圧縮伸長装置８はフアイル蓄積装置５
のHDD５Ｃ又はDRAW５Ｂに蓄積すべきデータ
を例えばMH方式（Modified huffman）又は
MR方式（Modified READ）によつて予め圧縮
処理することにより蓄積データ量を拡大できるよ
うにし、またHDD５Ｃ又はDRAW５Ｂから読出
された圧縮されたデータを伸長して表示、プリン
ト、伝送処理できるようにする。 第５のサブシステムには操作表紙装置（DPS）
９が割当てられ、2.5〔MB／sec〕のデータ処理速
度を有するプロセツサＰ４がシステムバス１に接
続されている。プロセツサＰ４が搭載されている
ボード９Ａには、プロセツサＰ４が読込んだ画像
データを映像表示信号に変換処理する際に用いる
処理プログラム及びデータを記憶するROM及び
RAMが搭載される。 また操作表示装置９は操作入力手段としてキー
ボード９Ｂ及びマウス９Ｃを有し、このキーボー
ド９Ｂ及びマウス９Ｃのデータをボード９Ａに搭
載されているシリアル入力回路（Ｓ Ｉ／Ｏ）を
通じてプロセツサＰ４に入出力し得るようになさ
れている。 ここでキーボード９Ｂ及びマウス９Ｃから入力
されるデータはそれぞれ所定のフオーマツトを有
するコード化されたデータでなり、プロセツサＰ
４はこの入力データ（例えば文字、記号等でなる
キヤラクタデータ又はコマンドデータ）をシステ
ムバス１を用いて共有記憶装置２に転送し得る。 これに対してプロセツサＰ４は、画像データ
（すなわち画、キヤラクタ、又は画及びキヤラク
タの混合を表すデータでなる）を表示する場合に
は、これらのデータをローカルバス９Ｄを通じて
ボード９ＥのビツトマツプコントローラBMCに
コマンド及びデータとして与える。ここで、プロ
セツサＰ４は、コード化されたキヤラクタデータ
についてはこれをコマンドとしてビツトマツプコ
ントローラ（BMC）に転送して対応するフオン
トデータに変換した後、ローカルバス９Ｆを介し
てビデオメモリ（VRAM）のボード９Ｇ及び９
Ｈに転送して２次元の画面メモリ上に展開する。 一方画像リーダ７Ｆにおいて発生される画像デ
ータは、画素の白黒をそのまま表すコード化され
ていないデータでなり、これを表示するときプロ
セツサＰ４は、コード化されているキヤラクタデ
ータに対して行つたような変換はせずに、そのま
ま２次元の画面メモリ上に展開する。 このようにしてVRAM上に展開された画像デ
ータは、ボード９Ｉに搭載されたタイミング回路
（TIM）によつてローカルバス９Ｆを介して読出
されて例えば陰極線管（CRT）でなるデイスプ
レイ９Ｊ及び９Ｋ上に表示される。 以上の機能に加えてプロセツサＰ４は、システ
ムバス１を介して共有記憶装置２から画像データ
を読出して１枚の画像に組立て編集し、また１枚
の画面上にキーボード９Ｂから入力されたキヤラ
クタを挿入する機能をもつ。プロセツサＰ４は、
この組立編集の際の処理データCRT９Ｊ，９Ｋ
上に表示し、また組立編集が終わつたデータをシ
ステムバス１を介して共有記憶装置２に転送す
る。 かくして操作表示装置９は、フアイル蓄積装置
５から共有記憶装置２に読出された画像データを
用いて、操作入力手段としてのキーボード９Ｂ及
びマウス９Ｃの操作に応じて１枚の画面に組立編
集してデイスプレイ９Ｊ又は９Ｋに表示すると共
に、システムバス１を用いて共有記憶装置２に転
送する。このデータはフアイル蓄積装置５に蓄積
され、又は画像読取プリント装置７の画像プリン
タ７Ｅによつてプリントされ、又はデータ伝送装
置６から外部へ伝送される。 第６のサブシステムには主制御装置（PCS）１
０が割当てられ、2.5〔MB／sec〕のデータ処理速
度を有するプロセツサＰ５がシステムバス１に接
続されている。プロセツサＰ５が搭載されている
ボード１０Ａはローカルバス１０Ｂを介してボー
ド１０ＣのRAM及びボード１０Ｄの入力装置
Ｉ／Ｏが結合され、フロツピデイスクドライブ
（FDD）からＩ／Ｏを介してローカルメモリとし
てのRAMに書込まれたシステム動作プログラム
（オペレーテイングシステム、アプリケーシヨン
プログラム等）によつて、システムバス１に結合
されている各サブシステム及び共有記憶装置２を
全体として制御する。かかる制御のためのインタ
ーラプト、アテンシヨン信号は制御信号ライン３
を介して主制御装置１０及び全てのサブシステム
間に送受される。 またプロセツサＰ５は、ボード１０ＣのRAM
に入力されたプログラムによつて画像プリンタ７
Ｅにおいてプリントする画像データの組立処理を
実行する。 第７及び第８のサブシステムには予備装置１１
及び１２が割当てられる（そのプロセツサをＰ６
及びＰ７で表す）。これにより新たな機能を追加
できるようになされている。 第１図の構成において、オペレータは操作表示
装置９のキーボード９Ｂ、マウス９Ｃを用いてモ
ードを指定するコマンド、及び文字、記号等のキ
ヤラクタデータを入力し得ると共に、画及びキヤ
ラクタを含んでなる画像データを画像読取プリン
トと装置７の画像リーダ７Ｆを用いて入力し得
る。ここでキーボード９Ｂ及びマウス９Ｃから入
力されるデータは転送、処理し易い所定のコード
を有するデータとして得られ、従つて比較的少な
いデータ量でキヤラクタデータの入力をし得る。
これに対して画像読取プリント装置９の画像リー
ダ７Ｆから入力される画像データは、各画素の白
黒をバイナリーコードで表すデータで構成されて
いるので、データ量が格段的に大きくなる。 キーボード９Ｂ又はマウス９Ｃから入力された
データは、操作表示装置９のプロセツサＰ４から
システムバス１を用いて共有記憶装置２に一旦書
込まれた後、再度システムバス１を通じて画像情
報圧縮伸長装置８に転送されてデータの圧縮処理
をする。かくして処理されたデータは再度システ
ムバス１を用いて共有記憶装置２に転送される。
その後このデータは再度システムバス１を用いて
フアイル蓄積装置５に転送され、外部記憶装置と
してのHDD５Ｃ又はDRAW５Ｂに蓄積される。 同様にして画像読取プリント装置７から入力さ
れた画像データは、システムバス１を用いて一旦
共有記憶装置２に取込まれた後、再度システムバ
ス１を用いて画像情報圧縮伸長装置８に転送さ
れ、圧縮処理された後再度システムバス１を用い
て共有記憶装置２に転送され、その後再度システ
ムバス１を用いてフアイル蓄積装置５に転送され
てHDD５Ｃ又はDRAW５Ｂに蓄積される、 このようにしてHDD５Ｃ及びDRAW５Ｂには
画像情報圧縮伸長装置８において圧縮されたデー
タが蓄積されているが、このデータは操作表示装
置９のデイスプレイ９Ｊ，９Ｋ、又は画像読取プ
リント装置７の画像プリンタ７Ｅに出力される。
この場合HDD５Ｃ又はDRAW５Ｂのデータは、
操作表示装置９のキーボード９Ｂ又はマウス９Ｃ
からのデータに基づいてフアイル蓄積装置５の
HDD５Ｃ及びDRAW５Ｂの蓄積データをシステ
ムバス１を用いて共有記憶装置２に転送した後、
再度システムバス１を用いて画像情報圧縮伸長装
置８に転送してデータを伸長処理する。その結果
得られるデータは再度システムバス１を用いて共
有記憶装置２に転送された後、再度システムバス
１を用いて操作表示装置９のデイスプレイ９Ｊ，
９Ｋ、又は画像読取プリント装置７の画像プリン
タ７Ｅにおいて表示、又はプリントされる。この
ときデイスプレイ９Ｊ，９Ｋに供給される画像信
号についての画面の組立ては、操作表示装置９の
プロセツサＰ４において実行され、またプリンタ
７Ｅに供給される画像信号についての画面の組立
ては主制御装置１０のプロセツサＰ５において実
行される。 さらにフアイル蓄積装置５に蓄積されたデータ
を編集し直したり、新たにキーボード９Ｂ、又は
画像リーダ７Ｆから入力される画像にキヤラクタ
を挿入処理するモードにおいては、各データを一
旦共有記憶装置２に転送した後、同様にしてプロ
セツサＰ４において編集する。 このようにして第１図のデータ処理装置は、主
制御装置１０のボード１０Ｃのローカルメモリ
RAMにフロツピーデイスクドライブFDDから入
力された作動プログラム（すなわちオペレーテイ
ングシステム又はアプリケーシヨンプログラム）
に基づいて、各動作モードにおける主制御装置１
０の制御の下にデータの処理を実行して行く。そ
してこのデータ処理を実行する際には、共有記憶
装置２に対して各サブシステムがシステムバス１
を共用しながら共有記憶装置２をアクセスする。 このとき共有記憶装置２は、１つのサブシステ
ムから出されたメモリ要求に基づいて当該メモリ
要求に基づくデータの処理が終了するまで共有記
憶装置２及びシステムバスを占有させる必要があ
る。しかしこの占有時間が余り長いと、その間に
他のサブシステムから出たメモリ要求に基づくデ
ータの処理を長時間の間またなければならなくな
る。この問題を解決するため共有記憶装置２は、
バス及びメモリコントローラ（MBC）が各サブ
システムのプロセツサからのデータの供給を同時
並列的に処理するような仲裁機能をもつように構
成され、かくして次に述べるように一連のシーケ
ンシヤルなデータの処理を時間直列的に実行した
場合と比較して格段的に処理時間を短縮できるよ
うになされている。 なお、以下の説明において、信号及びデータの
符号にバーを付した場合は、負論理に基づいて表
現したものであるものとする。 今、例えばフアイル蓄積装置５の外部記憶装置
としてHDD５Ｃ及びDRAW５に格納されている
画像データ（圧縮処理されている）を検索して操
作表示装置９のデイスプレイ９Ｊ，９Ｋに表示さ
せる場合には、第２図に示す一連のデータ処理を
順次シーケンシヤルに処理して行く。 すなわち０番目のデータ処理ステツプPR0にお
いて、主制御装置１０の制御の下にフアイル蓄積
装置５のHDD５Ｃ又はDRAW５Ｂから読出すべ
き画像データを論理的にサーチして検索する。 続く１番目のデータ処理ステツプPR1において
フアイル記憶装置５から当該検索されたデータが
読出されて共有記憶装置２に転送される。次に２
番目のデータ処理ステツプPR2において共有記憶
装置２に転送されたデータを画像情報圧縮伸長装
置８のプロセツサＰ３によつて読出して伸張処理
をした後共有記憶装置２に再書込みする。次に３
番目のデータ処理ステツプPR3において共有記憶
装置２に再書込されたデータを操作表示装置９の
プロセツサＰ４が読出して画面の編集組立て及び
字の挿入等の処理を行つた後共有記憶装置２に再
度格納する。次に４番目のデータ処理ステツプ
PR4において共有記憶装置２に再度格納されたデ
ータを操作表示装置９が読出してビツトマツプコ
ントローラ９Ｅ、VRAM９Ｇ，９Ｈを介してデ
イスプレイ９Ｊ，９Ｋに表示させる。 これらの一連のデータ処理ステツプにおいて、
システムバス１を用いてデータを転送するステツ
プは、１番目〜４番目のデータ処理ステツプPR1
〜PR4であり、それぞれのステツプにおいてデー
タを処理するプロセツサのデータ処理速度と、処
理されるデータ量とに基づいて決まる処理時間
T1〜T4の総和処理時間が必要になる。 すなわちデータ処理ステツプPR1においては、
フアイル蓄積装置５はHDD５Ｃ又はDRAW５Ｂ
から読出されたデータが、プロセツサＰ０のデー
タ処理速度２〔MB／sec〕の速度で共有記憶装置
２に時間T1の間に転送される。また２番目のデ
ータ処理ステツプPR2においては、画像情報圧縮
伸長装置８のプロセツサＰ３が、そのデータ処理
速度２〔MB／sec〕の速度で共有記憶装置２のデ
ータを読出し、伸長処理されたデータをプロセツ
サＰ３が再度２〔MB／sec〕のデータ処理速度で
共有記憶装置２に格納し、かくして処理時間T2
を必要とする。また３番目のデータ処理ステツプ
PR3において操作表示装置９のプロセツサＰ４が
2.5〔MB／sec〕のデータ処理速度で共有記憶装置
２からデータを読出した後画面の組立て、字の挿
入等の編集処理を実行し、その後プロセツサＰ４
が再度2.5〔MB／sec〕のデータ処理速度で編集後
のデータを共有記憶装置２に格納し、かかるデー
タ処理のために時間T3を必要とする。また４番
目のデータ処理ステツプPR4において操作表示装
置９のプロセツサＰ４がデータ処理速度2.5
〔MB／sec〕の速度で共有記憶装置２からデータ
を読出してデイスプレイ９Ｊ，９上に表示させ、
かかるデータ処理を実行するために時間T4を必
要とする。 従つて第１図の構成のデータ処理装置におい
て、第２図の一連のデータ処理ステツプを順次シ
ーケンシヤルに時間直列的に実行したとすると、
データを処理するために必要な総和処理時間
TSMIは、 TSMI＝T1＋T2＋T3＋T4 ……(1) になる。 本発明においてば、原理的に、かかるデータ量
の仕事を所定の区分データ（例えば16〔kB〕又は
８〔kB〕（kB＝kilobyte）程度）に区分し、複数
のプロセツサを用いて、同時かつ並列的に当該１
区分データずつデータの処理を実行する。 すなわち第２図の一連のデータ処理ステツプ
PR1〜PR4においてそれぞれ処理すべきデータを
第３図に示すように複数区分（図示の場合７区
分）に区分し、各区分データを区分データ処理実
行時間TU1〜TU10ごとに順次シーケンシヤルに
かつ同時並列的に処理して行く。 第３図Ａにおいて、第２図のデータ処理ステツ
プRP1において処理されるべき１番目の区分デー
タとしてフアイル蓄積装置５から１セクタ分又は
１トラツク分をプロセツサＰ０によつて読出して
処理実行時間TU1の処理ステツプPR11の間に共
有記憶装置２に転送する。この１番目の区分デー
タは第３図Ｂに示すように、次の処理実行時間
TU2の間に、第２図のデータ処理ステツプPR2
の１番目の処理データとして処理ステツプPR21
において処理され、画像情報圧縮伸長装置８のプ
ロセツサＰ３によつて共有記憶装置２から読出さ
れた後伸長処理され、その後共有記憶装置２に再
格納される。この再格納された１番目の区分デー
タは第３図Ｃに示すように、第２図のデータ処理
ステツプPR3の１番目の処理データとして処理実
行時間TU3の処理ステツプPR31において処理さ
れる。すなわちプロセツサＰ４は共有記憶装置２
の区分データを読出して編集処理をした後共有記
憶装置２に再格納する。この再格納された１番目
の区分データは第３図Ｄに示すように、第２図の
データ処理ステツプPR4の１番目の処理データと
して処理実行時間TU4におけるデータ処理ステ
ツプPR41において処理される。これにより共有
記憶装置２の区分データはプロセツサＰ４によつ
て読出されてデイスプレイ９Ｊ，９Ｋ上に表示さ
れる。 かくして１番目の区分データが処理実行時間
TU1、TU2、TU3、TU4の間にデータ処理ステ
ツプPR11、PR21、PR31、PR41の順序でシーケ
ンシヤルに処理されて行く。 この間において、２番目の処理実行時間TU2
になると、フアイル蓄積装置５のプロセツサＰ０
がデータ処理ステツプPR12において外部記憶装
置から２番目の区分データを読出して共有記憶装
置２に格納する。この２番目の区分データは、１
番目の区分データの場合と同様にして順次続く処
理実行時間TU3、TU4、TU5に移るごとに、デ
ータ処理ステツプPR22、PR32、PR42において
データ処理されて行き、その結果処理実行時間
TU5においてデイスプレイ９Ｊ，９Ｋ上に表示
される。 以下同様にして３番目、４番目、……の区分デ
ータが処理実行時間TU3、TU4……においてフ
アイル蓄積装置５から順次読出されて行き、この
３番目、４番目……の区分データが順次続く処理
実行時間（TU4、TU5、TU6）、（TU5、TU6、
TU7）……になるごとに順次処理ステツプ
（PR23、PR33、PR43）、（PR24、PR34、
PR44）、……においてデータ処理されて順次デイ
スプレイ９Ｊ，９Ｋ上に表示されて行く。 このようにして第２図のデータ処理ステツプ
PR1、PR2、PR3、PR4において処理すべきデー
タは、１区分データずつ順次続く区分データ処理
実行時間ごとにシーケンシヤルに処理されて行く
が、各シーケンシヤルな処理は同時並列的に実行
されて行き（これをパイプライン処理と呼ぶ）、
その結果区分データ処理実行時間において各処理
ステツプにおける仕事が割当られているプロセツ
サが、同時並列的にデータ処理動作をすることに
より、結局複数のプロセツサを全体として１つの
プロセツサとして見たときの処理能力を向上させ
ることになり、従つてデータの総和処理時間を短
縮できることになる。 このような結果を得ることができるのは、仮に
第２図について上述したようにデータ処理ステツ
プPR1〜PR4をシーケンシヤルにかつ時間直列的
に処理して行くとすれば、１つのデータ処理ステ
ツプにおける仕事を割当られたプロセツサがデー
タ処理動作をしている間は、他のプロセツサがデ
ータ処理をしていない状態のままコマンドが到来
するのを待受ける状態になつており、結局この無
駄時間があるために全体としてデータ処理時間が
長くなると考えられるが、第３図の方法によれ
ば、かかる無駄時間を格段的に短縮できることに
なるからである。 結局第３図の本発明によるデータ処理方法を実
行すれば、全てのデータを処理するに要するデー
タ総和処理時間TSM2が全てのプロセツサＰ０〜
Ｐ４によるデータ処理ステツプが重複している時
間TZ0と、その前後に生ずる重複していない時間
TZ1及びTZ2との和になり、その互いに重複して
いない時間が小さくなるように各プロセツサに対
する仕事を割当るようにすれば、全体としてのデ
ータ処理時間を第２図の場合と比較して格段的に
短縮することができる。 例えば第３図Ａ〜Ｄに示すように、各処理ステ
ツプにおける区分データ処理実行時間が互いに等
しくなるようにすれば、データ総和処理時間
TSM2は TSM2＝〔Ｋ＋（DSP−１）〕×TU ……(2) と表すことができる。ここで、Ｋは各区分データ
処理ステツプにおける区分データ数、DSPは同
時処理すべきプログラム数（すなわち第２図の処
理ステツプPR1〜PR4の数）、TUは区分データ
の処理実行時間をそれぞれ表す。 従つて第１図の構成によれば、プロセツサとし
てデータ処理速度がそれほど速くない汎用のマイ
クロプロセツサを用いたとしても、データ処理装
置全体としてのデータ総和処理時間が、データ量
の格段的に大きな画像データを処理するに適合す
るように実用上十分なスループツトを具えたデー
タ処理装置を実現し得る。 第１図の構成における区分データの同時並列処
理は、共有記憶装置２のバス及びメモリコントロ
ーラ（MBC）に設けられている仲裁装置部が、
システムバム１に接続されているサブシステムの
プロセツサの競合を同時並列的に処理することに
よつて達成される。 （共有記憶装置） 共有記憶装置２は第４図に示すように、サブシ
ステムを構成する６つの装置５〜１０及び２つの
予備装置１１及び１２の各プロセツサＰ０，Ｐ
１，Ｐ２……Ｐ７（これをPi、ｉ＝０、１、２…
…７と表す）に結合されたシステムバス１と、
RAM２Ｂ及び２Ｃ（第１図）によつて構成され
るメモリ部１５とを仲裁装置部１６によつて制御
することにより、システムバス１をどのサブシス
テムのプロセツサに占有使用させるかを決定する
ようになされている。 この実施例の場合、システムバス１は20ビツト
のアドレスデータラインADDRESSと16ビツト
の読出データラインRDATAと、16ビツトの書込
データラインWDATAと、読出書込コマンド
Ｒ／高位バイト又は低位バイト選択信号、
UDSを転送する３ビツトのバスとで構成され、
終端部１７によつて終端されている。 メモリ部１５は、それぞれ250〔kiloward〕の
メモリ容量を有する８つのメモリバンクMB０，
MB１……MB７（これをMBj、ｊ＝０、１、２
……７と表す）に分割されており、各メモリバン
クMB０〜MB７に対してそれぞれシステムバス
１が結合されることによつて、各プロセツサＰ０
〜Ｐ７が各メモリバンクを各別にアクセスできる
ようになされている。このようにすることによ
り、１つのメモリバンクがデータの書込、読出動
作をしている（これをメモリサイクルと呼ぶ）間
に他のメモリバンクをアクセスすることができ
る。システムバス１は仲裁装置部１６に結合さ
れ、８つのサブシステムのプロセツサＰ０〜Ｐ７
からシステムバス１従つてメモリ部１５に対して
互いに競合するメモリ要求が出されたとき、これ
を第５図〜第７図に示す構成によつて仲裁するこ
とにより、全てのメモリ要求に対して同時並列的
にデータの処理を実行し得るようにする。ここ
で、各プロセツサから送出されるメモリ要求の内
容は、共有記憶装置２にデータを書込むこと、又
は共有記憶装置２に格納されているデータを読出
すことのいずれか一方になる。 仲裁装置部１６は、２つの仲裁任務を実行す
る。その第１の任務は、８つのプロセツサPi（ｉ
＝０、１、２……７）からそれぞれメモリ部１５
に対するメモリ要求が同時に出されたとき、この
要求に対して占有を許可すべきメモリバンク
MBj（ｊ＝０、１、２……７）を割当てることで
ある。 また仲裁装置部１６の第２の任務は、同じ１つ
のメモリバンクMBjに対して複数のプロセツサ
Piからメモリ要求が出された時、どのプロセツサ
Piに占有を許可するかを仲裁することである。 仲裁装置部１６は、第１の任務を実行するタイ
ムスロツト割当部１６Ａ（第５図）を有する。こ
のタイムスロツト割当部１６Ａは、第６図Ａ〜Ｈ
に示すように、メモリバンクMB０〜MB７に対
応する８つのタイムスロツト信号TS0〜TS7（こ
れをTSj、ｊ＝１、２……７と表す）を順次循環
的に発生し、各タイムスロツト信号TS0〜TS7の
立下り区間（これをタイムスロツトと呼ぶ）をサ
ブシステムのプロセツサＰ０〜Ｐ７に順次割当て
る。 ここで各タイムスロツト信号TS0〜TS7のタイ
ムスロツトの区間は、実際に順次処理されて行く
単位データ（例えば１〔ward〕）の処理時間に選
定され、従つて各タイムスロツトの繰返し周期
は、区分データを処理するに必要な処理実行時間
TU1〜TU10（第３図）と比較して十分短い値に
選定されている。このようにして実際には区分デ
ータを多数の単位データずつ処理して行く。 かくしてタイムスロツト信号TS0、TS1、TS2
……TS7のタイムスロツトの間に、それぞれ対応
するプロセツサＰ０，Ｐ１，Ｐ２……Ｐ７からメ
モリ要求0、1、2……7（これをj
、
ｊ＝０、１、２……７と表す）が出された場合に
は、要求を出したサブシステムのプロセツサＰ
０，Ｐ１，Ｐ２……Ｐ７に対して当該タイムスロ
ツトの間それぞれシステムバス１を介してメモリ
バンクMB０，MB１，MB２……MB７の占有
を許して良いことを意味するイネーブル信号
０、1、2……7（これをj、ｊ＝０、
１、２……７と表す）が発生する。そこで仲裁装
置部１６は、各プロセツサＰ０〜Ｐ７のメモリ要
求が競合しないときは、メモリバンクMB０〜
MB７のうちの１つに対するメモリ要求が出れ
ば、当該メモリバンクに対応するタイムスロツト
を無条件に用いてメモリ要求を処理させる機能
（これをタイムスロツト割当機能と呼ぶ）をもつ
ことになる。 これに加えて仲裁装置部１６は、タイムスロツ
ト信号TSj（ｊ＝０、１……７）の各タイムスロ
ツトにおいて、対応するメモリ要求が発生されて
いないときには、当該メモリ要求がないタイムス
ロツトをそれ以外のタイムスロツト割当てられた
メモリバンクに対するメモリ要求を処理するため
に利用させ得る機能（これをタイムスロツト利用
機能と呼ぶ）をもつ。 以上の関係を式で表せば次のようになる。 7 〓j=0 TSj＝１ ……(3) ENj＝TSj＋j-1・ENj-1 ……(4) ここでTSjはｊ番目（ｊ＝０、１、……７）の
メモリバンクMBjに割当てられたタイムスロツ
ト信号、jはｊ番目のメモリバンクMBjに対す
るリクエスト信号、ENjはｊ番目のメモリバンク
MBjの占有を許して良いことを表すイネーブル
信号をそれぞれ示す。 ここで(3)式は、タイムスロツト信号TSj（ｊ＝
０〜７）が連続して順次循環的にタイムスロツト
を発生するものであることを表している。これに
対して(4)式は、ｊ番目のメモリバンクMBjに対
するイネーブル信号ENjが発生するのは、第１に
当該メモリバンクMBjに割当てられたタイムス
ロツト信号TSjのタイムスロツトのタイミングで
あることを表す（第１項TSj）と共に、第２に１
つ前の（ｊ−１）番目のメモリバンクMB（ｊ−
１）に対応するタイムスロツトにおいてリクエス
ト信号RQj-1が発生されておらず、しかも当該タ
イムスロツトに対応するメモリバンクMB（ｊ−
１）が使用されていないタイミングであることを
表している（第２項RQj-1・ENDj-1）。 このようにしてｊ番目のメモリバンクMBjに
対してメモリ要求が出されているのに対して、そ
の前の（ｊ−１）番目のタイムスロツトに対応す
るメモリバンクMB（ｊ−１）についてのメモリ
要求が出されていなければ、この１つ前のタイム
スロツトを用いてｊ番目のメモリバンクMBjに
対する要求の処理をなし得るようになされてい
る。 このことはさらに、順次１つ前（すなわち
（（ｊ−２）番目、（ｊ−３）番目……）のタイム
スロツトについてのメモリ要求がないときには、
この（ｊ−２）番目、（ｊ−３）番目……のメモ
リバンクMB（ｊ−２）、MB（−３）……に割当
てられたタイムスロツトを使つてｊ番目のメモリ
バンクMBjをアクセスすることができることを
意味している（これを前倒し効果と呼ぶ）。 この(4)式の関係を各メモリバンクMB０〜MB
７に対するイネーブル信号EN1〜EN7として表せ
ば次のようになる。
図面等のように、画と、文字等のキヤラクタとを
含んで構成された画像を表すデイジタルデータで
なる情報（以下これを画像情報と呼ぶ）を処理す
る場合に適用して好適なものである。 〔従来の技術〕 この種の画像情報を対象とするデータ処理装置
の適用範囲は拡大しつつあり、文書作成、電子フ
アイル、相互通信等を一連のシステムとして簡易
かつ安価に構築できれば、オフイスオートメーシ
ヨン（Office Automation）、フイウチヤーオブ
ザオフイス（Future of the office）、ペーパー
レスオフイス（paperless office）などの分野に
おける一般事務処理業務に有用なデータ処理装置
を提供し得ると考えられる。 ところがこの種の画像情報は、所定のコードに
コード化された一般のデータを処理する場合（例
えば数値演算、データプロセツシング、ワードプ
ロセツシング等の場合）と比較して、約100倍程
度以上の大量な情報量を有する。従つて画像情報
をデイジタル処理する際には、一般データを処理
する場合と比較して100倍以上のスループツトを
もつ機械を使用する必要がある。そのため従来
は、大量にデータ処理をなし得るように特殊仕様
によつて設計した専用のプロセツサ、専用のハー
ドウエアロジツク、または大型電子計算機を用い
ると共に、データを圧縮して処理量を低減させる
ことにより機械の負担を軽減させるような方法が
採用されている。 〔発明が解決しようとする問題点〕 ところがこの従来の方法を用いる場合には、デ
ータ処理装置全体としての構成が大型複雑になる
ことを避け得ず、しかも特殊設計の高価な装置を
用いなければならない問題がある。 かかる問題点を解決するためには、画像情報を
汎用装置として入手できるパーソナルコンピユー
タ、ミニコンピユータ、オフイスコンピユータな
どを用いて処理することが考えられるが、これら
の汎用装置は大量なデータを処理できるようには
構成されておらず、その処理速度は遅く、また単
独で多様な仕事を実行できるような処理能力をも
つていないため、単にこれらの汎用装置の機能を
そのまま用いても、大量なデータを短時間の間に
処理することはできない。 本発明は以上の点を考慮してなされたもので、
画像情報を処理するにつき、それ自体処理速度、
処理能力が低い汎用のマイクロプロセツサ、メモ
リ等のデバイスを多数個用いてシステムバスを介
して互いに結合すると共に、各デバイスにおける
データの処理を同時並列的に実行するような仲裁
機能をもたせるようにすることにより、実用上十
分な実行処理速度を有するデータ処理装置を提案
しようとするものである。 〔問題点を解決するための手段〕 かかる問題点を解決するため本発明において
は、データを入力するデータ入力手段９Ｂ，９
Ｃ，７Ｆと、入力されたデータ又は処理されたデ
ータを表示する表示手段９Ｊ，９Ｋと、入力され
たデータ又は処理されたデータを蓄積するフアイ
ル蓄積手段５と、これらの各手段とシステムバス
１を介して結合された共有記憶手段２とを少なく
とも有し、データ入力手段９Ｂ，９Ｃ，７Ｆによ
つて指定されたデータ処理を実行するデータ処理
装置において、データ処理についての仕事を複数
のサブシステム５〜１２に分担させ、各サブシス
テム５〜１２はシステムバス１にそれぞれ結合さ
れたプロセツサＰ０〜Ｐ７を用いてそれぞれ分担
した仕事を実行するようになされ、また共有記憶
手段２をそれぞれシステムバス１に結合された複
数のメモリバンクMB０〜MB７によつて構成
し、各サブシステム５〜１２のプロセツサＰ０〜
Ｐ７がメモリバンクMB０〜MB７の１つを指定
してシステムバス１を通じてデータの送受をすべ
きことを内容とするメモリ要求を出したとき、仲
裁装置部１６によつて、それぞれ指定されたメモ
リバンクの占有を許すイネーブル信号を発生する
ようにし仲裁装置部１６は、プロセツサＰ０〜Ｐ
７及びメモリバンクMB０〜MB７間に送受され
るデータを所定データ量の区分データに区分し、
複数のプロセツサＰ０〜Ｐ７から同時に出された
メモリ要求についてのデータの処理を、システム
バス１のバスクロツクと同期しながら、区分デー
タごとに順次同時並列的に実行するようにする。 これに加えて、仲裁装置部１６は、プロセツサ
Ｐ０〜Ｐ７及びメモリバンクMB０〜MB７間に
送受されるデータを所定データ量の区分データに
区分すると共に、複数のメモリバンクに対してそ
れぞれバスクロツクBCLKと同期するように形成
されたタイムスロツトを割当て、区分データを構
成する単位処理データを、メモリ要求によつて指
定されたメモリバンクに割当てられたタイムスロ
ツトのタイミングで、システムバス１を介して転
送するようにする。そしてさらに加えて、割当て
られたタイムスロツトのうちメモリ要求によつて
指定されていないメモリバンクに対応するタイム
スロツトを利用して、メモリ要求によつて指定さ
れたメモリバンクについての単位処理データを、
システムバス１を介して転送し得るようにするこ
とにより、同時並列的なデータ処理を実現する。 〔作用〕 データ処理装置は、各プロセツサからのメモリ
要求に基づいてそれぞれ処理すべきデータを所定
データ量の区分データに区分して、この区分デー
タごとに各メモリ要求に対応するデータの処理を
システムバスのバスクロツクに同期しながら同時
並列的に実行して行く。 このようにすれば、各プロセツサのメモリ要求
が順次シーケンシヤルに発生する場合に、各メモ
リ要求に対する全部のデータを一挙に処理せずに
区分データごとに処理できることにより、区分デ
ータについて順次同時並列的データ処理を実行で
きることになる。その結果全部のメモリ要求に対
応するデータ処理のうちの大部分を、同時に出さ
れた複数のメモリ要求についての区分データの処
理を同時に実行している時間TZ0（第３図）の間
に処理できることにより、全体としての処理時間
を格段的に短縮することができる。 従つてプロセツサ及びメモリバングとしてスル
ープツトが小さい汎用のデバイスを用いたとして
も、実用上十分に速い実行処理時間で全部のデー
タの処理を実行できる。従つて画像データのよう
に、コード化されていないデータを含むデータを
処理するにつき、汎用のデバイスを複数個用いる
ことによつて、例えば専用の計算機を用いたと同
程度のスループツトをもつデータ処理装置を容易
に構築することができる。 かくするにつき、本発明においては、複数のメ
モリバンクMB０〜MB７に対するメモリ要求
を、各メモリバンクに対してバスクロツクと同期
するように形成されたタイムスロツトを割当て、
プロセツサとメモリバンクとの間にデータを転送
する際には、メモリ要求を出したメモリバンクに
割当てられたタイムスロツトのタイミングで、シ
ステムバスを用いてデータを転送すると共に、一
部のメモリバンクについてメモリ要求が出されて
いない場合には、当該メモリ要求が出されていな
いメモリバンクに割当てられたタイムスロツトを
用いて、他のメモリバンクに対するメモリ要求に
ついてのデータの処理を実行できるようにしたこ
とにより、いわゆる空スロツトを無駄なく利用で
きることにより、同時に出された各メモリ要求に
基づいてシステムバスの占有要求を効果的に仲裁
し得、かくして競合するデータの処理を確実に同
時並列処理することができ、その結果、一段とス
ループツトの大きいデータ処理装置を実現し得
る。 〔実施例〕 以下図面について本発明の一実施例を詳述す
る。 （全体の構成） データ処理装置は第１図に示すように、順次シ
ーケンシヤルに実行すべき一連のデータ処理ステ
ツプについての仕事をそれぞれ分担する８つのサ
ブシステムに結合されるシステムバス１を有し、
各サブシステムによつて共有される共有記憶装置
２に結合されている。 共有記憶装置２は、バス及びメモリコントロー
ラ（MBC）を搭載してなるボード２Ａと、それ
ぞれ２〔mega byte〕（以下〔MB〕と表す）の記
憶容量を有するRAMを搭載してなる２枚のボー
ド２Ｂ及び２Ｃとを有し、バス及びメモリコント
ローラ（MBC）はシステムバス１を介して各サ
ブシステムからメモリ要求が到来したとき、対応
するデータをローカルバス２Ｄを通じてボード２
Ｂ及び２ＣのRAMから読出し、又は書込むよう
になされている。その際に特に、各サブシステム
からのメモリ要求が競合したとき、バス及びメモ
リコントローラ（MBC）は、この競合関係を仲
裁し、かくして同時並列的にデータを処理するこ
とができるようにすることにより、短時間の間に
全てのサブシステムの要求に応答する機能を有す
る。 システムバス１は、各サブシステムに設けられ
たプロセツサ（CPU）Ｐ０〜Ｐ７に接続され、
各プロセツサＰ０〜Ｐ７は共有記憶装置２のバス
及びメモリコントローラ（MBC）との間に、信
号及びデータの受け渡しをするために、全てのプ
ロセツサＰ０〜Ｐ７に共有される。 第１のサブシステムにはフアイル蓄積装置
（STS）５が割当てられ、２〔MB／sec〕のデー
タ処理速度を有するプロセツサＰ０がシステムバ
ス１に接続されている。プロセツサＰ０はボード
５Ａに搭載され、データ処理装置のデータをフア
イリングするための蓄積装置を構成するDRAW
（Direct Read after Write）５Ｂ及びHDD
（Hard Disk Drive）５Ｃにフアイルデータを蓄
積し、又は読出し得るようになされている。この
実施例の場合、ボード５Ａ上にDRAW５Ｂに対
するインターフエイス（DRAW Ｉ／Ｆ）が設け
られており、またHDD５Ｃに対するインターフ
エイス（HDD Ｉ／Ｆ）を搭載するボード５Ｄが
ローカルバス５Ｅを通じてプロセツサＰ０に結合
されている。 かくして、プロセツサＰ０は、共有記憶装置２
のデータをシステムバス１を用いてHDD５Ｃ又
はDRAW５Ｂに蓄積し、またHDD５Ｃ又は
DRAW５Ｂのデータをシステムバス１を用いて
共有記憶装置２に転送する。 また第２のサブシステムにはデータ伝送装置
（NTS）６が割当てられ、システムバス１に２
〔MB／sec〕のデータ処理速度を有するプロセツ
サＰ１が接続されている。プロセツサＰ１は伝送
コントロール回路（Ethernet Controler）と共に
ボード６Ａ上に搭載され、システムバス１から伝
送装置６Ｂを介して同軸ケーブルでなる伝送路６
Ｃに対してデータを送出すると共に、伝送路６Ｃ
を介して到来するデータをシステムバス１側に取
込むことができるようになされている。 かくしてプロセツサＰ１によつて、共有記憶装
置２のデータをシステムバス１を用いて伝送装置
６Ｂに送出し、又は伝送装置６Ｂを介して外部か
ら到来するデータをシステムバス１を用いて共有
記憶装置２に取込む。その結果データ処理装置を
外部装置に結合することにより、さらに規模の大
きいデータ処理システムを構築できるようになさ
れている。 第３のサブシステムには画像読取プリント装置
（IDS）７が割当てられ、システムバス１に２
〔MB／sec〕の処理速度を有するプロセツサＰ２
が接続される。プロセツサＰ２は画像入出力コン
トローラ（ImageI／Ｏ Controller）と共にボ
ード７Ａに搭載され、この画像入出力コントロー
ラの制御の下に、ローカルバス７Ｂを介し、さら
にそれぞれ画像プリンタインターフエイス
（IPI／Ｆ）のボード７Ｃ及び画像リーダインター
フエイス（IR Ｉ／Ｆ）のボード７Ｄをそれぞれ
介して画像プリンタ（IP）７Ｅ及び画像リーダ
（IR）７Ｆに結合されている。かくしてプロセツ
サＰ２は画像リーダ７Ｆによつて読取つた画像デ
ータをシステムバス１を用いて共有記憶装置２に
読込み、また共有記憶装置２のデータをシステム
バス２を介して画像プリンタ７Ｅにおいてプリン
トするようになされている。 第４のサブシステムの画像情報圧縮伸長装置
（CDS）８が割当てられ、２〔MB／sec〕のデー
タ処理速度を有するプロセツサＰ３がシステムバ
ス１に接続されている。プロセツサＰ３は圧縮伸
長コントローラ（Compress／Decompress
controller）と共にボード８Ａに搭載され、共有
記憶装置２のデータをシステムバス１を用いて読
取り、このデータをローカルバス８Ｂを通じてそ
れぞれ圧縮処理回路（COMP）のボード８Ｃ、
又は伸長処理回路（DECOMP）のボード８Ｄに
転送すると共に、圧縮又は伸長処理されたデータ
をシステムバス１を用いて共有記憶装置２に送出
する。 画像情報圧縮伸長装置８はフアイル蓄積装置５
のHDD５Ｃ又はDRAW５Ｂに蓄積すべきデータ
を例えばMH方式（Modified huffman）又は
MR方式（Modified READ）によつて予め圧縮
処理することにより蓄積データ量を拡大できるよ
うにし、またHDD５Ｃ又はDRAW５Ｂから読出
された圧縮されたデータを伸長して表示、プリン
ト、伝送処理できるようにする。 第５のサブシステムには操作表紙装置（DPS）
９が割当てられ、2.5〔MB／sec〕のデータ処理速
度を有するプロセツサＰ４がシステムバス１に接
続されている。プロセツサＰ４が搭載されている
ボード９Ａには、プロセツサＰ４が読込んだ画像
データを映像表示信号に変換処理する際に用いる
処理プログラム及びデータを記憶するROM及び
RAMが搭載される。 また操作表示装置９は操作入力手段としてキー
ボード９Ｂ及びマウス９Ｃを有し、このキーボー
ド９Ｂ及びマウス９Ｃのデータをボード９Ａに搭
載されているシリアル入力回路（Ｓ Ｉ／Ｏ）を
通じてプロセツサＰ４に入出力し得るようになさ
れている。 ここでキーボード９Ｂ及びマウス９Ｃから入力
されるデータはそれぞれ所定のフオーマツトを有
するコード化されたデータでなり、プロセツサＰ
４はこの入力データ（例えば文字、記号等でなる
キヤラクタデータ又はコマンドデータ）をシステ
ムバス１を用いて共有記憶装置２に転送し得る。 これに対してプロセツサＰ４は、画像データ
（すなわち画、キヤラクタ、又は画及びキヤラク
タの混合を表すデータでなる）を表示する場合に
は、これらのデータをローカルバス９Ｄを通じて
ボード９ＥのビツトマツプコントローラBMCに
コマンド及びデータとして与える。ここで、プロ
セツサＰ４は、コード化されたキヤラクタデータ
についてはこれをコマンドとしてビツトマツプコ
ントローラ（BMC）に転送して対応するフオン
トデータに変換した後、ローカルバス９Ｆを介し
てビデオメモリ（VRAM）のボード９Ｇ及び９
Ｈに転送して２次元の画面メモリ上に展開する。 一方画像リーダ７Ｆにおいて発生される画像デ
ータは、画素の白黒をそのまま表すコード化され
ていないデータでなり、これを表示するときプロ
セツサＰ４は、コード化されているキヤラクタデ
ータに対して行つたような変換はせずに、そのま
ま２次元の画面メモリ上に展開する。 このようにしてVRAM上に展開された画像デ
ータは、ボード９Ｉに搭載されたタイミング回路
（TIM）によつてローカルバス９Ｆを介して読出
されて例えば陰極線管（CRT）でなるデイスプ
レイ９Ｊ及び９Ｋ上に表示される。 以上の機能に加えてプロセツサＰ４は、システ
ムバス１を介して共有記憶装置２から画像データ
を読出して１枚の画像に組立て編集し、また１枚
の画面上にキーボード９Ｂから入力されたキヤラ
クタを挿入する機能をもつ。プロセツサＰ４は、
この組立編集の際の処理データCRT９Ｊ，９Ｋ
上に表示し、また組立編集が終わつたデータをシ
ステムバス１を介して共有記憶装置２に転送す
る。 かくして操作表示装置９は、フアイル蓄積装置
５から共有記憶装置２に読出された画像データを
用いて、操作入力手段としてのキーボード９Ｂ及
びマウス９Ｃの操作に応じて１枚の画面に組立編
集してデイスプレイ９Ｊ又は９Ｋに表示すると共
に、システムバス１を用いて共有記憶装置２に転
送する。このデータはフアイル蓄積装置５に蓄積
され、又は画像読取プリント装置７の画像プリン
タ７Ｅによつてプリントされ、又はデータ伝送装
置６から外部へ伝送される。 第６のサブシステムには主制御装置（PCS）１
０が割当てられ、2.5〔MB／sec〕のデータ処理速
度を有するプロセツサＰ５がシステムバス１に接
続されている。プロセツサＰ５が搭載されている
ボード１０Ａはローカルバス１０Ｂを介してボー
ド１０ＣのRAM及びボード１０Ｄの入力装置
Ｉ／Ｏが結合され、フロツピデイスクドライブ
（FDD）からＩ／Ｏを介してローカルメモリとし
てのRAMに書込まれたシステム動作プログラム
（オペレーテイングシステム、アプリケーシヨン
プログラム等）によつて、システムバス１に結合
されている各サブシステム及び共有記憶装置２を
全体として制御する。かかる制御のためのインタ
ーラプト、アテンシヨン信号は制御信号ライン３
を介して主制御装置１０及び全てのサブシステム
間に送受される。 またプロセツサＰ５は、ボード１０ＣのRAM
に入力されたプログラムによつて画像プリンタ７
Ｅにおいてプリントする画像データの組立処理を
実行する。 第７及び第８のサブシステムには予備装置１１
及び１２が割当てられる（そのプロセツサをＰ６
及びＰ７で表す）。これにより新たな機能を追加
できるようになされている。 第１図の構成において、オペレータは操作表示
装置９のキーボード９Ｂ、マウス９Ｃを用いてモ
ードを指定するコマンド、及び文字、記号等のキ
ヤラクタデータを入力し得ると共に、画及びキヤ
ラクタを含んでなる画像データを画像読取プリン
トと装置７の画像リーダ７Ｆを用いて入力し得
る。ここでキーボード９Ｂ及びマウス９Ｃから入
力されるデータは転送、処理し易い所定のコード
を有するデータとして得られ、従つて比較的少な
いデータ量でキヤラクタデータの入力をし得る。
これに対して画像読取プリント装置９の画像リー
ダ７Ｆから入力される画像データは、各画素の白
黒をバイナリーコードで表すデータで構成されて
いるので、データ量が格段的に大きくなる。 キーボード９Ｂ又はマウス９Ｃから入力された
データは、操作表示装置９のプロセツサＰ４から
システムバス１を用いて共有記憶装置２に一旦書
込まれた後、再度システムバス１を通じて画像情
報圧縮伸長装置８に転送されてデータの圧縮処理
をする。かくして処理されたデータは再度システ
ムバス１を用いて共有記憶装置２に転送される。
その後このデータは再度システムバス１を用いて
フアイル蓄積装置５に転送され、外部記憶装置と
してのHDD５Ｃ又はDRAW５Ｂに蓄積される。 同様にして画像読取プリント装置７から入力さ
れた画像データは、システムバス１を用いて一旦
共有記憶装置２に取込まれた後、再度システムバ
ス１を用いて画像情報圧縮伸長装置８に転送さ
れ、圧縮処理された後再度システムバス１を用い
て共有記憶装置２に転送され、その後再度システ
ムバス１を用いてフアイル蓄積装置５に転送され
てHDD５Ｃ又はDRAW５Ｂに蓄積される、 このようにしてHDD５Ｃ及びDRAW５Ｂには
画像情報圧縮伸長装置８において圧縮されたデー
タが蓄積されているが、このデータは操作表示装
置９のデイスプレイ９Ｊ，９Ｋ、又は画像読取プ
リント装置７の画像プリンタ７Ｅに出力される。
この場合HDD５Ｃ又はDRAW５Ｂのデータは、
操作表示装置９のキーボード９Ｂ又はマウス９Ｃ
からのデータに基づいてフアイル蓄積装置５の
HDD５Ｃ及びDRAW５Ｂの蓄積データをシステ
ムバス１を用いて共有記憶装置２に転送した後、
再度システムバス１を用いて画像情報圧縮伸長装
置８に転送してデータを伸長処理する。その結果
得られるデータは再度システムバス１を用いて共
有記憶装置２に転送された後、再度システムバス
１を用いて操作表示装置９のデイスプレイ９Ｊ，
９Ｋ、又は画像読取プリント装置７の画像プリン
タ７Ｅにおいて表示、又はプリントされる。この
ときデイスプレイ９Ｊ，９Ｋに供給される画像信
号についての画面の組立ては、操作表示装置９の
プロセツサＰ４において実行され、またプリンタ
７Ｅに供給される画像信号についての画面の組立
ては主制御装置１０のプロセツサＰ５において実
行される。 さらにフアイル蓄積装置５に蓄積されたデータ
を編集し直したり、新たにキーボード９Ｂ、又は
画像リーダ７Ｆから入力される画像にキヤラクタ
を挿入処理するモードにおいては、各データを一
旦共有記憶装置２に転送した後、同様にしてプロ
セツサＰ４において編集する。 このようにして第１図のデータ処理装置は、主
制御装置１０のボード１０Ｃのローカルメモリ
RAMにフロツピーデイスクドライブFDDから入
力された作動プログラム（すなわちオペレーテイ
ングシステム又はアプリケーシヨンプログラム）
に基づいて、各動作モードにおける主制御装置１
０の制御の下にデータの処理を実行して行く。そ
してこのデータ処理を実行する際には、共有記憶
装置２に対して各サブシステムがシステムバス１
を共用しながら共有記憶装置２をアクセスする。 このとき共有記憶装置２は、１つのサブシステ
ムから出されたメモリ要求に基づいて当該メモリ
要求に基づくデータの処理が終了するまで共有記
憶装置２及びシステムバスを占有させる必要があ
る。しかしこの占有時間が余り長いと、その間に
他のサブシステムから出たメモリ要求に基づくデ
ータの処理を長時間の間またなければならなくな
る。この問題を解決するため共有記憶装置２は、
バス及びメモリコントローラ（MBC）が各サブ
システムのプロセツサからのデータの供給を同時
並列的に処理するような仲裁機能をもつように構
成され、かくして次に述べるように一連のシーケ
ンシヤルなデータの処理を時間直列的に実行した
場合と比較して格段的に処理時間を短縮できるよ
うになされている。 なお、以下の説明において、信号及びデータの
符号にバーを付した場合は、負論理に基づいて表
現したものであるものとする。 今、例えばフアイル蓄積装置５の外部記憶装置
としてHDD５Ｃ及びDRAW５に格納されている
画像データ（圧縮処理されている）を検索して操
作表示装置９のデイスプレイ９Ｊ，９Ｋに表示さ
せる場合には、第２図に示す一連のデータ処理を
順次シーケンシヤルに処理して行く。 すなわち０番目のデータ処理ステツプPR0にお
いて、主制御装置１０の制御の下にフアイル蓄積
装置５のHDD５Ｃ又はDRAW５Ｂから読出すべ
き画像データを論理的にサーチして検索する。 続く１番目のデータ処理ステツプPR1において
フアイル記憶装置５から当該検索されたデータが
読出されて共有記憶装置２に転送される。次に２
番目のデータ処理ステツプPR2において共有記憶
装置２に転送されたデータを画像情報圧縮伸長装
置８のプロセツサＰ３によつて読出して伸張処理
をした後共有記憶装置２に再書込みする。次に３
番目のデータ処理ステツプPR3において共有記憶
装置２に再書込されたデータを操作表示装置９の
プロセツサＰ４が読出して画面の編集組立て及び
字の挿入等の処理を行つた後共有記憶装置２に再
度格納する。次に４番目のデータ処理ステツプ
PR4において共有記憶装置２に再度格納されたデ
ータを操作表示装置９が読出してビツトマツプコ
ントローラ９Ｅ、VRAM９Ｇ，９Ｈを介してデ
イスプレイ９Ｊ，９Ｋに表示させる。 これらの一連のデータ処理ステツプにおいて、
システムバス１を用いてデータを転送するステツ
プは、１番目〜４番目のデータ処理ステツプPR1
〜PR4であり、それぞれのステツプにおいてデー
タを処理するプロセツサのデータ処理速度と、処
理されるデータ量とに基づいて決まる処理時間
T1〜T4の総和処理時間が必要になる。 すなわちデータ処理ステツプPR1においては、
フアイル蓄積装置５はHDD５Ｃ又はDRAW５Ｂ
から読出されたデータが、プロセツサＰ０のデー
タ処理速度２〔MB／sec〕の速度で共有記憶装置
２に時間T1の間に転送される。また２番目のデ
ータ処理ステツプPR2においては、画像情報圧縮
伸長装置８のプロセツサＰ３が、そのデータ処理
速度２〔MB／sec〕の速度で共有記憶装置２のデ
ータを読出し、伸長処理されたデータをプロセツ
サＰ３が再度２〔MB／sec〕のデータ処理速度で
共有記憶装置２に格納し、かくして処理時間T2
を必要とする。また３番目のデータ処理ステツプ
PR3において操作表示装置９のプロセツサＰ４が
2.5〔MB／sec〕のデータ処理速度で共有記憶装置
２からデータを読出した後画面の組立て、字の挿
入等の編集処理を実行し、その後プロセツサＰ４
が再度2.5〔MB／sec〕のデータ処理速度で編集後
のデータを共有記憶装置２に格納し、かかるデー
タ処理のために時間T3を必要とする。また４番
目のデータ処理ステツプPR4において操作表示装
置９のプロセツサＰ４がデータ処理速度2.5
〔MB／sec〕の速度で共有記憶装置２からデータ
を読出してデイスプレイ９Ｊ，９上に表示させ、
かかるデータ処理を実行するために時間T4を必
要とする。 従つて第１図の構成のデータ処理装置におい
て、第２図の一連のデータ処理ステツプを順次シ
ーケンシヤルに時間直列的に実行したとすると、
データを処理するために必要な総和処理時間
TSMIは、 TSMI＝T1＋T2＋T3＋T4 ……(1) になる。 本発明においてば、原理的に、かかるデータ量
の仕事を所定の区分データ（例えば16〔kB〕又は
８〔kB〕（kB＝kilobyte）程度）に区分し、複数
のプロセツサを用いて、同時かつ並列的に当該１
区分データずつデータの処理を実行する。 すなわち第２図の一連のデータ処理ステツプ
PR1〜PR4においてそれぞれ処理すべきデータを
第３図に示すように複数区分（図示の場合７区
分）に区分し、各区分データを区分データ処理実
行時間TU1〜TU10ごとに順次シーケンシヤルに
かつ同時並列的に処理して行く。 第３図Ａにおいて、第２図のデータ処理ステツ
プRP1において処理されるべき１番目の区分デー
タとしてフアイル蓄積装置５から１セクタ分又は
１トラツク分をプロセツサＰ０によつて読出して
処理実行時間TU1の処理ステツプPR11の間に共
有記憶装置２に転送する。この１番目の区分デー
タは第３図Ｂに示すように、次の処理実行時間
TU2の間に、第２図のデータ処理ステツプPR2
の１番目の処理データとして処理ステツプPR21
において処理され、画像情報圧縮伸長装置８のプ
ロセツサＰ３によつて共有記憶装置２から読出さ
れた後伸長処理され、その後共有記憶装置２に再
格納される。この再格納された１番目の区分デー
タは第３図Ｃに示すように、第２図のデータ処理
ステツプPR3の１番目の処理データとして処理実
行時間TU3の処理ステツプPR31において処理さ
れる。すなわちプロセツサＰ４は共有記憶装置２
の区分データを読出して編集処理をした後共有記
憶装置２に再格納する。この再格納された１番目
の区分データは第３図Ｄに示すように、第２図の
データ処理ステツプPR4の１番目の処理データと
して処理実行時間TU4におけるデータ処理ステ
ツプPR41において処理される。これにより共有
記憶装置２の区分データはプロセツサＰ４によつ
て読出されてデイスプレイ９Ｊ，９Ｋ上に表示さ
れる。 かくして１番目の区分データが処理実行時間
TU1、TU2、TU3、TU4の間にデータ処理ステ
ツプPR11、PR21、PR31、PR41の順序でシーケ
ンシヤルに処理されて行く。 この間において、２番目の処理実行時間TU2
になると、フアイル蓄積装置５のプロセツサＰ０
がデータ処理ステツプPR12において外部記憶装
置から２番目の区分データを読出して共有記憶装
置２に格納する。この２番目の区分データは、１
番目の区分データの場合と同様にして順次続く処
理実行時間TU3、TU4、TU5に移るごとに、デ
ータ処理ステツプPR22、PR32、PR42において
データ処理されて行き、その結果処理実行時間
TU5においてデイスプレイ９Ｊ，９Ｋ上に表示
される。 以下同様にして３番目、４番目、……の区分デ
ータが処理実行時間TU3、TU4……においてフ
アイル蓄積装置５から順次読出されて行き、この
３番目、４番目……の区分データが順次続く処理
実行時間（TU4、TU5、TU6）、（TU5、TU6、
TU7）……になるごとに順次処理ステツプ
（PR23、PR33、PR43）、（PR24、PR34、
PR44）、……においてデータ処理されて順次デイ
スプレイ９Ｊ，９Ｋ上に表示されて行く。 このようにして第２図のデータ処理ステツプ
PR1、PR2、PR3、PR4において処理すべきデー
タは、１区分データずつ順次続く区分データ処理
実行時間ごとにシーケンシヤルに処理されて行く
が、各シーケンシヤルな処理は同時並列的に実行
されて行き（これをパイプライン処理と呼ぶ）、
その結果区分データ処理実行時間において各処理
ステツプにおける仕事が割当られているプロセツ
サが、同時並列的にデータ処理動作をすることに
より、結局複数のプロセツサを全体として１つの
プロセツサとして見たときの処理能力を向上させ
ることになり、従つてデータの総和処理時間を短
縮できることになる。 このような結果を得ることができるのは、仮に
第２図について上述したようにデータ処理ステツ
プPR1〜PR4をシーケンシヤルにかつ時間直列的
に処理して行くとすれば、１つのデータ処理ステ
ツプにおける仕事を割当られたプロセツサがデー
タ処理動作をしている間は、他のプロセツサがデ
ータ処理をしていない状態のままコマンドが到来
するのを待受ける状態になつており、結局この無
駄時間があるために全体としてデータ処理時間が
長くなると考えられるが、第３図の方法によれ
ば、かかる無駄時間を格段的に短縮できることに
なるからである。 結局第３図の本発明によるデータ処理方法を実
行すれば、全てのデータを処理するに要するデー
タ総和処理時間TSM2が全てのプロセツサＰ０〜
Ｐ４によるデータ処理ステツプが重複している時
間TZ0と、その前後に生ずる重複していない時間
TZ1及びTZ2との和になり、その互いに重複して
いない時間が小さくなるように各プロセツサに対
する仕事を割当るようにすれば、全体としてのデ
ータ処理時間を第２図の場合と比較して格段的に
短縮することができる。 例えば第３図Ａ〜Ｄに示すように、各処理ステ
ツプにおける区分データ処理実行時間が互いに等
しくなるようにすれば、データ総和処理時間
TSM2は TSM2＝〔Ｋ＋（DSP−１）〕×TU ……(2) と表すことができる。ここで、Ｋは各区分データ
処理ステツプにおける区分データ数、DSPは同
時処理すべきプログラム数（すなわち第２図の処
理ステツプPR1〜PR4の数）、TUは区分データ
の処理実行時間をそれぞれ表す。 従つて第１図の構成によれば、プロセツサとし
てデータ処理速度がそれほど速くない汎用のマイ
クロプロセツサを用いたとしても、データ処理装
置全体としてのデータ総和処理時間が、データ量
の格段的に大きな画像データを処理するに適合す
るように実用上十分なスループツトを具えたデー
タ処理装置を実現し得る。 第１図の構成における区分データの同時並列処
理は、共有記憶装置２のバス及びメモリコントロ
ーラ（MBC）に設けられている仲裁装置部が、
システムバム１に接続されているサブシステムの
プロセツサの競合を同時並列的に処理することに
よつて達成される。 （共有記憶装置） 共有記憶装置２は第４図に示すように、サブシ
ステムを構成する６つの装置５〜１０及び２つの
予備装置１１及び１２の各プロセツサＰ０，Ｐ
１，Ｐ２……Ｐ７（これをPi、ｉ＝０、１、２…
…７と表す）に結合されたシステムバス１と、
RAM２Ｂ及び２Ｃ（第１図）によつて構成され
るメモリ部１５とを仲裁装置部１６によつて制御
することにより、システムバス１をどのサブシス
テムのプロセツサに占有使用させるかを決定する
ようになされている。 この実施例の場合、システムバス１は20ビツト
のアドレスデータラインADDRESSと16ビツト
の読出データラインRDATAと、16ビツトの書込
データラインWDATAと、読出書込コマンド
Ｒ／高位バイト又は低位バイト選択信号、
UDSを転送する３ビツトのバスとで構成され、
終端部１７によつて終端されている。 メモリ部１５は、それぞれ250〔kiloward〕の
メモリ容量を有する８つのメモリバンクMB０，
MB１……MB７（これをMBj、ｊ＝０、１、２
……７と表す）に分割されており、各メモリバン
クMB０〜MB７に対してそれぞれシステムバス
１が結合されることによつて、各プロセツサＰ０
〜Ｐ７が各メモリバンクを各別にアクセスできる
ようになされている。このようにすることによ
り、１つのメモリバンクがデータの書込、読出動
作をしている（これをメモリサイクルと呼ぶ）間
に他のメモリバンクをアクセスすることができ
る。システムバス１は仲裁装置部１６に結合さ
れ、８つのサブシステムのプロセツサＰ０〜Ｐ７
からシステムバス１従つてメモリ部１５に対して
互いに競合するメモリ要求が出されたとき、これ
を第５図〜第７図に示す構成によつて仲裁するこ
とにより、全てのメモリ要求に対して同時並列的
にデータの処理を実行し得るようにする。ここ
で、各プロセツサから送出されるメモリ要求の内
容は、共有記憶装置２にデータを書込むこと、又
は共有記憶装置２に格納されているデータを読出
すことのいずれか一方になる。 仲裁装置部１６は、２つの仲裁任務を実行す
る。その第１の任務は、８つのプロセツサPi（ｉ
＝０、１、２……７）からそれぞれメモリ部１５
に対するメモリ要求が同時に出されたとき、この
要求に対して占有を許可すべきメモリバンク
MBj（ｊ＝０、１、２……７）を割当てることで
ある。 また仲裁装置部１６の第２の任務は、同じ１つ
のメモリバンクMBjに対して複数のプロセツサ
Piからメモリ要求が出された時、どのプロセツサ
Piに占有を許可するかを仲裁することである。 仲裁装置部１６は、第１の任務を実行するタイ
ムスロツト割当部１６Ａ（第５図）を有する。こ
のタイムスロツト割当部１６Ａは、第６図Ａ〜Ｈ
に示すように、メモリバンクMB０〜MB７に対
応する８つのタイムスロツト信号TS0〜TS7（こ
れをTSj、ｊ＝１、２……７と表す）を順次循環
的に発生し、各タイムスロツト信号TS0〜TS7の
立下り区間（これをタイムスロツトと呼ぶ）をサ
ブシステムのプロセツサＰ０〜Ｐ７に順次割当て
る。 ここで各タイムスロツト信号TS0〜TS7のタイ
ムスロツトの区間は、実際に順次処理されて行く
単位データ（例えば１〔ward〕）の処理時間に選
定され、従つて各タイムスロツトの繰返し周期
は、区分データを処理するに必要な処理実行時間
TU1〜TU10（第３図）と比較して十分短い値に
選定されている。このようにして実際には区分デ
ータを多数の単位データずつ処理して行く。 かくしてタイムスロツト信号TS0、TS1、TS2
……TS7のタイムスロツトの間に、それぞれ対応
するプロセツサＰ０，Ｐ１，Ｐ２……Ｐ７からメ
モリ要求0、1、2……7（これをj
、
ｊ＝０、１、２……７と表す）が出された場合に
は、要求を出したサブシステムのプロセツサＰ
０，Ｐ１，Ｐ２……Ｐ７に対して当該タイムスロ
ツトの間それぞれシステムバス１を介してメモリ
バンクMB０，MB１，MB２……MB７の占有
を許して良いことを意味するイネーブル信号
０、1、2……7（これをj、ｊ＝０、
１、２……７と表す）が発生する。そこで仲裁装
置部１６は、各プロセツサＰ０〜Ｐ７のメモリ要
求が競合しないときは、メモリバンクMB０〜
MB７のうちの１つに対するメモリ要求が出れ
ば、当該メモリバンクに対応するタイムスロツト
を無条件に用いてメモリ要求を処理させる機能
（これをタイムスロツト割当機能と呼ぶ）をもつ
ことになる。 これに加えて仲裁装置部１６は、タイムスロツ
ト信号TSj（ｊ＝０、１……７）の各タイムスロ
ツトにおいて、対応するメモリ要求が発生されて
いないときには、当該メモリ要求がないタイムス
ロツトをそれ以外のタイムスロツト割当てられた
メモリバンクに対するメモリ要求を処理するため
に利用させ得る機能（これをタイムスロツト利用
機能と呼ぶ）をもつ。 以上の関係を式で表せば次のようになる。 7 〓j=0 TSj＝１ ……(3) ENj＝TSj＋j-1・ENj-1 ……(4) ここでTSjはｊ番目（ｊ＝０、１、……７）の
メモリバンクMBjに割当てられたタイムスロツ
ト信号、jはｊ番目のメモリバンクMBjに対す
るリクエスト信号、ENjはｊ番目のメモリバンク
MBjの占有を許して良いことを表すイネーブル
信号をそれぞれ示す。 ここで(3)式は、タイムスロツト信号TSj（ｊ＝
０〜７）が連続して順次循環的にタイムスロツト
を発生するものであることを表している。これに
対して(4)式は、ｊ番目のメモリバンクMBjに対
するイネーブル信号ENjが発生するのは、第１に
当該メモリバンクMBjに割当てられたタイムス
ロツト信号TSjのタイムスロツトのタイミングで
あることを表す（第１項TSj）と共に、第２に１
つ前の（ｊ−１）番目のメモリバンクMB（ｊ−
１）に対応するタイムスロツトにおいてリクエス
ト信号RQj-1が発生されておらず、しかも当該タ
イムスロツトに対応するメモリバンクMB（ｊ−
１）が使用されていないタイミングであることを
表している（第２項RQj-1・ENDj-1）。 このようにしてｊ番目のメモリバンクMBjに
対してメモリ要求が出されているのに対して、そ
の前の（ｊ−１）番目のタイムスロツトに対応す
るメモリバンクMB（ｊ−１）についてのメモリ
要求が出されていなければ、この１つ前のタイム
スロツトを用いてｊ番目のメモリバンクMBjに
対する要求の処理をなし得るようになされてい
る。 このことはさらに、順次１つ前（すなわち
（（ｊ−２）番目、（ｊ−３）番目……）のタイム
スロツトについてのメモリ要求がないときには、
この（ｊ−２）番目、（ｊ−３）番目……のメモ
リバンクMB（ｊ−２）、MB（−３）……に割当
てられたタイムスロツトを使つてｊ番目のメモリ
バンクMBjをアクセスすることができることを
意味している（これを前倒し効果と呼ぶ）。 この(4)式の関係を各メモリバンクMB０〜MB
７に対するイネーブル信号EN1〜EN7として表せ
ば次のようになる。
以上のように本発明によれば、システムバスに
結合した複数のプロセツサに対してそれぞれ仕事
を分担させると共に、これらのプロセツサに共通
に設けられた共有記憶装置をそれぞれシステムバ
スに結合された複数のメモリバンクで構成し、各
プロセツサから出されるメモリ要求に対して同時
並列的に各メモリバンクを占有することができる
ようにしたことにより、プロセツサ及び共有記憶
装置としてそれほどデータ処理速度が速くない汎
用のデバイスを用いたとしても、全体としてのス
ループツトが十分に大きいデータ処理装置を実現
し得、かくしてデータ処理量が格段的に大きい画
像データを処理する手段として好適なデータ処理
装置を特殊な仕様をもたない汎用のデバイスによ
つて構築することができる。
結合した複数のプロセツサに対してそれぞれ仕事
を分担させると共に、これらのプロセツサに共通
に設けられた共有記憶装置をそれぞれシステムバ
スに結合された複数のメモリバンクで構成し、各
プロセツサから出されるメモリ要求に対して同時
並列的に各メモリバンクを占有することができる
ようにしたことにより、プロセツサ及び共有記憶
装置としてそれほどデータ処理速度が速くない汎
用のデバイスを用いたとしても、全体としてのス
ループツトが十分に大きいデータ処理装置を実現
し得、かくしてデータ処理量が格段的に大きい画
像データを処理する手段として好適なデータ処理
装置を特殊な仕様をもたない汎用のデバイスによ
つて構築することができる。
第１図は本発明によるデータ処理装置の全体構
成を示すブロツク図、第２図は処理すべき一連の
データ処理ステツプを示す略線図、第３図は同時
並列処理する際のデータ処理ステツプを示す略線
図、第４図は第１図のシステムバスに関連した構
成部分を示すブロツク図、第５図は第４図のタイ
ムスロツト割当部１６Ａの詳細構成を示すブロツ
ク図、第６図はそのタイムスロツト信号を示す信
号波形図、第７図は第４図のメモリアクセスコン
トロール部１６Ｂの詳細構成を示すブロツク図、
第８図は第７図のメモリアクセス手段１６Ｂ２ｊ
のさらに詳細な構成を示すブロツク図、第９図は
第８図の優先選択手段３１の詳細構成を示すブロ
ツク図、第１０図はその優先順位の説明に供する
図表、第１１図は第４図のメモリバンクイネーブ
ル信号発生部１６Ｃの詳細構成を示すブロツク
図、第１２図は第４図のメモリバンクMBjの詳
細構成を示すブロツク図、第１３〜第１６図は各
部の信号を示す信号波形図、第１７図は同時並列
処理する際のデータ処理手順を示す略線図であ
る。 １……システムバス、２……共有記憶装置、５
……フアイル蓄積装置、６……データ伝送装置、
７……画像読取プリント装置、８……画像情報圧
縮伸長装置、９……操作表示装置、１０……主制
御装置、１６……仲裁装置部、１６Ａ……タイム
スロツト割当部、１６Ｂ……メモリアクセスコン
トロール部、１６Ｃ……メモリバンクイネーブル
信号発生部、Ｐ０〜Ｐ７……プロセツサ、MB０
〜MB７……メモリバンク。
成を示すブロツク図、第２図は処理すべき一連の
データ処理ステツプを示す略線図、第３図は同時
並列処理する際のデータ処理ステツプを示す略線
図、第４図は第１図のシステムバスに関連した構
成部分を示すブロツク図、第５図は第４図のタイ
ムスロツト割当部１６Ａの詳細構成を示すブロツ
ク図、第６図はそのタイムスロツト信号を示す信
号波形図、第７図は第４図のメモリアクセスコン
トロール部１６Ｂの詳細構成を示すブロツク図、
第８図は第７図のメモリアクセス手段１６Ｂ２ｊ
のさらに詳細な構成を示すブロツク図、第９図は
第８図の優先選択手段３１の詳細構成を示すブロ
ツク図、第１０図はその優先順位の説明に供する
図表、第１１図は第４図のメモリバンクイネーブ
ル信号発生部１６Ｃの詳細構成を示すブロツク
図、第１２図は第４図のメモリバンクMBjの詳
細構成を示すブロツク図、第１３〜第１６図は各
部の信号を示す信号波形図、第１７図は同時並列
処理する際のデータ処理手順を示す略線図であ
る。 １……システムバス、２……共有記憶装置、５
……フアイル蓄積装置、６……データ伝送装置、
７……画像読取プリント装置、８……画像情報圧
縮伸長装置、９……操作表示装置、１０……主制
御装置、１６……仲裁装置部、１６Ａ……タイム
スロツト割当部、１６Ｂ……メモリアクセスコン
トロール部、１６Ｃ……メモリバンクイネーブル
信号発生部、Ｐ０〜Ｐ７……プロセツサ、MB０
〜MB７……メモリバンク。
Claims (1)
- 【特許請求の範囲】 １ データを入力するデータ入力手段と、入力さ
れたデータ又は処理されたデータを表示する表示
手段と、上記入力されたデータ又は処理されたデ
ータを蓄積するフアイル蓄積手段と、上記各手段
とシステムバスを介して結合された共有記憶手段
とを少なくとも有し、上記データ入力手段によつ
て指定されたデータ処理を実行するデータ処理装
置において、 ａ それぞれ上記システムバスに結合されたプロ
セツサを有し、上記データ処理についての仕事
を分担し、当該分担した仕事を上記プロセツサ
を用いてそれぞれ実行する複数のサブシステム
と、 ｂ 上記システムバスにそれぞれ結合され、かつ
上記共有記憶手段を構成する複数のメモリバン
クと、 ｃ 上記各サブシステムのプロセツサが上記メモ
リバンクの１つを指定して上記システムバスを
通じてデータの送受をすべきことを内容とする
メモリ要求を出したとき、上記各メモリ要求に
対して上記それぞれ指定されたメモリバンクの
占有を許すイネーブル信号を発生する仲裁装置
部と を具え、上記仲裁装置部は、上記プロセツサ及び
メモリバンク間に送受されるデータを所定データ
量の区分データに区分すると共に、上記複数のメ
モリバンクに対してそれぞれ上記システムバスの
バスクロツクと同期するように形成されたタイム
スロツトを割当て、上記区分データを構成する単
位処理データを、メモリ要求によつて指定された
メモリバンクに割当てられた上記タイムスロツト
のタイミングで、上記システムバスを介して転送
すると共に、上記割当てられたタイムスロツトの
うちメモリ要求によつて指定されていないメモリ
バンクに対応するタイムスロツトのタイミング
で、メモリ要求によつて指定されたメモリバンク
についての上記単位処理データを上記システムバ
スを介して転送することにより、上記複数のプロ
セツサから同時に出されたメモリ要求についての
データの処理を上記システムバスのバスクロツク
と同期しながら上記区分データごとに順次同時並
列的に実行するようにしたことを特徴とするデー
タ処理装置。 ２ 上記複数のサブシステムには、互いに同じ仕
事を分担し合う２以上のサブシステムを含んでな
る特許請求の範囲第１項に記載のデータ処理装
置。 ３ 上記システムバスは、上記メモリ要求が出さ
れたメモリバンクのメモリ位置のアドレスを指定
するアドレスデータを転送するアドレスバスと、
上記アドレスデータによつて指定されたメモリ位
置に書込むべき書込データを転送する書込データ
バスと、上記アドレスデータによつて指定された
メモリ位置から読出した読出データを転送する読
出データバスとを含んでなる特許請求の範囲第１
項に記載のデータ処理装置。 ４ 上記プロセツサはマイクロプロセツサで構成
されてなる特許請求の範囲第１項に記載のデータ
処理装置。 ５ 上記メモリバンクはダイナミツクRAMで構
成されてなる特許請求の範囲第１項に記載のデー
タ処理装置。 ６ 上記タイムスロツトは、上記メモリバンクが
データを書込み、又はデータを読出す際に必要な
メモリサイクルより短い時間に選定されてなる特
許請求の範囲第１項に記載のデータ処理装置。 ７ 上記タイムスロツトは、上記プロセツサが上
記システムバスを介して読出したデータを当該プ
ロセツサの内部において処理する際に必要なデー
タ処理時間より短い時間に選定されてなる特許請
求の範囲第１項に記載のデータ処理装置。 ８ 上記仲裁装置部は、上記複数のメモリバンク
に対して割当てられたタイムスロツトに加えて、
何れのメモリバンクにも割当てられていないタイ
ムスロツトを形成し、この割当てられていないタ
イムスロツトのタイミングで、上記メモリ要求に
よつて指定されたメモリバンクについての上記単
位処理データを、上記システムバスを介して転送
するようにしてなる特許請求の範囲第１項に記載
のデータ処理装置。 ９ 上記仲裁装置部は、順次続くタイムスロツト
のうちメモリ要求によつて指定されていない空き
タイムスロツトが生じたとき、当該空きタイムス
ロツトに続く次の順序のタイムスロツトに割り当
てられているメモリバンクに対するメモリ要求の
実行を、当該空きタイムスロツトのタイミングに
おいて許可し、これにより前倒し機能を実行する
ようにしてなる特許請求の範囲第１項に記載のデ
ータ処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59279425A JPS61150058A (ja) | 1984-12-25 | 1984-12-25 | デ−タ処理装置 |
| CA000497467A CA1254662A (en) | 1984-12-24 | 1985-12-12 | Image data processor system and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59279425A JPS61150058A (ja) | 1984-12-25 | 1984-12-25 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61150058A JPS61150058A (ja) | 1986-07-08 |
| JPH0580697B2 true JPH0580697B2 (ja) | 1993-11-10 |
Family
ID=17610897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59279425A Granted JPS61150058A (ja) | 1984-12-24 | 1984-12-25 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61150058A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027157A (ja) * | 1988-06-24 | 1990-01-11 | Sharp Corp | 高速文書編集装置 |
| JPH05294343A (ja) * | 1992-04-16 | 1993-11-09 | Tomy Ltd | 組立て式コンテナ |
| JP5034652B2 (ja) * | 2007-04-25 | 2012-09-26 | 独立行政法人産業技術総合研究所 | モデム通信方法及びモデム装置 |
| US11385829B2 (en) * | 2019-08-05 | 2022-07-12 | Cypress Semiconductor Corporation | Memory controller for non-interfering accesses to nonvolatile memory by different masters, and related systems and methods |
-
1984
- 1984-12-25 JP JP59279425A patent/JPS61150058A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61150058A (ja) | 1986-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4928234A (en) | Data processor system and method | |
| US4110823A (en) | Soft display word processing system with multiple autonomous processors | |
| US4145739A (en) | Distributed data processing system | |
| JPH10326107A (ja) | サーボ制御方法およびサーボ制御システム | |
| JPH05205005A (ja) | ロジック・シミュレーション・マシン用ホスト・インタフェース | |
| JPH0217818B2 (ja) | ||
| US4839826A (en) | Affine conversion apparatus using a raster generator to reduce cycle time | |
| US3369221A (en) | Information handling apparatus | |
| JPH0580697B2 (ja) | ||
| JPH02170767A (ja) | メモリ増設方式 | |
| JPH0542703B2 (ja) | ||
| JPH0544698B2 (ja) | ||
| US20040027609A1 (en) | Image processing apparatus and image processing method | |
| CA1254662A (en) | Image data processor system and method | |
| JP3053196B2 (ja) | イメージデータのラスタ変換装置 | |
| JP3447820B2 (ja) | バスコントローラ | |
| JP3012748B2 (ja) | 計算機システム及び帳票編集出力装置 | |
| JPH10161618A (ja) | 複数表示装置を持つ情報処理システム | |
| JP3153257B2 (ja) | ファクシミリ装置 | |
| JPS5831437A (ja) | デ−タ受信装置 | |
| JP2003223428A (ja) | データ転送装置 | |
| JPH0375905B2 (ja) | ||
| JPH0724008B2 (ja) | 外部記憶装置 | |
| JPS61116387A (ja) | 画像デ−タ書込み方式 | |
| JPH0560849U (ja) | 画像記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |