JPH02172070A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH02172070A JPH02172070A JP63323315A JP32331588A JPH02172070A JP H02172070 A JPH02172070 A JP H02172070A JP 63323315 A JP63323315 A JP 63323315A JP 32331588 A JP32331588 A JP 32331588A JP H02172070 A JPH02172070 A JP H02172070A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- charge pump
- current
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は磁気ディスク装置における位相同期回路に関す
る。
る。
磁気ディスク装置等において、記録信号を再生し復調す
るときに用いら九でいる位相同期回路は、従来第６図に
示すブロック構成が一般的である。
るときに用いら九でいる位相同期回路は、従来第６図に
示すブロック構成が一般的である。
位相比較器１はディスクからの読み出しデータ信号７と
ＶＣＯ４が出力するｖＣ○クロック１２の位相を比較し
、読み出しデータ信号７の位相が■ＣＯクロック１２の
位相より進んでいる場合は、その時間だけＩＮＣ借号８
を出力し、その逆に、ＶＣＯクロック１２より遅れてい
る場合は、その時間だけＤＥＣ信号９を出力する。チャ
ージポンプ２は、このＩＮＣ信号８及びＤＥＣ信号９を
受け、ＩＮＣ信号８に応じてチャージ動作を、ＤＥＣ信
号９に応じてディスチャージ動作を行う。ループフィル
タ３は、チャージポンプ２の出力１０を積分平滑化し、
ＶＣＯ制御電圧１１を生成する。
ＶＣＯ４が出力するｖＣ○クロック１２の位相を比較し
、読み出しデータ信号７の位相が■ＣＯクロック１２の
位相より進んでいる場合は、その時間だけＩＮＣ借号８
を出力し、その逆に、ＶＣＯクロック１２より遅れてい
る場合は、その時間だけＤＥＣ信号９を出力する。チャ
ージポンプ２は、このＩＮＣ信号８及びＤＥＣ信号９を
受け、ＩＮＣ信号８に応じてチャージ動作を、ＤＥＣ信
号９に応じてディスチャージ動作を行う。ループフィル
タ３は、チャージポンプ２の出力１０を積分平滑化し、
ＶＣＯ制御電圧１１を生成する。
ＶＣＯ４は、ｖＣＯ制御電圧１１に対応した周波数のｖ
Ｃ○クロック１２を出力する。このように位相同期回路
が動作して、ｖＣＯクロック１２の位相を読み出しデー
タ信号７の位相に一致させる。
Ｃ○クロック１２を出力する。このように位相同期回路
が動作して、ｖＣＯクロック１２の位相を読み出しデー
タ信号７の位相に一致させる。
このようにして読み出しデータ信号７に同期させたＶＣ
Ｏクロック１２と遅延線５によりある一定時間遅らせた
読み出しデータ信号１３をデコーダ６に人力することに
より、読み出しデータ信号の復調を行う。
Ｏクロック１２と遅延線５によりある一定時間遅らせた
読み出しデータ信号１３をデコーダ６に人力することに
より、読み出しデータ信号の復調を行う。
次に遅延線１９の動作を第７図を用いて説明する。■Ｃ
Ｏクロック１２はデコーダ６に入力された後、２分周す
ることによりウィンド１４となる。
Ｏクロック１２はデコーダ６に入力された後、２分周す
ることによりウィンド１４となる。
ウィンド１４が開いている時（この場合は１１ ＨＩ＋
レベルの時）に人力された読み出しデータ信号１３が受
付けられて、復調される。
レベルの時）に人力された読み出しデータ信号１３が受
付けられて、復調される。
一般に磁気ディスク装置では、ディスク上での磁気干渉
などにより、読み出しデータ信号７のピークシフト現象
が起きる。このピークシフト現象を許容できる範囲をウ
ィンドマージンと呼び、磁気ディスク装置の性能を決定
する大きな要因となる。このウィンドマージンを最大に
する為には、デコーダ６に入力される読み出しデータ信
号１３が、ウィンド１４の中心で立上がるように遅延線
１９の遅延量をｖＣ○クロック１２の半周期時間にすれ
ば良い。
などにより、読み出しデータ信号７のピークシフト現象
が起きる。このピークシフト現象を許容できる範囲をウ
ィンドマージンと呼び、磁気ディスク装置の性能を決定
する大きな要因となる。このウィンドマージンを最大に
する為には、デコーダ６に入力される読み出しデータ信
号１３が、ウィンド１４の中心で立上がるように遅延線
１９の遅延量をｖＣ○クロック１２の半周期時間にすれ
ば良い。
しかし、実際には位相同期回路の性能によりＶＣＯクロ
ック１２と読み出しデータ信号７が完全に同期せず位相
ずれを生じることがあり、ウィンドマージンをロスする
ことがある。
ック１２と読み出しデータ信号７が完全に同期せず位相
ずれを生じることがあり、ウィンドマージンをロスする
ことがある。
従来は、この位相ずれを補正するために、遅延線１９に
タップ付きのものを使用し、遅延量を調整していた。こ
の方法では、遅延量を細く調整するために、遅延線は高
価なものが必要であった。
タップ付きのものを使用し、遅延量を調整していた。こ
の方法では、遅延量を細く調整するために、遅延線は高
価なものが必要であった。
上記従来技術は遅延線にタップ付きの高精度なものが必
要であり、コストの点で問題があった。
要であり、コストの点で問題があった。
本発明の目的は、上記位相ずれの補正を低コストで行う
ことができる位相同期回路を提供することにある。
ことができる位相同期回路を提供することにある。
上記目的を達成するために、チャージポンプのＩＮＣ電
流、ＤＥＣ電流の電流値を変化させる調整回路を設けた
ものである。
流、ＤＥＣ電流の電流値を変化させる調整回路を設けた
ものである。
チャージポンプのＩＮＣ電流値、ＤＥＣ電流値を調整す
ることにより、■ＣＯクロックを読み出しデータ信号に
対して、位相をずらして同期させることができる。それ
によって、デコーダに入力される読み出しデータ信号の
遅延量は固定としたまま、ウィンドをずらすことにより
、ウィンドマージンが最大となるように調整することが
できる。
ることにより、■ＣＯクロックを読み出しデータ信号に
対して、位相をずらして同期させることができる。それ
によって、デコーダに入力される読み出しデータ信号の
遅延量は固定としたまま、ウィンドをずらすことにより
、ウィンドマージンが最大となるように調整することが
できる。
以下、本発明の一実施例を図面を用いて説明する。
第１図は、本発明による位相同期回路の概略構成図であ
る。位相比較器１、ＩＮＣ，ＤＥＣ電流値を調整する電
流′：Ａ整回路１３を持つチャージポンプ２、ループフ
ィルタ３、ＶＣＯ４により、読み出しデータ信号７に■
Ｃ○クロック１２を同期させる。遅延回路５である一定
時間遅らせた読み出しデータ信号１３と同期させたｖｃ
ｏクロック１２をデコーダ６に入力することにより、読
み出しデータ信号の復調を行う。
る。位相比較器１、ＩＮＣ，ＤＥＣ電流値を調整する電
流′：Ａ整回路１３を持つチャージポンプ２、ループフ
ィルタ３、ＶＣＯ４により、読み出しデータ信号７に■
Ｃ○クロック１２を同期させる。遅延回路５である一定
時間遅らせた読み出しデータ信号１３と同期させたｖｃ
ｏクロック１２をデコーダ６に入力することにより、読
み出しデータ信号の復調を行う。
第２図を用いて、読み出しデータ信号とウィンドのタイ
ミングについて説明する。位相同期回路により、読み出
しデータ信号７に同期させたｖＣＯクロック１２は、デ
コーダ６で２分周され、ウィンド１４となる。読み出し
データ１３は、遅延回路５により読み出しデータ７を■
ＣＯクロック１２の半周期時間遅らせたもので、これに
よりウィンド１４の中心に、読み出しデータ信号の立上
りを設定できるため、ウィンドマージンが最大となる。
ミングについて説明する。位相同期回路により、読み出
しデータ信号７に同期させたｖＣＯクロック１２は、デ
コーダ６で２分周され、ウィンド１４となる。読み出し
データ１３は、遅延回路５により読み出しデータ７を■
ＣＯクロック１２の半周期時間遅らせたもので、これに
よりウィンド１４の中心に、読み出しデータ信号の立上
りを設定できるため、ウィンドマージンが最大となる。
しかし、実際には、位相同期回路の性能等により、読み
出しデータ信号１３は、ウィンド１４の中心にならない
ことがある。
出しデータ信号１３は、ウィンド１４の中心にならない
ことがある。
今、ウィンド１４が点線のように位相ずれしたとする。
この場合、遅延回路５の遅延量を変化させずに、チャー
ジポンプ２の電流調整回路１３により、ＩＮＣＮＣ電流
Ｃ電流の電流値を調整し、■Ｃ○クロック１２を少し位
相の進んだところに同期させて、ウィンド１４の中心に
読み出しデータ信号１３がくるようにする。
ジポンプ２の電流調整回路１３により、ＩＮＣＮＣ電流
Ｃ電流の電流値を調整し、■Ｃ○クロック１２を少し位
相の進んだところに同期させて、ウィンド１４の中心に
読み出しデータ信号１３がくるようにする。
第３図、第４図を用いて、本発明のチャージポンプの電
流調整回路１３について説明する。
流調整回路１３について説明する。
第３図は、電流調整用に可変Ｔ電流源を使用したチＡ・
−ジポンプであり、ＩＮＣ可変電流源１５、ＤＥＣ可変
電流源１６、ＩＮＣスイッチ１７、ＤＥ Ｃスイッチ１
８より構成さ才しる。
−ジポンプであり、ＩＮＣ可変電流源１５、ＤＥＣ可変
電流源１６、ＩＮＣスイッチ１７、ＤＥ Ｃスイッチ１
８より構成さ才しる。
位相比較器１（第１図）からのＩＮＣ信号８は、読み出
しデータ信号７と同時に立上り、同期させるＶ ＣＯク
ロックの半周期時間に相当する時間で立下がる。ＤＥＣ
信号９は、読み出しデータ信号７と同時に立上り、■Ｃ
Ｏクロック１２の立下りと同時に立下る。このＩＮＣ信
号８．ＤＥＣ信号９に応じてＩＮＣスイッチ１７、ＤＥ
Ｃスイッチ１８が○Ｎ、ＯＦＦを行い、ループフィルタ
３に対し、電流のチャージ・ディスチャージをする。
しデータ信号７と同時に立上り、同期させるＶ ＣＯク
ロックの半周期時間に相当する時間で立下がる。ＤＥＣ
信号９は、読み出しデータ信号７と同時に立上り、■Ｃ
Ｏクロック１２の立下りと同時に立下る。このＩＮＣ信
号８．ＤＥＣ信号９に応じてＩＮＣスイッチ１７、ＤＥ
Ｃスイッチ１８が○Ｎ、ＯＦＦを行い、ループフィルタ
３に対し、電流のチャージ・ディスチャージをする。
（信号１０）
第４図を用いて、出力電流値と■ＣＯクロックのイ・ｌ
相との関係を説明する。
相との関係を説明する。
ループフィルタ３は、チャージポンプ２の出力電流１０
を積分することから、■ｃｏクロック１２は、 Ｉ＋ＮｃＸＴｔ°ＩｂｘｃＸＴｚ の条件で同期状態となる。
を積分することから、■ｃｏクロック１２は、 Ｉ＋ＮｃＸＴｔ°ＩｂｘｃＸＴｚ の条件で同期状態となる。
Ｉ ＩＮ（：＞ ｒ ＤＢｃの場合、
Ｔ□＜Ｔ２
の関係となるから、■ＣＯクロック１２は、読み出しデ
ータ信号に対して、Ｔ２−Ｔ１の時間だけ遅れたところ
で同期することになる。
ータ信号に対して、Ｔ２−Ｔ１の時間だけ遅れたところ
で同期することになる。
逆に、■、Ｎｃく工。。の場合。
Ｔ １ ＞ Ｔ ２
の関係となるから、ＶＣＯクロック１２は、読み出しデ
ータ信号に対して、Ｔ、−Ｔ２の時間だけ進んだところ
で同期することになる。
ータ信号に対して、Ｔ、−Ｔ２の時間だけ進んだところ
で同期することになる。
以上のことから、ＩＮＣ電流、ＤＥＣ電流を調整するこ
とにより、ｖＣＯクロック１２の位相を制御できること
がわかる。
とにより、ｖＣＯクロック１２の位相を制御できること
がわかる。
第５図は、電流調整回路１３のＩＮＣ電流源１５、ＤＥ
Ｃ電流源１６の一実施例である。
Ｃ電流源１６の一実施例である。
同図においてＰＮＰ型トランジスタＱｌ、Ｑ２と可変抵
抗Ｒ３で構成でき、可変抵抗Ｒ３を変化させることによ
りＩＮＣ電流あるいはＤＥＣ電流を調整することができ
る。
抗Ｒ３で構成でき、可変抵抗Ｒ３を変化させることによ
りＩＮＣ電流あるいはＤＥＣ電流を調整することができ
る。
本発明によれば、読み出しデータ信号とウィンド間の位
相ずれの補正を高価なタップ付き遅延線を使用せずに、
可変抵抗等を使用するため安価に行うことができる。
相ずれの補正を高価なタップ付き遅延線を使用せずに、
可変抵抗等を使用するため安価に行うことができる。
また、タップを選択するような離散的な調整でなく、連
続的に位相を制御できるので、より精密な補正を行うこ
とができる。
続的に位相を制御できるので、より精密な補正を行うこ
とができる。
さらに、抵抗値を変化させることで位相制御ができるの
で、ｉｃ化や自動調整などに有利である。
で、ｉｃ化や自動調整などに有利である。
第１図は本発明による概略構成図、第２図は本発明の動
作を示すタイミングチャート、第３図は本発明の電流調
整回路を持つチャージポンプの一実施例の構成図、第４
図は本発明の一実施例の動作を・示すタイミングチャー
ト、第５図は可変電流源５．う一実施例の構成図、第６
図は従来の位相同期回路の構成図、第７図は従来の位相
同期回路の動作プと示すタイミングチャートである。 １３・・・電流調整回路 １５・・・可変ＩＮＣ電流源 １６・・可変ＤＥＣ電流源 晃 図 萬 午 図 （工ｒｔｖｃ ＞ ＩすＥＣ） Ｎｃ く １ｏｒ；ｃ ） Ｖｃａり杷り遅れる ＶＣｔＴ りＤ・ツク道む 第 団 ／３ 篤 図 篤 ン
作を示すタイミングチャート、第３図は本発明の電流調
整回路を持つチャージポンプの一実施例の構成図、第４
図は本発明の一実施例の動作を・示すタイミングチャー
ト、第５図は可変電流源５．う一実施例の構成図、第６
図は従来の位相同期回路の構成図、第７図は従来の位相
同期回路の動作プと示すタイミングチャートである。 １３・・・電流調整回路 １５・・・可変ＩＮＣ電流源 １６・・可変ＤＥＣ電流源 晃 図 萬 午 図 （工ｒｔｖｃ ＞ ＩすＥＣ） Ｎｃ く １ｏｒ；ｃ ） Ｖｃａり杷り遅れる ＶＣｔＴ りＤ・ツク道む 第 団 ／３ 篤 図 篤 ン
Claims (1)
- 【特許請求の範囲】 １、磁気記録装置に記録されたデータ信号を再生し復調
するときに用いる位相同期回路において、該位相同期回
路を構成するチャージポンプの流し出し（以後ＩＮＣと
称す）および引き込み（以後ＤＥＣと称す）電流を調整
する電流調整手段を設け、データ信号とウインド間の位
相ずれに応じて、電流値を調整することを特徴とする位
相同期回路。 ２、前記電流調整手段に可変電流源を用いたことを特徴
とする請求項１記載の位相同期回路。 ３、前記可変電流源をトランジスタと可変抵抗により構
成したことを特徴とする請求項２記載の位相同期回路。 ４、位相比較手段と、該位相比較手段の出力に応じてチ
ャージ・ディスチャージが制御されるチャージポンプ手
段と、該チャージポンプ手段の出力を平滑化するループ
フィルタ手段と、該ループフィルタ手段の出力に応じて
出力周波数を制御する電圧制御型発振手段とからなり、
前記位相比較手段はデータ信号と該電圧制御型発振手段
の出力を位相比較する位相同期回路において、 前記チャージポンプ手段がチャージ・ディスチャージ用
の２つの可変電流源手段を含むことを特徴とする位相同
期回路。 ５、請求項４記載の位相同期回路において、前記チャー
ジポンプ手段が、２つの前記可変電流源手段と、前記位
相比較手段の出力に応じてオン・オフする２つのスイッ
チ手段の直列接続からなる位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63323315A JPH02172070A (ja) | 1988-12-23 | 1988-12-23 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63323315A JPH02172070A (ja) | 1988-12-23 | 1988-12-23 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02172070A true JPH02172070A (ja) | 1990-07-03 |
Family
ID=18153416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63323315A Pending JPH02172070A (ja) | 1988-12-23 | 1988-12-23 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02172070A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008515344A (ja) * | 2004-09-30 | 2008-05-08 | ジーシーティー セミコンダクター インコーポレイテッド | シグマデルタベースのフェーズロックループ |
| JP2013031206A (ja) * | 2007-01-30 | 2013-02-07 | Mosaid Technologies Inc | 遅延ロックループ／フェーズロックループにおける移相処理 |
-
1988
- 1988-12-23 JP JP63323315A patent/JPH02172070A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008515344A (ja) * | 2004-09-30 | 2008-05-08 | ジーシーティー セミコンダクター インコーポレイテッド | シグマデルタベースのフェーズロックループ |
| JP2013031206A (ja) * | 2007-01-30 | 2013-02-07 | Mosaid Technologies Inc | 遅延ロックループ／フェーズロックループにおける移相処理 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6956418B2 (en) | Delay locked loop device | |
| EP0171022A2 (en) | Signal delay device | |
| JPS57160286A (en) | Time base correcting device | |
| US6968027B2 (en) | Digital PLL device and digital PBX using the same | |
| JP2995923B2 (ja) | 同期クロック発生回路 | |
| JPH0624315B2 (ja) | 移相器 | |
| EP1006660A2 (en) | Clock reproduction and identification apparatus | |
| US7561653B2 (en) | Method and apparatus for automatic clock alignment | |
| US20030227990A1 (en) | Method and apparatus for reducing data dependent phase jitter in a clock recovery circuit | |
| EP0181658B1 (en) | Synchronizing circuit for an oscillator | |
| US20030003888A1 (en) | Arrangement for generating a decoder clock signal | |
| KR100475029B1 (ko) | 영상신호의기록/재생시지연특성자동보정장치 | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| KR0183793B1 (ko) | 영상신호의 지연특성보정장치 | |
| JP3807470B2 (ja) | Ｐｌｌ回路 | |
| KR100498410B1 (ko) | 영상신호의 기록/재생시 지연 특성 자동 보정 장치 및 방법 | |
| JP2944494B2 (ja) | フエーズロックループ回路 | |
| JPH0267885A (ja) | ジッタキャンセル回路 | |
| KR920000166B1 (ko) | 디지탈 자기조절 클럭 재생회로 및 방식 | |
| JP2757363B2 (ja) | テレビの自動選局回路 | |
| SU922708A1 (ru) | Цифровой адаптивный синхронизатор | |
| JPH04343524A (ja) | Ｐｌｌ回路 | |
| JPH0290811A (ja) | 周波数位相同期回路 | |
| JPS63152224A (ja) | クロツク自動同期方式 |