JPH0217343Y2 - - Google Patents
Info
- Publication number
- JPH0217343Y2 JPH0217343Y2 JP1983005540U JP554083U JPH0217343Y2 JP H0217343 Y2 JPH0217343 Y2 JP H0217343Y2 JP 1983005540 U JP1983005540 U JP 1983005540U JP 554083 U JP554083 U JP 554083U JP H0217343 Y2 JPH0217343 Y2 JP H0217343Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- supply circuits
- output line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】
技術分野
本考案はデータレコーダ等の電気回路装置のチ
エツク回路に関するものである。
エツク回路に関するものである。
従来技術
データレコーダの電源、サーボ回路、消去機
能、各チヤンネルの記録再生増幅器等の良否を、
使用前にチエツクすることは既に行われている。
この種のチエツクは、セルフ・テスト又はセル
フ・チエツクと呼ばれ、チエツク内容に対応した
電圧をＡ／Ｄ変換（アナログ・デジタル変換）し
た後に、マイクロプロセツサ等で正常電圧範囲の
データと比較することによつて行われる。ところ
で、一般的なデータレコーダは例えば＋15V，＋
9.5V，＋5V，＋6V，−6V等の複数の電源回路を有
し、且つ多チヤンネル構成であるので、チヤツク
項目が多くなり、必然的にチヤツク回路が複雑に
なつた。
能、各チヤンネルの記録再生増幅器等の良否を、
使用前にチエツクすることは既に行われている。
この種のチエツクは、セルフ・テスト又はセル
フ・チエツクと呼ばれ、チエツク内容に対応した
電圧をＡ／Ｄ変換（アナログ・デジタル変換）し
た後に、マイクロプロセツサ等で正常電圧範囲の
データと比較することによつて行われる。ところ
で、一般的なデータレコーダは例えば＋15V，＋
9.5V，＋5V，＋6V，−6V等の複数の電源回路を有
し、且つ多チヤンネル構成であるので、チヤツク
項目が多くなり、必然的にチヤツク回路が複雑に
なつた。
考案の目的
そこで、本考案の目的は簡略化されたチエツク
回路を提供することにある。
回路を提供することにある。
考案の構成
上記目的を達成するための本考案は、実施例を
示す図面の符号を参照して説明すると、異なる電
圧を供給するための複数の電源回路を有する電気
回路装置の前記複数の電源回路をチエツクする回
路であつて、前記複数の電源回路の電圧を夫々検
出するために前記複数の電源回路に夫々接続され
ている複数の電圧検出ラインＡ，Ｂ，Ｃ，Ｄ，Ｅ
と、前記複数の電圧検出ラインＡ，Ｂ，Ｃ，Ｄ，
Ｅに夫々直列に接続され且つ所定の重みが付けら
れている複数の抵抗R1，R2，R3，R4，R5と、前
記複数の抵抗R1，R2，R3，R4，R5の出力端子に
共通に接続された共通出力ラインＦと、前記複数
の抵抗R1，R2，R3，R4，R5を夫々流れる電流の
合計に対応した電圧を前記共通出力ラインＦに得
るために前記共通出力ラインＦとグランドとの間
に接続された共通の抵抗Rzと、前記共通出力ラ
インＦの電圧の大小に基づいて前記複数の電源回
路の良否を判定する判定回路２２とを有し、且つ
前記複数の抵抗R1，R2，R3，R4，R5の重みが、
前記複数の電源回路の中の任意の１つの電源電圧
が許容範囲外になつた時に前記共通出力ラインＦ
の電圧が所定範囲外の値になるように設定されて
いることを特徴とする電気回路装置のチエツク回
路に係わるものである。
示す図面の符号を参照して説明すると、異なる電
圧を供給するための複数の電源回路を有する電気
回路装置の前記複数の電源回路をチエツクする回
路であつて、前記複数の電源回路の電圧を夫々検
出するために前記複数の電源回路に夫々接続され
ている複数の電圧検出ラインＡ，Ｂ，Ｃ，Ｄ，Ｅ
と、前記複数の電圧検出ラインＡ，Ｂ，Ｃ，Ｄ，
Ｅに夫々直列に接続され且つ所定の重みが付けら
れている複数の抵抗R1，R2，R3，R4，R5と、前
記複数の抵抗R1，R2，R3，R4，R5の出力端子に
共通に接続された共通出力ラインＦと、前記複数
の抵抗R1，R2，R3，R4，R5を夫々流れる電流の
合計に対応した電圧を前記共通出力ラインＦに得
るために前記共通出力ラインＦとグランドとの間
に接続された共通の抵抗Rzと、前記共通出力ラ
インＦの電圧の大小に基づいて前記複数の電源回
路の良否を判定する判定回路２２とを有し、且つ
前記複数の抵抗R1，R2，R3，R4，R5の重みが、
前記複数の電源回路の中の任意の１つの電源電圧
が許容範囲外になつた時に前記共通出力ラインＦ
の電圧が所定範囲外の値になるように設定されて
いることを特徴とする電気回路装置のチエツク回
路に係わるものである。
考案の作用効果
上記考案によれば、共通の抵抗Rzと重みが付
けられた複数の抵抗R1〜R5との組み合せ、共通
の抵抗Rzに流れる合計電流に基づいて電源回路
の異常を判定する。従つて、複数の電源回路に独
立に判定回路を設けることが不要になり、チエツ
ク回路の構成を簡単にすることが出来る。
けられた複数の抵抗R1〜R5との組み合せ、共通
の抵抗Rzに流れる合計電流に基づいて電源回路
の異常を判定する。従つて、複数の電源回路に独
立に判定回路を設けることが不要になり、チエツ
ク回路の構成を簡単にすることが出来る。
実施例
次に、第１図及び第２図を参照して本考案の実
施例に係わるチエツク回路を有するデータレコー
ダについて述べる。
施例に係わるチエツク回路を有するデータレコー
ダについて述べる。
第１図に於いて、１はデータレコーダ本体を原
理的に示すものであり、記録入力端子２、記録回
路３、記録ヘツド４、再生ヘツド５、再生回路
６、再生出力端子７、消去回路８、消去ヘツド
９、磁気テープ１０、一対のリール１１，１２、
キヤプスタン１３、ピンチローラ１４、サーボ回
路１５等を含んでいる。尚記録回路３はＡ／Ｄ変
換器、メモリ、増幅器等を含み、再生回路６はメ
モリ、Ａ／Ｄ変換器、増幅器等を含む。また各部
を動作させるために、＋15V，＋9.5V，＋5V，＋
6V，−6V、の電源（図示せず）を含む。
理的に示すものであり、記録入力端子２、記録回
路３、記録ヘツド４、再生ヘツド５、再生回路
６、再生出力端子７、消去回路８、消去ヘツド
９、磁気テープ１０、一対のリール１１，１２、
キヤプスタン１３、ピンチローラ１４、サーボ回
路１５等を含んでいる。尚記録回路３はＡ／Ｄ変
換器、メモリ、増幅器等を含み、再生回路６はメ
モリ、Ａ／Ｄ変換器、増幅器等を含む。また各部
を動作させるために、＋15V，＋9.5V，＋5V，＋
6V，−6V、の電源（図示せず）を含む。
このデータレコーダ１のセルフ・チエツク回路
は、電源電圧検出回路１６と、サーボ電圧検出回
路１７と、消去電流検出回路１８と、増幅器出力
検出回路１９と、各検出回路１６〜１９の出力を
順次に選択する入力切換器即ちマルチプレクサ２
０と、このマルチプレクサ２０の出力をアナロ
グ・デジタル変換するＡ／Ｄ変換器２１と、Ａ／
Ｄ変換器２１の出力と基準とを比較して各チエツ
ク項目の良否を判定するためのマイクロプロセツ
サから成る判定回路２２と、判定回路２２の結果
を表示する表示器２３とから成る。
は、電源電圧検出回路１６と、サーボ電圧検出回
路１７と、消去電流検出回路１８と、増幅器出力
検出回路１９と、各検出回路１６〜１９の出力を
順次に選択する入力切換器即ちマルチプレクサ２
０と、このマルチプレクサ２０の出力をアナロ
グ・デジタル変換するＡ／Ｄ変換器２１と、Ａ／
Ｄ変換器２１の出力と基準とを比較して各チエツ
ク項目の良否を判定するためのマイクロプロセツ
サから成る判定回路２２と、判定回路２２の結果
を表示する表示器２３とから成る。
電源電圧検出回路１６は、データレコーダ１の
複数の電源電圧を夫々検出するために各電源回路
に接続される第１〜第５の電圧検出ラインＡ，
Ｂ，Ｃ，Ｄ，Ｅと、これ等の検出ラインＡ〜Ｅに
夫々接続され且つ所定の重みが付けられている第
１〜第５の抵抗R1，R2，R3，R4，R5と、各抵抗
R1〜R5の共通出力ラインＦ、この共通出力ライ
ンＦとグランドとの間に接続された抵抗Rzとか
ら成る。そして、この実施例では第１の検出ライ
ンＡが第１の電圧V1（＋15V）の電源回路に接続
され、以下同様に第２、第３、第４及び第５の検
出ラインＢ，Ｃ，Ｄ，Ｅが第２の電圧V2（＋
9.5V）の電源、第３の電圧V3（＋5V）の電源、
第４の電圧V4（＋6V）の電源、第５の電圧V5（−
6V）の電源に夫々接続されている。また第１の
抵抗R1は75kΩ、第２の抵抗R2は30kΩ、第３の
抵抗R3は8.2kΩ、第４の抵抗R4は12kΩ、第５の
抵抗R5は16kΩ、出力レベル設定抵抗Rzは1kΩに
設定されている。
複数の電源電圧を夫々検出するために各電源回路
に接続される第１〜第５の電圧検出ラインＡ，
Ｂ，Ｃ，Ｄ，Ｅと、これ等の検出ラインＡ〜Ｅに
夫々接続され且つ所定の重みが付けられている第
１〜第５の抵抗R1，R2，R3，R4，R5と、各抵抗
R1〜R5の共通出力ラインＦ、この共通出力ライ
ンＦとグランドとの間に接続された抵抗Rzとか
ら成る。そして、この実施例では第１の検出ライ
ンＡが第１の電圧V1（＋15V）の電源回路に接続
され、以下同様に第２、第３、第４及び第５の検
出ラインＢ，Ｃ，Ｄ，Ｅが第２の電圧V2（＋
9.5V）の電源、第３の電圧V3（＋5V）の電源、
第４の電圧V4（＋6V）の電源、第５の電圧V5（−
6V）の電源に夫々接続されている。また第１の
抵抗R1は75kΩ、第２の抵抗R2は30kΩ、第３の
抵抗R3は8.2kΩ、第４の抵抗R4は12kΩ、第５の
抵抗R5は16kΩ、出力レベル設定抵抗Rzは1kΩに
設定されている。
今、各抵抗R1〜R5を通つてグランドに流れる
電流I1〜I5、また抵抗Rzに流れる合成電流をＩと
すれば、 V0＝RzＩ Ｉ＝I1＋I2＋I3＋I4＋I5 I1＝V1−V0／R1、I2＝V2−V0／R2、 I3＝V3−V0／R3、I4＝V4−V0／R4、 I5＝V5−V0／R5 の関係が成立するので、出力電圧V0は次式で示
される。
電流I1〜I5、また抵抗Rzに流れる合成電流をＩと
すれば、 V0＝RzＩ Ｉ＝I1＋I2＋I3＋I4＋I5 I1＝V1−V0／R1、I2＝V2−V0／R2、 I3＝V3−V0／R3、I4＝V4−V0／R4、 I5＝V5−V0／R5 の関係が成立するので、出力電圧V0は次式で示
される。
V0＝（V1／R1＋V2／R2＋V3／R3＋V4／R4＋V5／R5）／
（１／Rz＋１／R1＋１／R2＋１／R3＋１／R4＋１／R5）
各検出ラインＡ〜Ｅの電圧V1〜V5が標準値の
場合の出力電圧V0を求めると、V0≒0.952Vとな
る。そこで、本実施例では、この出力電圧V0が
マルチプレクサ２０を通つてＡ／Ｄ変換器２１に
入力し、ここでデジタル信号に変換されてマイク
ロプロセツサで構成された判定回路２２に入力
し、判定回路２２に内蔵されたメモリに予め書き
込まれている0.9V及び1.0Vの基準データとデジ
タル比較され、出力電圧V0が0.9〜1.0Vの範囲内
の場合には電源良の判定出力が表示器２３に送ら
れ、これが表示される。一方、出力電圧V0が
0.9V未満の場合及び1.0Vを越えた場合は電源不
良の判定出力が表示器２３に送られる。
（１／Rz＋１／R1＋１／R2＋１／R3＋１／R4＋１／R5）
各検出ラインＡ〜Ｅの電圧V1〜V5が標準値の
場合の出力電圧V0を求めると、V0≒0.952Vとな
る。そこで、本実施例では、この出力電圧V0が
マルチプレクサ２０を通つてＡ／Ｄ変換器２１に
入力し、ここでデジタル信号に変換されてマイク
ロプロセツサで構成された判定回路２２に入力
し、判定回路２２に内蔵されたメモリに予め書き
込まれている0.9V及び1.0Vの基準データとデジ
タル比較され、出力電圧V0が0.9〜1.0Vの範囲内
の場合には電源良の判定出力が表示器２３に送ら
れ、これが表示される。一方、出力電圧V0が
0.9V未満の場合及び1.0Vを越えた場合は電源不
良の判定出力が表示器２３に送られる。
ところが、第１の電圧V1が−30％変動すると
出力電圧V0は0.90640V、＋30％変動するとV0は
1.01291V、第２の電圧V2が−20％変動するとV0
は0.90387V、＋20％変動するとV0は1.00023V、第
３の電圧V3が−10％変動するとV0は0.90566V、＋
10％変動するとV0は0.99844V、第４の電圧V4が
−15％変動するとV0は0.89500V、＋15％変動する
とV0は1.00911V、第５の電圧V5が−15％変動す
るとV0は0.99484V、＋15％変動するとV0は
0.90926Vとなる。従つて、第１の電圧V1が略−
30％〜＋30％の範囲、第２の電圧V2が略−20％
〜＋20％の範囲、第３の電圧V3が略−10％〜＋
10％の範囲、第４の電圧V4が略−15％〜＋15％
の範囲、第５の電圧V5が略−15％〜＋15％の範
囲を越えるように変化すると、電源不良の判定結
果が得られる。尚一方の電源の電圧が増大し、同
時に他方の電源の電圧が減少すれば、打ち消し合
が生じて出力電圧V0が0.9〜1.0Vから外れるよう
に変化しない場合も生じる。しかし、２つの電源
回路が同時に異常になる確率及び一方の電圧が増
大し他方の電圧が減少するような異常が同時に生
じる確率は極めて少ないので、実際上殆んど問題
がない。
出力電圧V0は0.90640V、＋30％変動するとV0は
1.01291V、第２の電圧V2が−20％変動するとV0
は0.90387V、＋20％変動するとV0は1.00023V、第
３の電圧V3が−10％変動するとV0は0.90566V、＋
10％変動するとV0は0.99844V、第４の電圧V4が
−15％変動するとV0は0.89500V、＋15％変動する
とV0は1.00911V、第５の電圧V5が−15％変動す
るとV0は0.99484V、＋15％変動するとV0は
0.90926Vとなる。従つて、第１の電圧V1が略−
30％〜＋30％の範囲、第２の電圧V2が略−20％
〜＋20％の範囲、第３の電圧V3が略−10％〜＋
10％の範囲、第４の電圧V4が略−15％〜＋15％
の範囲、第５の電圧V5が略−15％〜＋15％の範
囲を越えるように変化すると、電源不良の判定結
果が得られる。尚一方の電源の電圧が増大し、同
時に他方の電源の電圧が減少すれば、打ち消し合
が生じて出力電圧V0が0.9〜1.0Vから外れるよう
に変化しない場合も生じる。しかし、２つの電源
回路が同時に異常になる確率及び一方の電圧が増
大し他方の電圧が減少するような異常が同時に生
じる確率は極めて少ないので、実際上殆んど問題
がない。
この実施例では第１〜第５の電圧V1〜V5の正
常範囲の割合が全部同一にならないように第１〜
第５の抵抗R1〜R5に重みがつけられているが、
正常範囲が同一になるように抵抗R1〜R5の重み
を設定してもよい。また重要度に応じて重みを変
えてもよい。
常範囲の割合が全部同一にならないように第１〜
第５の抵抗R1〜R5に重みがつけられているが、
正常範囲が同一になるように抵抗R1〜R5の重み
を設定してもよい。また重要度に応じて重みを変
えてもよい。
このデータレコーダはサーボ機能、消去機能、
増幅機能のチエツクも可能であり、使用に先立つ
てこれらのチエツクも行われる。即ち、これ等に
対応する電圧がマルチプレクサ２０で選択されて
Ａ／Ｄ変換器２１を通して判定回路２２に送られ
ここでメモリに記憶されている基準データと比較
され、その良否が判定される。尚、第１図ではデ
ータレコーダの１チヤンネル分のみが示されてい
るが、実際には多チヤンネル構成であるので、各
チヤンネルのチエツクを行う。
増幅機能のチエツクも可能であり、使用に先立つ
てこれらのチエツクも行われる。即ち、これ等に
対応する電圧がマルチプレクサ２０で選択されて
Ａ／Ｄ変換器２１を通して判定回路２２に送られ
ここでメモリに記憶されている基準データと比較
され、その良否が判定される。尚、第１図ではデ
ータレコーダの１チヤンネル分のみが示されてい
るが、実際には多チヤンネル構成であるので、各
チヤンネルのチエツクを行う。
判定回路２２は原理的には第２図に示す如く基
準データを記憶するメモリ等から成る基準回路２
４とこの基準回路２４から得られる基準データと
Ａ／Ｄ変換器２１から送られる例えば出力電圧
V0のようなデータとを比較する比較回路２５と
から成る。
準データを記憶するメモリ等から成る基準回路２
４とこの基準回路２４から得られる基準データと
Ａ／Ｄ変換器２１から送られる例えば出力電圧
V0のようなデータとを比較する比較回路２５と
から成る。
上述から明らかなように本実施例によれば、電
圧V1〜V5を得るための複数の電源に対応して複
数のチエツク回路を設けなくとも、電源の異常を
検出することが出来る。従つて、マルチプレクサ
２０及び判定回路２２の構成を簡略化することが
出来る。また、判定回路２２を構成するマイクロ
プロセツサのソフトの単純化が可能になる。
圧V1〜V5を得るための複数の電源に対応して複
数のチエツク回路を設けなくとも、電源の異常を
検出することが出来る。従つて、マルチプレクサ
２０及び判定回路２２の構成を簡略化することが
出来る。また、判定回路２２を構成するマイクロ
プロセツサのソフトの単純化が可能になる。
変形例
電源電圧の良否の判定を出力電圧V0と基準電
圧とのアナログ比較で行うようにしてもよい。ま
た抵抗Rzを省いた構成とし、出力ラインＦの後
段のインピーダンスを利用してもよい。また、
FM記録のデータレコーダ又はその他の電気回路
装置にも適用可能である。また、マルチプレクサ
２０、Ａ／Ｄ変換器２１、判定回路２２をデータ
レコーダ本体１に含まれているマルチプレクサ、
Ａ／Ｄ変換器、マイクロプロセツサと兼用するよ
うにしてもよい。
圧とのアナログ比較で行うようにしてもよい。ま
た抵抗Rzを省いた構成とし、出力ラインＦの後
段のインピーダンスを利用してもよい。また、
FM記録のデータレコーダ又はその他の電気回路
装置にも適用可能である。また、マルチプレクサ
２０、Ａ／Ｄ変換器２１、判定回路２２をデータ
レコーダ本体１に含まれているマルチプレクサ、
Ａ／Ｄ変換器、マイクロプロセツサと兼用するよ
うにしてもよい。
第１図は本考案の実施例に係わるデータレコー
ダを示すブロツク図、第２図は第１図の判定回路
を原理的に示すブロツク図である。 １６……電源電圧検出回路、２１……Ａ／Ｄ変
換器、２２……判定回路、２３……表示器、Ａ〜
Ｅ……電圧検出ライン、Ｆ……共通出力ライン、
R1〜R5……重みをつけられた抵抗、V0……出力
電圧。
ダを示すブロツク図、第２図は第１図の判定回路
を原理的に示すブロツク図である。 １６……電源電圧検出回路、２１……Ａ／Ｄ変
換器、２２……判定回路、２３……表示器、Ａ〜
Ｅ……電圧検出ライン、Ｆ……共通出力ライン、
R1〜R5……重みをつけられた抵抗、V0……出力
電圧。
Claims (1)
- 【実用新案登録請求の範囲】 異なる電圧を供給するための複数の電源回路を
有する電気回路装置の前記複数の電源回路をチエ
ツクする回路であつて、 前記複数の電源回路の電圧を夫々検出するため
に前記複数の電源回路に夫々接続されている複数
の電圧検出ラインＡ，Ｂ，Ｃ，Ｄ，Ｅと、 前記複数の電圧検出ラインＡ，Ｂ，Ｃ，Ｄ，Ｅ
に夫々直列に接続され且つ所定の重みが付けられ
ている複数の抵抗R1，R2，R3，R4，R5と、 前記複数の抵抗R1，R2，R3，R4，R5の出力端
子に共通に接続された共通出力ラインＦと、 前記複数の抵抗R1，R2，R3，R4，R5を夫々流
れる電流の合計に対応した電圧を前記共通出力ラ
インＦに得るために前記共通出力ラインＦとグラ
ンドとの間に接続された共通の抵抗Rzと、 前記共通出力ラインＦの電圧の大小に基づいて
前記複数の電源回路の良否を判定する判定回路２
２と を有し、且つ前記複数の抵抗R1，R2，R3，R4，
R5の重みが、前記複数の電源回路の中の任意の
１つの電源電圧が許容範囲外になつた時に前記共
通出力ラインＦの電圧が所定範囲外の値になるよ
うに設定されていることを特徴とする電気回路装
置のチエツク回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP554083U JPS59120482U (ja) | 1983-01-19 | 1983-01-19 | 電気回路装置のチエツク回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP554083U JPS59120482U (ja) | 1983-01-19 | 1983-01-19 | 電気回路装置のチエツク回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59120482U JPS59120482U (ja) | 1984-08-14 |
| JPH0217343Y2 true JPH0217343Y2 (ja) | 1990-05-15 |
Family
ID=30137129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP554083U Granted JPS59120482U (ja) | 1983-01-19 | 1983-01-19 | 電気回路装置のチエツク回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59120482U (ja) |
-
1983
- 1983-01-19 JP JP554083U patent/JPS59120482U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59120482U (ja) | 1984-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429641B1 (en) | Power booster and current measuring unit | |
| US20170328940A1 (en) | Insulation resistance measuring device and method | |
| US20070200831A1 (en) | Method and circuitry for self testing of connectivity of touch screen panel | |
| Terrell | Op Amps: Design, Application, and Troubleshooting | |
| US4203137A (en) | Dual mode read preamplifier with electrical short detector | |
| JPH0217343Y2 (ja) | ||
| JPH07326970A (ja) | Ａ／ｄ変換器及びａ／ｄ変換器のテスト方法 | |
| US5956197A (en) | System for reading magnetic information provided with a thermal asperity detector | |
| US6731448B2 (en) | Accurate resistance measurement for magnetoresistive head | |
| JP4582999B2 (ja) | 測定機器及び測定方法 | |
| JP3413300B2 (ja) | ボードの動作可視型解析装置 | |
| JPH0595414A (ja) | ケーブル断線検出方法 | |
| JP3003056B2 (ja) | 自己診断回路 | |
| JP3182253B2 (ja) | マイクロコンピュータ | |
| JPH05196678A (ja) | 電気回路試験装置 | |
| JP2827233B2 (ja) | 半導体試験装置 | |
| JPH0746128A (ja) | テスト回路内蔵型ｄ／ａ変換器 | |
| JP2528180Y2 (ja) | 磁気ディスク装置のタイムマージン評価装置 | |
| JPH0611506Y2 (ja) | 電線路の事故探査装置 | |
| JPS61164124A (ja) | 自己診断回路 | |
| JPS5935871Y2 (ja) | バ−グラフメ−タによる録音レベル調整装置 | |
| JPS6316973Y2 (ja) | ||
| JPH0435813Y2 (ja) | ||
| JPH0738586B2 (ja) | テスト回路 | |
| JPS59197869A (ja) | 信号源の電気量検出装置 |