JPH02174240A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02174240A JPH02174240A JP63329823A JP32982388A JPH02174240A JP H02174240 A JPH02174240 A JP H02174240A JP 63329823 A JP63329823 A JP 63329823A JP 32982388 A JP32982388 A JP 32982388A JP H02174240 A JPH02174240 A JP H02174240A
- Authority
- JP
- Japan
- Prior art keywords
- outer lead
- semiconductor device
- chip
- tape
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体装置の製造方法に関し、詳しくは、
いわゆるテープキャリア方式で提供されるＩＣチップを
基板等に実装する際にそのリード端子の曲がりが発生し
難いような半導体装置の製造方法に関する。
いわゆるテープキャリア方式で提供されるＩＣチップを
基板等に実装する際にそのリード端子の曲がりが発生し
難いような半導体装置の製造方法に関する。
［従来の技術］
第３図及び第４図は、テープキャリア方式で実装される
ＩＣチップを基板の表裏に実装して高密度実装化を図っ
た従来の半導体装置の製造方法の一例を示すものである
。
ＩＣチップを基板の表裏に実装して高密度実装化を図っ
た従来の半導体装置の製造方法の一例を示すものである
。
第３図、第４図に示すように、ポリイミド又はガラスイ
ボキシ材等からなるフレキシブルな厚さ３０〜１５０μ
ｍのキャリアテープ２０の表面にＣｕ箔をラミネートし
、その後、エツチングによりＩＣ基板ベースｌ上に、連
結するアウタリード端子２と、ＩＣ基板に搭載されるＩ
Ｃチップのリード端子が接続されるランド４、そして配
、ｌ１１５等のパターンを形成してＩＣ基板をテープ上
に造り、その両面にテープキャリア方式で提供される各
１個のＩＣチップを実装する。このＩＣチップの実装は
、ＩＣチップのリード端子をランド４に接合することで
行われ、この実装の後に、キャリアテープ２０からアウ
タリード端子２とともにＩＣチップが搭載されたＩＣ基
板を切り離して、アウタリード端子２を所定の形態に成
型した後に、例えば、半導体装置として組立てられるプ
リント基板側の端子に成型したアウタリード端子２を接
合してプリント基板に実装することで求める半導体装置
を製造している。
ボキシ材等からなるフレキシブルな厚さ３０〜１５０μ
ｍのキャリアテープ２０の表面にＣｕ箔をラミネートし
、その後、エツチングによりＩＣ基板ベースｌ上に、連
結するアウタリード端子２と、ＩＣ基板に搭載されるＩ
Ｃチップのリード端子が接続されるランド４、そして配
、ｌ１１５等のパターンを形成してＩＣ基板をテープ上
に造り、その両面にテープキャリア方式で提供される各
１個のＩＣチップを実装する。このＩＣチップの実装は
、ＩＣチップのリード端子をランド４に接合することで
行われ、この実装の後に、キャリアテープ２０からアウ
タリード端子２とともにＩＣチップが搭載されたＩＣ基
板を切り離して、アウタリード端子２を所定の形態に成
型した後に、例えば、半導体装置として組立てられるプ
リント基板側の端子に成型したアウタリード端子２を接
合してプリント基板に実装することで求める半導体装置
を製造している。
なお、第４図で示す、配線５に設けられた黒点で示す符
号１１の部分は、裏面側に設けられた配線５と同様な配
線を介して裏面側のランドと接続するために設けられた
スルーホールである。
号１１の部分は、裏面側に設けられた配線５と同様な配
線を介して裏面側のランドと接続するために設けられた
スルーホールである。
［解決しようとする課題］
このようにＩＣチップを両面実装することにより、この
半導体装置は、通常のプリント基板の表面実装に比して
、２倍の実装密度が得られるが、アウタリード端子２の
厚さは、通常、３５〜７５μｍの銅箔（Ｃｕ箔）である
ため、キャリアテープから切り離されると、たとえ成型
したとしても、成型後も曲がり易く、曲がったものは、
プリント基板側の接続端子への位置合わせやアウタリー
ド端子の接合個所の修正などを行うことが必要になり、
その組立て時の作業性が悪い。さらに、不良ＩＣチップ
の交換などのときには、アウタリード端子が曲がり易い
ので、同様に作業性がよくない欠点がある。
半導体装置は、通常のプリント基板の表面実装に比して
、２倍の実装密度が得られるが、アウタリード端子２の
厚さは、通常、３５〜７５μｍの銅箔（Ｃｕ箔）である
ため、キャリアテープから切り離されると、たとえ成型
したとしても、成型後も曲がり易く、曲がったものは、
プリント基板側の接続端子への位置合わせやアウタリー
ド端子の接合個所の修正などを行うことが必要になり、
その組立て時の作業性が悪い。さらに、不良ＩＣチップ
の交換などのときには、アウタリード端子が曲がり易い
ので、同様に作業性がよくない欠点がある。
この発明は、このようなアウタリード端子に剛性がなく
、作業性が悪いという従来技術の問題点を解決するもの
であって、アウタリード端子が曲がり難く、組立て等に
おける作業性のよい半導体装置の製造方法を提供するこ
とを目的とする。
、作業性が悪いという従来技術の問題点を解決するもの
であって、アウタリード端子が曲がり難く、組立て等に
おける作業性のよい半導体装置の製造方法を提供するこ
とを目的とする。
［課題を解決するための手段］
このような目的を達成するためのこの発明の半導体装置
の製造方法の構成は、ＩＣキャリアテープのテープ面に
接続端子等のパターンとともに形成されるリード端子の
層とこのリード端子の層を補強する補強層とからなる少
なくとも２層で構成されたアウタリード端子を形成する
アウタリード形成工程と、ＩＣチップをテープ面に実装
するＩＣチップ実装工程と、テープ面に実装されたＩＣ
チップをアウタリード端子を含めてＩＣキャリアテープ
から切離す切離し工程とを備えるものである。
の製造方法の構成は、ＩＣキャリアテープのテープ面に
接続端子等のパターンとともに形成されるリード端子の
層とこのリード端子の層を補強する補強層とからなる少
なくとも２層で構成されたアウタリード端子を形成する
アウタリード形成工程と、ＩＣチップをテープ面に実装
するＩＣチップ実装工程と、テープ面に実装されたＩＣ
チップをアウタリード端子を含めてＩＣキャリアテープ
から切離す切離し工程とを備えるものである。
［作用コ
このように、アウタリード端子の部分に、配線より厚さ
のある、例えばｓＣｕ箔をラミネートすることで補強層
を形成して剛性を持たせるこ七で、アウタリード端子の
曲がり、破損を防止することができ、プリント基板等に
実装する場合の作業性を向トさせることができる。また
、ＩＣを交換するような作業のときには、補修が容易に
できる。
のある、例えばｓＣｕ箔をラミネートすることで補強層
を形成して剛性を持たせるこ七で、アウタリード端子の
曲がり、破損を防止することができ、プリント基板等に
実装する場合の作業性を向トさせることができる。また
、ＩＣを交換するような作業のときには、補修が容易に
できる。
なお、この場合、補強層を形成する他の手段として、Ｃ
Ｕ箔層のアウタリード端子にリードフレームを接合して
も同様な効果が得られる。
Ｕ箔層のアウタリード端子にリードフレームを接合して
も同様な効果が得られる。
［実施例］
以下、この発明の一実施例について図面を参照して詳細
に説明する。
に説明する。
第１図（ａ）及び（ｂ）は、この発明の半導体装置の製
造法を適用した一実施例のテープキャリア方式でＩＣが
実装される半導体装置の製造方法の説明図であり、第２
図（ａ）及び（ｂ）は、その他の一実施例のテープキャ
リア方式でＩＣが実装される半導体装置の製造方法の説
明図である。
造法を適用した一実施例のテープキャリア方式でＩＣが
実装される半導体装置の製造方法の説明図であり、第２
図（ａ）及び（ｂ）は、その他の一実施例のテープキャ
リア方式でＩＣが実装される半導体装置の製造方法の説
明図である。
第１図において、ポリイミド材の厚さ５０〜１５０μｍ
のテープ内にあるＩＣ基板ベース１にアウタリード端子
孔１０を金型で打ち抜き後、そのキャリアテープ２０の
両面に厚さ約３５μｍの第１のＣｕ箔を、ランド４．配
線５を形成する範囲を含めてほぼ全面的にラミネートし
、さらにランド４．配線５を形成する範囲を含めずに、
アウタリード端子孔１０の部分をカバーするように厚さ
７０〜１５０μｍの第２のＣｕ箔をキャリアテープ２０
の一方の面（片面）のみにラミネートする。
のテープ内にあるＩＣ基板ベース１にアウタリード端子
孔１０を金型で打ち抜き後、そのキャリアテープ２０の
両面に厚さ約３５μｍの第１のＣｕ箔を、ランド４．配
線５を形成する範囲を含めてほぼ全面的にラミネートし
、さらにランド４．配線５を形成する範囲を含めずに、
アウタリード端子孔１０の部分をカバーするように厚さ
７０〜１５０μｍの第２のＣｕ箔をキャリアテープ２０
の一方の面（片面）のみにラミネートする。
２つのＣｕ箔をラミネートした後に、まず、ＩＣ基板ベ
ース１上のランド４及び配線５にドリリングによりスル
ーホール１１（第４図参照）を開け、これにスルーホー
ルメツキを行う。そして、エツチング工程によりＩＣ基
板ベース１の両面にランド４とＣｕ箔配線５を、また、
片面にはアウタリード端子２を形成する。
ース１上のランド４及び配線５にドリリングによりスル
ーホール１１（第４図参照）を開け、これにスルーホー
ルメツキを行う。そして、エツチング工程によりＩＣ基
板ベース１の両面にランド４とＣｕ箔配線５を、また、
片面にはアウタリード端子２を形成する。
このように、２つのＣｕ箔をラミネートしたテープ面を
エツジング工程によりエツジングすると、第１のＣｕ箔
により、第１図の（ａ）に示す、ランド４と、配線５（
第４図参照）、そしてアウタリードリード端子２が形成
され、同時に、アウタリードリード端子２には、第２の
Ｃｕ箔によりアウタリードリード端子２に対する補強層
３が形成されている。
エツジング工程によりエツジングすると、第１のＣｕ箔
により、第１図の（ａ）に示す、ランド４と、配線５（
第４図参照）、そしてアウタリードリード端子２が形成
され、同時に、アウタリードリード端子２には、第２の
Ｃｕ箔によりアウタリードリード端子２に対する補強層
３が形成されている。
ここで、ラミネートする際の第１のＣｕ箔と第２のＣｕ
箔と接合は、ＳｎあるいはＰｂ５ｎ材を用いたろう付け
による。なお、前記の場合、第２のＣｕ箔は、同図（ｂ
）に示すように、ランド４としてＩＣチップ７のリード
端子９が接合される領域を残してラミネートされること
になる。
箔と接合は、ＳｎあるいはＰｂ５ｎ材を用いたろう付け
による。なお、前記の場合、第２のＣｕ箔は、同図（ｂ
）に示すように、ランド４としてＩＣチップ７のリード
端子９が接合される領域を残してラミネートされること
になる。
また、配線５の部分は、各配線等を絶縁するためにレジ
ン８によるカバーを施し、ＩＣリード端子９との接合部
とアウタリード端子２とには接合を容易にするためＡ
ｕ、 Ｓ ｎｓ Ｐ ｂ Ｓ ｎ等の電導性非鉄金属の
層によりカバーしておくものである。
ン８によるカバーを施し、ＩＣリード端子９との接合部
とアウタリード端子２とには接合を容易にするためＡ
ｕ、 Ｓ ｎｓ Ｐ ｂ Ｓ ｎ等の電導性非鉄金属の
層によりカバーしておくものである。
このような製造工程により形成されたＩＣ基板ベースｉ
Ｌの配置ｉ１５のＣｕ箔厚さは約３５μｍであり、アウ
タリード端子２はＣｕ箔が補強層３を加えた二層構造と
なり、その厚さは１００μｍ以ｌ−にできる。そこで、
その剛性も従来品のアウタリード端子より大きい。
Ｌの配置ｉ１５のＣｕ箔厚さは約３５μｍであり、アウ
タリード端子２はＣｕ箔が補強層３を加えた二層構造と
なり、その厚さは１００μｍ以ｌ−にできる。そこで、
その剛性も従来品のアウタリード端子より大きい。
次の工程では、ＩＣチップ７が基板ベース１の両面に実
装される。この実装は、従来と同様に、各ＩＣチップ７
のリード端子９をそれぞれ基板ベースｌの両面に設けら
れたランド４にそれぞれ接合することで行われる。
装される。この実装は、従来と同様に、各ＩＣチップ７
のリード端子９をそれぞれ基板ベースｌの両面に設けら
れたランド４にそれぞれ接合することで行われる。
次に、両面に、ＩＣチップ７が実装されたＩＣ基板ベー
ス１がアウタリード端子２とともにキャリアテープ２０
から切り離されて切出される。そして、第１図の（ｂ）
に示すように、アウタリード端子２は、実装されるプリ
ント基板の端子に接合するに適した形状に成型されて、
切出されたＩＣが半導体装置のプリント基板等に実装さ
れ、半導体装置が組立てられることになる。
ス１がアウタリード端子２とともにキャリアテープ２０
から切り離されて切出される。そして、第１図の（ｂ）
に示すように、アウタリード端子２は、実装されるプリ
ント基板の端子に接合するに適した形状に成型されて、
切出されたＩＣが半導体装置のプリント基板等に実装さ
れ、半導体装置が組立てられることになる。
第２図は、他の実施例であって、ポリイミドで造られた
キャリアテープ上のＩＣＣ基板ペースの両面に、厚さ約
３５μｍのＣｕ箔をラミネートし、これをエツチング工
程により、配線５、アウタリード端子２等を成型した後
に、■ｃリード端子９をランド４にボンディングしてＩ
Ｃチップを実装する。
キャリアテープ上のＩＣＣ基板ペースの両面に、厚さ約
３５μｍのＣｕ箔をラミネートし、これをエツチング工
程により、配線５、アウタリード端子２等を成型した後
に、■ｃリード端子９をランド４にボンディングしてＩ
Ｃチップを実装する。
このように、先にＩＣチップを基板ベース１に実装して
おき、この杖態において、次に、ＦｅＮｉ合金又はＣｕ
合金で製造されたリードフレーム６にアウタリード端子
２に対して、高融点の金属ろう材、例えば、Ａｇｔ Ａ
ｕｔ Ｐｂ５ｎ等のろう材を用いて接合する。この作業
後に、ＩＣチップを含めてアウタリード端子２をキャリ
アテープ２０から切り離して、リードフレーム６で補強
されたアウタリード端子２を成型後、プリント基板に実
装する。
おき、この杖態において、次に、ＦｅＮｉ合金又はＣｕ
合金で製造されたリードフレーム６にアウタリード端子
２に対して、高融点の金属ろう材、例えば、Ａｇｔ Ａ
ｕｔ Ｐｂ５ｎ等のろう材を用いて接合する。この作業
後に、ＩＣチップを含めてアウタリード端子２をキャリ
アテープ２０から切り離して、リードフレーム６で補強
されたアウタリード端子２を成型後、プリント基板に実
装する。
このようにすれば、組立て時にあっても、また、修正時
にはんだこてでプリント基板のリード端子或いはアウタ
リード端子に接触しても破損することはなく、作業性を
向上させることができる。
にはんだこてでプリント基板のリード端子或いはアウタ
リード端子に接触しても破損することはなく、作業性を
向上させることができる。
このように、キャリアテープ上に形成されたアウタリー
ド端子をＣｕ箔等により２層構造にして、その剛性を大
とした結果、ＩＣ組立て或いはプリント基板への実装上
、従来、多がったアウタリ−ド端子の曲がり、折れ、ラ
ンドへの位置合わせ不良及び不良ＩＣの交換トラブルな
どの問題を減少させることができ、作文性及び製品の信
頼性を向トさせることができる。
ド端子をＣｕ箔等により２層構造にして、その剛性を大
とした結果、ＩＣ組立て或いはプリント基板への実装上
、従来、多がったアウタリ−ド端子の曲がり、折れ、ラ
ンドへの位置合わせ不良及び不良ＩＣの交換トラブルな
どの問題を減少させることができ、作文性及び製品の信
頼性を向トさせることができる。
以上、実施例では、アウタリード端子に対する補強層を
設けるに当たって、Ｃｕ箔をラミネートする場合と、リ
ードフレームを接合する場合を挙げているが、補強の仕
方はこのような例に限定されるものではなく、また、ア
ウタリード端子に対する補強層も１層に限定されるもの
ではない。
設けるに当たって、Ｃｕ箔をラミネートする場合と、リ
ードフレームを接合する場合を挙げているが、補強の仕
方はこのような例に限定されるものではなく、また、ア
ウタリード端子に対する補強層も１層に限定されるもの
ではない。
［発明の効果］
以上のように、この発明にあっては、アウタリード端子
の部分に、配線より厚さのある、例えば、Ｃｕ箔をラミ
ネートすることで補強層を形成して剛性を持たせること
で、アウタリード端子の曲がり、破損を防止することが
でき、プリント基板等に実装する場合の作業性を向上さ
せることができる。また、ＩＣを交換するような作業の
ときには、補修が容易にできる。なお、この場合、補強
層を形成する他の手段として、Ｃｕ箔層のアウタリード
端子にリードフレームを接合しても同様な効果が得られ
る。
の部分に、配線より厚さのある、例えば、Ｃｕ箔をラミ
ネートすることで補強層を形成して剛性を持たせること
で、アウタリード端子の曲がり、破損を防止することが
でき、プリント基板等に実装する場合の作業性を向上さ
せることができる。また、ＩＣを交換するような作業の
ときには、補修が容易にできる。なお、この場合、補強
層を形成する他の手段として、Ｃｕ箔層のアウタリード
端子にリードフレームを接合しても同様な効果が得られ
る。
【図面の簡単な説明】
第１図（ａ）及び（ｂ）は、この発明の半導体装置の製
造法を適用した一実施例のテープキャリア方式でＩＣが
実装される半導体装置の製造方法の説明図、第２図（ａ
）及び（ｂ）は、その他の−・実施例のテープキャリア
方式でＩＣが実装される半導体装置の製造方法の説明図
、第３図及び第４図は、従来のテープキャリア方式にお
ける平面図及び断面図である。 １・・・基板ベース、 ２・・・アウタリード端子
、３・・・補強層（第２のＣｕ箔）、 ４・・・ランド、５・・配線、６・・・リードフレーム
、７・・・ＩＣチップ、８・・・レジン、９・・・ＩＣ
のリード端子、１０・・・アウタリード端Ｔ孔、１１・
・・スルーホール。 特許出願人 日立マクセル株式会社 代理人 弁理士 梶 山 信 是
造法を適用した一実施例のテープキャリア方式でＩＣが
実装される半導体装置の製造方法の説明図、第２図（ａ
）及び（ｂ）は、その他の−・実施例のテープキャリア
方式でＩＣが実装される半導体装置の製造方法の説明図
、第３図及び第４図は、従来のテープキャリア方式にお
ける平面図及び断面図である。 １・・・基板ベース、 ２・・・アウタリード端子
、３・・・補強層（第２のＣｕ箔）、 ４・・・ランド、５・・配線、６・・・リードフレーム
、７・・・ＩＣチップ、８・・・レジン、９・・・ＩＣ
のリード端子、１０・・・アウタリード端Ｔ孔、１１・
・・スルーホール。 特許出願人 日立マクセル株式会社 代理人 弁理士 梶 山 信 是
Claims (4)
- （１）ＩＣキャリアテープのテープ面に接続端子等のパ
ターンとともに形成されるリード端子の層とこのリード
端子の層を補強する補強層とからなる少なくとも２層で
構成されたアウタリード端子を形成するアウタリード形
成工程と、ＩＣチップを前記テープ面に実装するＩＣチ
ップ実装工程と、前記テープ面に実装された前記ＩＣチ
ップを前記アウタリード端子を含めて前記ＩＣキャリア
テープから切離す切離し工程とを備えることを特徴とす
る半導体装置の製造方法。 - （２）アウタリード形成工程は、ＩＣキャリアテープの
テープ面に接続端子等のパターンとともにリード端子を
形成するリード形成段階と、前記リード端子に補強層を
接合して形成する補強層形成段階とからなり、ＩＣチッ
プ実装工程はこの補強層形成段階の前又は後においてＩ
Ｃチップを前記テープ面に実装するものであり、切離し
工程は前記補強層が形成された後に前記テープ面に実装
された前記ＩＣチップを補強された前記アウタリード端
子を含めて前記ＩＣキャリアテープから切離すものであ
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - （３）補強層が接合されたアウタリード端子の全体の層
の厚さ合計が１００μｍ以上であることを特徴とする請
求項１又は２記載の半導体装置の製造方法。 - （４）接合層は、Ｆｅ−Ｎｉ合金或いはＣｕ合金のリー
ドフレームが用いられ、これが高融点のロウ材でリード
端子に接合されることを特徴とする請求項３記載の記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329823A JPH02174240A (ja) | 1988-12-27 | 1988-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329823A JPH02174240A (ja) | 1988-12-27 | 1988-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02174240A true JPH02174240A (ja) | 1990-07-05 |
Family
ID=18225629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63329823A Pending JPH02174240A (ja) | 1988-12-27 | 1988-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02174240A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0320051A (ja) * | 1989-03-20 | 1991-01-29 | Seiko Epson Corp | 半導体装置 |
| JPH04116860A (ja) * | 1990-09-06 | 1992-04-17 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-12-27 JP JP63329823A patent/JPH02174240A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0320051A (ja) * | 1989-03-20 | 1991-01-29 | Seiko Epson Corp | 半導体装置 |
| JPH04116860A (ja) * | 1990-09-06 | 1992-04-17 | Hitachi Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100437436B1 (ko) | 반도체패키지의제조법및반도체패키지 | |
| KR100346630B1 (ko) | 리드프레임과그제조방법 | |
| KR100339252B1 (ko) | 땜납범프(bump)를갖춘반도체장치및그의제조방법 | |
| US7045393B2 (en) | Method for manufacturing circuit devices | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2004319996A (ja) | 半導体パッケージ、その製造方法、および、これに使用するリードフレーム | |
| JPH02174240A (ja) | 半導体装置の製造方法 | |
| CN115226304B (zh) | 电路板及其制造方法 | |
| JPH04127564A (ja) | リードフレームの製造方法 | |
| KR100396869B1 (ko) | 연성인쇄회로기판의 접합방법 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JPH077033A (ja) | 電子部品搭載装置の製造方法 | |
| JPS61284991A (ja) | アルミニウム／銅複合箔張基板の回路形成法 | |
| JPS59124794A (ja) | 電子回路基板の製造方法 | |
| JP3196758B2 (ja) | リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法 | |
| JP2006128249A (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JP2705297B2 (ja) | 高強度ｔａｂ用テープキャリア | |
| JP4655300B2 (ja) | リードフレーム | |
| JP2526592Y2 (ja) | Ｉｃモジュール | |
| JP3233294B2 (ja) | プリント配線板及びその製造方法 | |
| JPH05167242A (ja) | フレキシブル回路基板の接合方法 | |
| JPH064580Y2 (ja) | 電子回路装置 |