JPS61284991A - アルミニウム/銅複合箔張基板の回路形成法 - Google Patents

アルミニウム/銅複合箔張基板の回路形成法

Info

Publication number
JPS61284991A
JPS61284991A JP12523285A JP12523285A JPS61284991A JP S61284991 A JPS61284991 A JP S61284991A JP 12523285 A JP12523285 A JP 12523285A JP 12523285 A JP12523285 A JP 12523285A JP S61284991 A JPS61284991 A JP S61284991A
Authority
JP
Japan
Prior art keywords
aluminum
copper
pattern
resist
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12523285A
Other languages
English (en)
Inventor
辰夫 中野
和男 加藤
新一郎 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denki Kagaku Kogyo KK filed Critical Denki Kagaku Kogyo KK
Priority to JP12523285A priority Critical patent/JPS61284991A/ja
Publication of JPS61284991A publication Critical patent/JPS61284991A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は混成集積回路用基板製造におけるエツチングに
よる回路形成法に関し、特にアルミニウム/銅複合箔張
り基板の回路形成法に関するものである。
(従来の技術) 最近アルミニウム/銅複合箔張基板を用いて、アルミニ
ウムと銅の両方の金属が露出した回路を形成しこのアル
ミニウム部を半導体のワイヤボンディングポストに用い
網部分を半田付や回路に用いた混成集積回路用基板が開
発されている(特開昭58−48432号公報)。この
場合、例えば第4図および第5図に示すとおり、アルミ
ニウム5を最上層に有する基板の時、回路形成は完成品
パターンでアルミニウム5の必要な部分に耐アルカリレ
ジスト3をかけて選択アルミニウムエツチングを行ない
、次いで完成品パターンで@2の必要な部分に耐酸レゾ
スト9を設は銅2を選択的にエツチングして行っていた
。
(発明が解決しようとする問題点) しかし、上記方法において、アルミニウムパターンと銅
パターンとの接合部がある様な場合には比較例第4図(
b)および第5図(bJに示す様に銅回路形成用耐酸レ
ジスト9は、アルミニウム5部位に重畳するよう設けら
れる。しかじ銅2とアルミニウム5は段差があるため、
印刷法では銅パターンとアルミニウムパターンの接合部
10に耐酸レジスト9が印刷しに<<、シばしばレゾス
トインクが入らず該接合部10がエツチングにより切断
するという欠点があった。この様な現象は第4図(b)
および第5図(b)のパターンの様に最上層の金属箔(
第4図および第5図でアルミニウム5)によって下層の
金属箔(同図で鋼2)が取り囲まれた場合や最上層の金
属箔が厚い時に起こり易くスクリーン印刷はもとより、
ドライフィルムを用いたパターン形成でも、この段差部
にうまくフィルムがラミネートされず、エツチングによ
り欠陥部6が出来て接合部10が切断したり、細くなっ
たりするという欠点があった。
本発明はかかる欠点を解決したものであり、段差のない
回路パターン面にエツチングレジストを設けることによ
りアルミニウム/銅複合剤の接合部に欠陥部が生じるの
を防ぎ、実装後の半導体機能として何んら支障のない回
路形成法を提供するものである。
(問題点を解決するだめの手段) すなわち本発明は、アルミニウム/m複合箔張を用いて
回路パターンを形成する製法において、最終回路パター
ン部分全体にレジストを設け、アルミニウム/m複合箔
張結部3 グする第1工程、次に前記レジストヲ除去する第2工程
、前記最終回路パターンの1部にレジストを設ける第3
工程、前記最終回路パターンの最上層金属箔のみをエツ
チング剤で選択エツチングする第4工程からなることを
特徴とするアルミニウム/m複合箔張基板の回路形成法
である。
以下図面により本発明の回路パターン形成について説明
する。第3図は回路パターン形成をする前の基板材料で
あり、基板ベース材料7、絶縁層4の上層にはアルミニ
ウム5と鋼2とからなる複合箔が接着されている。本発
明は、この基板材料を用いて第1図および第2図に示す
(a)、 (b)、 (C)および(dlの順に従って
、先ず最終的に希望する回路パターン部分全体にレジス
ト8を設けてエツチング剤でエツチングして、アルミニ
ウム/銅複合剤1の金属回路パターンを形成させる。次
いでレジスト8を除去し、前記回路パターンの最上層に
所望の金属箔パターン部位を形成する部分に耐アルカリ
レジスト3を設ける。この場合耐アルカリレジスト3は
所望のパターン幅より大きく形成すると次のエツチング
剤でエツチングの時にパターンのエツジが保護されるた
め、パターン精度が向上できるので好ましい。次に最上
層の金属箔のみをエツチング剤で選択エツチングするこ
とで下層の金属箔の回路を形成させる。更に耐アルカリ
レゾスト3を除去することによりアルミニウム5と銅2
の両方の金属が露出した回路が形成できる。
また、第1図および第2図に示した基板材料は、アルミ
ニウム/銅複合剤1のアルミニウム5が最上層となって
いるが、銅2が最上層となっても何んら支障はなく、用
途によって選択すればよい。
本発明に用いるアルミニウム/銅複合箔は、アルミニウ
ム箔と銅箔を接合したクララr箔又はアルミニウム箔上
に銅をメッキした箔、あるいはアルミニウムー箔に亜鉛
、銅を順次メッキしたものでもよい。本発明の回路形成
法は、上記のアルミニウム/銅複合剤であれば肉厚は限
定するものではないが、好ましくは最上層の金属層とな
るアルミニウム層もしくは銅層が厚くなった時に有効で
あり、例えばその厚みが25μm以上である。この様に
厚い金属箔が要望される理由の1つに混成集積回路のパ
ワー化に基づく大電流回路化が挙げられる。
また本発明における基板のベース材としては特に限定は
なく、一般にプリント基板に用いられる、紙フェノール
樹脂、ガラスエポキシ樹脂、更には絶縁層を有する金属
板などが用いられる。
さらに本発明に用いられるエツチング剤は、アルミニウ
ムと銅との両方に選択エツチング性がないもの、また、
アルミニウム、銅とに選択的性質のある2種類のエツチ
ング剤のいづれであってもよい。耐酸耐アルカリレジス
ト、耐酸レジストおよび耐アルカリレジストの用い方は
エツチング剤との組合せにおいて決定されるものであり
、その種類は構わない。
(実施例) 以下に本発明の実施例及び比較例を示す。
実施例1 アルミニウム層の厚みが503m1銅層の厚みが10μ
mであるアルミニウム/銅複合箔をガラスエポキシプレ
ゾリグ(総厚み1.6Ww1)と積層して、アルミニウ
ム面が最上層となった基板を得た。
該基板のアルミニウム表面に耐酸エツチングレジストを
第2図(alで示すパターン状に印刷し乾燥後塩化第2
鉄液でエツチングして上部にアルミニウム下部に銅を有
する回路パターンを形成させた。
耐酸エツチングレジストと剥離後人に該回路パターン上
のアルミニウム部位に所望の回路パターンとなるように
形成されたパターン幅より0.5朋大きいパターン幅で
第2図(C)に示すように、耐アルカリエツチングレジ
ストを印刷して乾燥後、可性ンーダ系エツチング液でア
ルミニウムのみを選択エツチングした。次いでレジスト
インクを表面より除去しアルミニウムパターンと銅パタ
ーンの接合部の信頼性の高い第2図(d)の完成品回路
パターンを得た。100枚のサンプルを作成した所アル
ミニウムと銅接合部の不良はなかった。アルミニウムと
鋼の接合部のパターン端面は最終アルミニウムエツチン
グによるサイドエッチもなく下層の銅は露出しなかった
。
実施例2 実施例1と同じアルミニウム/鋼種金箔をアルミニウム
面を上にして100μmのがラスエポキシプリプレグを
介して1.5朋厚のアルミニウム板に張り合せ、所望の
アルミニウム/@複合箔張基板を得た。
基板裏面を& IJ塩化ビニルフィルムで保護し、次に
該基板のアルミニウム表面に耐アルカリエツチングレジ
ストを第2図(a)で示すパターン状に印刷し、乾燥後
回性ソーダ系エツチング液で最上層のアルミニウムのみ
をエツチングした。その後、過硫酸アンモニウム水溶液
で銅のみの選択エツチングを行ないレジスト剥離するこ
とによりアルミニウム下部に銅を有する回路パターンを
形成した。
次に該回路パターン上のアルミニウム部位に所望の回路
パターンとなるように形成されたパターン幅よりも0.
5朋大きいパターン幅で第2図(C1に示ス如く耐アル
カリエツチングレジストを印刷して乾燥後回性ソーダ系
エツチング液でアルミニウムのみを選択エツチングした
。次いで液レジストを表面より除去し、アルミニウムパ
ターンと銅パターンの接合部の信頼性の高い第2図(d
lの完成品パターンを得た。100枚のサンプルを作成
した所アルミニウムと銅接合部の不良はなかった。また
実施例1同様サイrエツチはなく下層部の銅は露出しな
かった。
実施例3 実施例2と同じ基板を用い第2図(C)のパターンの代
りに第2図(blのパターンを用い、他はすべて実施例
2と同じ工程を用いて100枚のサンプルを作成した。
アルミニウムパターンと鋼パターン接合部の不良はなか
った。ただし銅とアルミニウムの接合部のパターン端面
は最終アルミニウムエツチングによるサイドエッチのた
め下層の鋼が約50μm露出した。
比較例 アルミニウムの厚みが40μ鋼の厚みが10μであるア
ルミニウム/銅複合箔をアルミニウム面を上にして用い
た他は実施例2と同じアルミニウム/銅複合箔張基板を
用いた。
基板裏面にポリ塩化ビニルフィルムをラミネートし、第
5図(a)に示す完成品のアルミニウムパタ−ン状に耐
アルカリエツチングレジストをスクリーン印刷した。
乾燥後可性ンーダ系のアルミニウムエツチング剤でアル
ミニウムのみを選択エツチングした。レジスト剥離後第
4図(b)および第5図(b)に示す様にアルミニウム
パターンと銅パターンに重畳する様に耐酸レジストをス
クリーン印刷した。次に過硫酸アンモニウム水溶液で鋼
のみの選択エツチングを行ない、レジストを剥離するこ
とにより図5(c)に示す完成品パターンを得た。この
嘩に100枚のサンプルを作成した所第4図(C)のよ
うに欠陥部があり、銅エツチングにより一部が必要以上
にエツチングされてしまっていたサンプルは80枚以上
あった。これは第4図(bJにおけるレジスト印刷がア
ルミニウム40μの段差のためうまくいかなかったため
である。
(発明の効果) 以上の実施例、比較例に示される様に本発明による方法
を用いればアルミニウム/銅複合箔を用いた回路形成に
おいて、従来のエツチングプロセスではアルミニウムパ
ターンと銅パターン接合部が段差によるエツチングレジ
ストの形成不良のため信頼性及び収率の点から不満足で
あった点が解消出来る。この本発明で得られる回路パタ
ーンは、アルミニウム回路にアルミニウム線で半導体ペ
レットをワイヤーボンディングできまたノ・ンダ付けの
必要な部位には銅面を使うなどアルミニウムと銅による
自由な回路形成が可能であり混成集積回路用の基板とし
て有益なものである。
さらに本発明で得られるアルミニウムパターンと鋼パタ
ーン接合部の信頼性が高い回路では、アルミニウムの厚
み及び半田をはじく性質を利用し■半導体ペレットや外
部リードを半田付けする時の位置決めに利用したり、■
半田付の必要な所のみを銅パターンとし他をすべてアル
ミニウムパターンとして、一般に行なわれる半田レジス
トのオーバーコートを省略出来る利点があり、アルミニ
ウムと銅の接合信頼性の高い電流容量の大きい混成集積
回路用基板を高い収率で得ることが出来る。
【図面の簡単な説明】
第1図(a)、 (b)および(C)は本発明の断面図
であシ、第2図(a)、 (b)、 (c)および(d
)は本発明の平面図を表わす。 第3図は回路パターン形成前の基材断面図を現わす。 さらに第4図(a)、 (blおよび(C)は従来例の
断面図であり、第5図(a)、 (b)および(C)は
従来例の平面図である。

Claims (4)

    【特許請求の範囲】
  1. (1)アルミニウム/銅複合箔張を用いて回路パターン
    を形成する製法において、最終回路パターン部分全体に
    レジストを設け、アルミニウム/銅複合箔をエッチング
    剤でエッチングする第1工程、次に前記レジストを除去
    する第2工程、前記最終回路パターンの1部にレジスト
    を設ける第3工程、前記最終回路パターンの最上層金属
    箔のみをエッチング剤で選択エッチングする第4工程か
    らなることを特徴とするアルミニウム/銅複合箔張基板
    の回路形成法。
  2. (2)第3工程のレジストが回路パターン幅より大きく
    設けることを特徴とする特許請求の範囲第1項記載の回
    路形成法。
  3. (3)第1工程のエッチング剤がアルミニウムおよび銅
    の両方に選択エッチング性がないことを特徴とする特許
    請求の範囲第1項または第2項記載の回路形成法。
  4. (4)第1工程のエッチング剤がアルミニウム/銅複合
    箔の上層のみをエッチング剤で選択エッチングし、次に
    アルミニウム/銅複合箔の下層のみをエッチング剤で選
    択エッチングする2種のエッチング剤からなることを特
    徴とする特許請求の範囲第1項または第2項記載の回路
    形成法。
JP12523285A 1985-06-11 1985-06-11 アルミニウム/銅複合箔張基板の回路形成法 Pending JPS61284991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12523285A JPS61284991A (ja) 1985-06-11 1985-06-11 アルミニウム/銅複合箔張基板の回路形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12523285A JPS61284991A (ja) 1985-06-11 1985-06-11 アルミニウム/銅複合箔張基板の回路形成法

Publications (1)

Publication Number Publication Date
JPS61284991A true JPS61284991A (ja) 1986-12-15

Family

ID=14905082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12523285A Pending JPS61284991A (ja) 1985-06-11 1985-06-11 アルミニウム/銅複合箔張基板の回路形成法

Country Status (1)

Country Link
JP (1) JPS61284991A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63282780A (ja) * 1987-05-15 1988-11-18 キヤノン株式会社 素子配線電極及びその製造方法
JPH01282885A (ja) * 1988-05-10 1989-11-14 Denki Kagaku Kogyo Kk プリント配線板の製造方法
JPH01282884A (ja) * 1988-05-10 1989-11-14 Denki Kagaku Kogyo Kk プリント配線板の製造方法
JPWO2021084914A1 (ja) * 2019-10-31 2021-05-06

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550717A (en) * 1978-10-06 1980-04-12 Hitachi Ltd Manufacture for surface acoustic wave filter
JPS55166949A (en) * 1979-06-15 1980-12-26 Fujitsu Ltd Manufacture of thin film hybrid integrated circuit
JPS5760889A (en) * 1980-09-30 1982-04-13 Sharp Kk Method of producing circuit board
JPS57120433A (en) * 1981-01-20 1982-07-27 Sharp Kk Laminated board
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法
JPS6017988A (ja) * 1983-07-11 1985-01-29 三井金属鉱業株式会社 プリント回路材料

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550717A (en) * 1978-10-06 1980-04-12 Hitachi Ltd Manufacture for surface acoustic wave filter
JPS55166949A (en) * 1979-06-15 1980-12-26 Fujitsu Ltd Manufacture of thin film hybrid integrated circuit
JPS5760889A (en) * 1980-09-30 1982-04-13 Sharp Kk Method of producing circuit board
JPS57120433A (en) * 1981-01-20 1982-07-27 Sharp Kk Laminated board
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法
JPS6017988A (ja) * 1983-07-11 1985-01-29 三井金属鉱業株式会社 プリント回路材料

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63282780A (ja) * 1987-05-15 1988-11-18 キヤノン株式会社 素子配線電極及びその製造方法
JPH01282885A (ja) * 1988-05-10 1989-11-14 Denki Kagaku Kogyo Kk プリント配線板の製造方法
JPH01282884A (ja) * 1988-05-10 1989-11-14 Denki Kagaku Kogyo Kk プリント配線板の製造方法
JPWO2021084914A1 (ja) * 2019-10-31 2021-05-06
WO2021084914A1 (ja) * 2019-10-31 2021-05-06 株式会社オートネットワーク技術研究所 端子付きフレキシブルプリント基板、配線モジュール及び蓄電モジュール
US12114429B2 (en) 2019-10-31 2024-10-08 Autonetworks Technologies, Ltd. Flexible printed circuit board including terminal, wiring module, and power storage module

Similar Documents

Publication Publication Date Title
JP2967697B2 (ja) リードフレームの製造方法と半導体装置の製造方法
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
JPS60148188A (ja) フレキシブルな基板部分に接点を形成する方法
JPH08148625A (ja) リードフレームの製造方法
CN118843263A (zh) 一种线路板的制作方法及线路板
JPH08107264A (ja) 高密度配線板及びその製造方法
JP2921557B2 (ja) 電子部品実装板及びその製造方法
JPS6225491A (ja) 印刷配線板の製法
JPS59124794A (ja) 電子回路基板の製造方法
JPS6141303B2 (ja)
JP3374777B2 (ja) 2メタルtab及び両面csp、bgaテープ、並びにその製造方法
JPS58141594A (ja) 印刷配線板の両面接続方法
JPH02174240A (ja) 半導体装置の製造方法
Small Tape Automated Bonding and its Impact on the PWB
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
JPH0231871B2 (ja)
JPH10178141A (ja) 複合リードフレーム及びその製造方法
JP2957747B2 (ja) 回路部品搭載用端子を備えた回路基板の製造法
JP2968370B2 (ja) 回路部品搭載用中間基板の製造法
JPH0795556B2 (ja) テープキャリアの製造方法
JPS59198791A (ja) 配線基板
JP2006128445A (ja) プリント配線板の製造方法
JPH05218642A (ja) 回路基板の製造方法
JPH04186731A (ja) 回路部品搭載用端子を備えた回路基板及びその製造法