JPH02174252A - ペレット実装方法及びペレット実装回路 - Google Patents
ペレット実装方法及びペレット実装回路Info
- Publication number
- JPH02174252A JPH02174252A JP63328065A JP32806588A JPH02174252A JP H02174252 A JPH02174252 A JP H02174252A JP 63328065 A JP63328065 A JP 63328065A JP 32806588 A JP32806588 A JP 32806588A JP H02174252 A JPH02174252 A JP H02174252A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pellet
- pad
- pellets
- silicon material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要）
ペレットの電極部を基板上に形成したパッドに接続して
基板にペレットを実装するペレット実装方法及びペレッ
ト実装回路に関し、 高密度で信頼性のあるペレットの実装を行うことができ
るペレット実装方法及びペレット実装回路を提供するこ
とを目的とし、 基板をシリコン素材で作成するとともに、当該基板上に
前記パッドの他に少なくとも配線パターンを形成する構
成である。
基板にペレットを実装するペレット実装方法及びペレッ
ト実装回路に関し、 高密度で信頼性のあるペレットの実装を行うことができ
るペレット実装方法及びペレット実装回路を提供するこ
とを目的とし、 基板をシリコン素材で作成するとともに、当該基板上に
前記パッドの他に少なくとも配線パターンを形成する構
成である。
本発明はペレット実装方法及びペレット実装回路に係り
、特にペレットの電極部を基板上に形成したパッドに接
続して基板にペレットを実装するペレット実装方法及び
ペレット実装回路に関する。
、特にペレットの電極部を基板上に形成したパッドに接
続して基板にペレットを実装するペレット実装方法及び
ペレット実装回路に関する。
（従来の技術）
従来、ペレットの電極にワイヤレス・ボンディングの一
種であるＴＡＢ法でリード端子を取り付け、当該ペレッ
トのリード端子を基板上のパッド（ｐａｄ 電極部、
端子）にバンプを介して取り付けるペレット実装方法が
あった。
種であるＴＡＢ法でリード端子を取り付け、当該ペレッ
トのリード端子を基板上のパッド（ｐａｄ 電極部、
端子）にバンプを介して取り付けるペレット実装方法が
あった。
ここで、「ペレット」とは、完成した半導体ウェハをス
クライバで分割して得られる電子素子や回路が構成され
た細片であって、チップと同義語である。
クライバで分割して得られる電子素子や回路が構成され
た細片であって、チップと同義語である。
またｒＴＡＢ法」とはワイヤレス・ボンディングと、テ
ープによる連続組立てとを組み合せた方式であって、ポ
リイミツドの長尺テープの穿孔部にフィンガ状の導体パ
ターンを形成し、これにバンプをもったＩＣチップを連
続的にボンディングしていく方法をいい、これによって
製造工程を簡単化することができることになる。
ープによる連続組立てとを組み合せた方式であって、ポ
リイミツドの長尺テープの穿孔部にフィンガ状の導体パ
ターンを形成し、これにバンプをもったＩＣチップを連
続的にボンディングしていく方法をいい、これによって
製造工程を簡単化することができることになる。
リード端子の取り付けられたペレットは前記基板のパッ
ドにバンプを介して取り付けられる。
ドにバンプを介して取り付けられる。
（発明が解決しようとする課題）
ところで、従来例に係る基板はセラミックまたはエポキ
シ樹脂により作成されている。
シ樹脂により作成されている。
基板をエポキシ樹脂及びセラミックにより作成した場合
には、これらの素材の材質上の理由または、セラミック
では焼成によりパターンの収縮が起こるため、精密なパ
ターンを形成することができず、ペレット間のパターン
線長を短縮して十分に高密度化を達成できないという問
題点を有していた。
には、これらの素材の材質上の理由または、セラミック
では焼成によりパターンの収縮が起こるため、精密なパ
ターンを形成することができず、ペレット間のパターン
線長を短縮して十分に高密度化を達成できないという問
題点を有していた。
そこで、本発明はペレット間の間隔を短縮して十分に高
密度化を達成することができるペレット実装方法及びペ
レット実装回路を提供することを目的としてなされたも
のである。
密度化を達成することができるペレット実装方法及びペ
レット実装回路を提供することを目的としてなされたも
のである。
（課題を解決するための手段）
以上の技術的課題を解決するため第一の発明は第１図に
示すようにペレットの電極部を基板上に形成したパッド
に接続して（Ｓ２）基板にペレットを実装するペレット
実装方法において、前記基板をシリコン素材で作成する
とともに、当該基板上に前記パッドの他に少なくとも配
線パターンを形成する（Ｓ１）ものである。
示すようにペレットの電極部を基板上に形成したパッド
に接続して（Ｓ２）基板にペレットを実装するペレット
実装方法において、前記基板をシリコン素材で作成する
とともに、当該基板上に前記パッドの他に少なくとも配
線パターンを形成する（Ｓ１）ものである。
一方、第二の発明は第２図に示すように、基板２と、当
該基板２上に形成したパッド４に当該電極部５を接続し
たペレット１とを有する実装回路において、前記基板２
として、シリコン素材で作成されたものであって、前記
パッド４の他に少なくとも配線パターン３が形成された
ものを用いるものである。
該基板２上に形成したパッド４に当該電極部５を接続し
たペレット１とを有する実装回路において、前記基板２
として、シリコン素材で作成されたものであって、前記
パッド４の他に少なくとも配線パターン３が形成された
ものを用いるものである。
本発明（第−及び第二の発明）により基板２ヘベレツト
１の実装を行う場合について説明する。
１の実装を行う場合について説明する。
ステップＳ１で、前記基板２をシリコン素材で作成し、
当該基板２上に配線パターン３及びパッド（ｐａｄ ；
電極部）４を形成する。
当該基板２上に配線パターン３及びパッド（ｐａｄ ；
電極部）４を形成する。
ここで、シリコン素材により基板２を作成するようにし
たのは、シリコン素材はＬＳＩチップに使用される素材
であって、ＬＳＩチップと同様の製造方法によって、同
様の精密さで基板２上に配線パターン３及びパッド４を
形成することが可能であるからである。
たのは、シリコン素材はＬＳＩチップに使用される素材
であって、ＬＳＩチップと同様の製造方法によって、同
様の精密さで基板２上に配線パターン３及びパッド４を
形成することが可能であるからである。
また、当該基板２上には単に配線パターン３及びパッド
４を形成するだけでなく、ＬＳＩチップと同様の製造方
法により集積度の低い素子も同時に設けておくことも可
能である。
４を形成するだけでなく、ＬＳＩチップと同様の製造方
法により集積度の低い素子も同時に設けておくことも可
能である。
ステップＳ２でペレット１の電極部５として、ワイヤレ
ス・ボンディングにより取り付けたリード端子、または
当該ペレット１の電極（図示せず）を直接的に前記基板
１上のパッド４に取り付けることになる。
ス・ボンディングにより取り付けたリード端子、または
当該ペレット１の電極（図示せず）を直接的に前記基板
１上のパッド４に取り付けることになる。
ここで、「ワイヤレス・ボンディング」とはペレット１
の電極からの引出しをワイヤを使用せずに行う方法であ
って、ワイヤの代りにペレット１にリード端子やバンプ
等を設けて直接基板の導体層に接続する方法をいい、ビ
ーム・リード方式、フリップ・チップ方式、ＴＡＢ法（
ＴａｐｅＡｓｅｍｂｌｅｙ Ｂｏｎｄｉｎｇ）方式等が
ある。
の電極からの引出しをワイヤを使用せずに行う方法であ
って、ワイヤの代りにペレット１にリード端子やバンプ
等を設けて直接基板の導体層に接続する方法をいい、ビ
ーム・リード方式、フリップ・チップ方式、ＴＡＢ法（
ＴａｐｅＡｓｅｍｂｌｅｙ Ｂｏｎｄｉｎｇ）方式等が
ある。
また、ここでは前記ペレット１の電極部５とはペレット
１の電極及び当該電極に電気的に接続した状態で取り付
けられているリート端子等の導体部分をも含めている。
１の電極及び当該電極に電気的に接続した状態で取り付
けられているリート端子等の導体部分をも含めている。
（実施例）
次に、本発明の実施例について説明する。
本実施例は第３図に示すようにシリコン素材で作成され
た基板１２と、当該基板１２上に形成された配線パター
ン１３と、アウターリード・ボンディング（前記配線パ
ターンとペレットの電極部であるリード端子とを接続す
ること）用パット１４（電極）と、当該パッド１４に取
り付けられたバンプ１．６（突起電極）と、分割して得
られる電子素子や回路が構成された細片であるペレット
１１ａ、ｌｌｂと、当該ペレット１１ａ、 １ ｌｂ
の電極にワイヤレス・ボンディングの一種であるＴ Ａ
Ｂ （Ｔａｐｅ Ａｓｓｅｍｂｌｙ Ｂｏｎｄｉｎｇ
）法によりインナー・ボンディングされたリード端子１
５ａ。
た基板１２と、当該基板１２上に形成された配線パター
ン１３と、アウターリード・ボンディング（前記配線パ
ターンとペレットの電極部であるリード端子とを接続す
ること）用パット１４（電極）と、当該パッド１４に取
り付けられたバンプ１．６（突起電極）と、分割して得
られる電子素子や回路が構成された細片であるペレット
１１ａ、ｌｌｂと、当該ペレット１１ａ、 １ ｌｂ
の電極にワイヤレス・ボンディングの一種であるＴ Ａ
Ｂ （Ｔａｐｅ Ａｓｓｅｍｂｌｙ Ｂｏｎｄｉｎｇ
）法によりインナー・ボンディングされたリード端子１
５ａ。
１５ｂとを有するものである。
本実施例に係る基板１２上へのペレット実装方法により
ペレット実装回路を得るためには、第３図に示すように
、ステップＳＪＩにおいて、前記シリコン素材により作
成された前記基板１２上に通常のＬＳＩチップを製造す
る場合と同様の製造方法によりパターン１３及びパッド
１４をアルミニウム等の金属材料で形成する。
ペレット実装回路を得るためには、第３図に示すように
、ステップＳＪＩにおいて、前記シリコン素材により作
成された前記基板１２上に通常のＬＳＩチップを製造す
る場合と同様の製造方法によりパターン１３及びパッド
１４をアルミニウム等の金属材料で形成する。
その際、本実施例では基板１２をシリコン素材を利用し
て作成しているため、通常のＬＳＩチップを製造するの
と同様な方法で、当該基板１２上に集積度の低い回路を
形成しておくことが可能となる。
て作成しているため、通常のＬＳＩチップを製造するの
と同様な方法で、当該基板１２上に集積度の低い回路を
形成しておくことが可能となる。
尚、各パッド１４の位置は後述するペレット１１ａ、ｌ
ｌｂの各リード端子１．５ａ、１５ｂと接触するような
位置に配列されることになる。
ｌｂの各リード端子１．５ａ、１５ｂと接触するような
位置に配列されることになる。
ステップＳＪ２において、前記ペレット１１ａ、ｌｌｂ
の電極とリード端子とを前述したワイヤレス・ボンディ
ングの一種であるＴＡＢ法により接続しておく。
の電極とリード端子とを前述したワイヤレス・ボンディ
ングの一種であるＴＡＢ法により接続しておく。
ＴＡＢ法は前述したようにテープによる連続組立てとを
組み合せた方式であって、ポリイミツドの長尺テープの
穿孔部にフィンガ状の導体パターンを形成し、これにバ
ンプをもったＩＣチップを連続的にボンディングしてい
く方法であって、大量生産に適した方法である。
組み合せた方式であって、ポリイミツドの長尺テープの
穿孔部にフィンガ状の導体パターンを形成し、これにバ
ンプをもったＩＣチップを連続的にボンディングしてい
く方法であって、大量生産に適した方法である。
ステップＳＪ３では、インナー・ボンディングされた前
記ペレットｌｌａ、ｌｌｂに取り付けられた各リード端
子１５ａ、１５ｂは前記基板１２上に形成された前記パ
ッド１４にバンプ１６を介して圧着等により接続（アウ
ターリード・ボンディング）されることになる。
記ペレットｌｌａ、ｌｌｂに取り付けられた各リード端
子１５ａ、１５ｂは前記基板１２上に形成された前記パ
ッド１４にバンプ１６を介して圧着等により接続（アウ
ターリード・ボンディング）されることになる。
第４図に示したペレットｌｌａ及びペレット１１ｂは各
々前記基板１２に実装する前及び実装した後の状態を示
すものである。
々前記基板１２に実装する前及び実装した後の状態を示
すものである。
尚、シリコン素材はセラミックやエポキシ樹脂等に比較
して壊れやすいため、当該シリコン素材で製造された基
板１２に当該シリコン素材の熱膨張率等を考慮した適当
な補強部材を取り付けて当該基板１２を補強すれば良い
。
して壊れやすいため、当該シリコン素材で製造された基
板１２に当該シリコン素材の熱膨張率等を考慮した適当
な補強部材を取り付けて当該基板１２を補強すれば良い
。
以上説明したように、本実施例では各ペレットに関して
はＴＡＢ法によりインナー・ボンディングをするように
しているため製造工程を簡単化することができることに
なる。
はＴＡＢ法によりインナー・ボンディングをするように
しているため製造工程を簡単化することができることに
なる。
以上説明したように、本発明は前記基板をシリコン素材
により作成するようにしているため、通常のシリコン素
材を使用してＬＳＩチップを製造する方法を応用して、
前記基板上にワイヤレス・ボンディングにより製造した
ペレットを接続するようにしている。
により作成するようにしているため、通常のシリコン素
材を使用してＬＳＩチップを製造する方法を応用して、
前記基板上にワイヤレス・ボンディングにより製造した
ペレットを接続するようにしている。
したがって、当該実装方法を利用して当該基板上に精密
なパターン及び集積度の低い回路を形成することが可能
であるため、高密度で信頼性のあるペレット実装回路を
得ることができる。
なパターン及び集積度の低い回路を形成することが可能
であるため、高密度で信頼性のあるペレット実装回路を
得ることができる。
第１図は第一の発明の原理流れ図、第２図は第二の発明
に係る斜視図、第３図は実施例に係る流れ図、第４図は
実施例に係る斜視図である。 １゜ １１ａ。 ｉｂ・・・ペレット ２゜ １２・・・基板 ３゜ １３・・・パターン ４゜ １４・・・パッド ５ （１５ａ。 １５ｂ）・・・電極部（リード端子） 竿 ４の発明 く イプト、 ろ 全１ 視 ■ 第 図 第−の発ｅ目 の１肩？、（でｉ（れｌ箪 ］ 傳 ｙ 施ｔｔｙ＋１ ＋： Ａｔ、 ６ ；ｔｙ ｈ
（ｇ第 図
に係る斜視図、第３図は実施例に係る流れ図、第４図は
実施例に係る斜視図である。 １゜ １１ａ。 ｉｂ・・・ペレット ２゜ １２・・・基板 ３゜ １３・・・パターン ４゜ １４・・・パッド ５ （１５ａ。 １５ｂ）・・・電極部（リード端子） 竿 ４の発明 く イプト、 ろ 全１ 視 ■ 第 図 第−の発ｅ目 の１肩？、（でｉ（れｌ箪 ］ 傳 ｙ 施ｔｔｙ＋１ ＋： Ａｔ、 ６ ；ｔｙ ｈ
（ｇ第 図
Claims (1)
- 【特許請求の範囲】 〔１〕基板上に形成したパッドにペレットの電極部を接
続して（Ｓ２）基板にペレットを実装するペレット実装
方法において、 前記基板をシリコン素材で作成するとともに、当該基板
上に前記パッドの他に少なくとも配線パターンを形成す
る（Ｓ１）ことを特徴とするペレット実装方法。 〔２〕基板（２）と、当該基板（２）上に形成したパッ
ド（４）に当該電極部（５）を接続したペレット（１）
とを有するペレット実装回路において、 前記基板（２）として、シリコン素材で作成されたもの
であって、前記パッド（４）の他に少なくとも配線パタ
ーン（３）が形成されたものを用いることを特徴とする
ペレット実装回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63328065A JPH02174252A (ja) | 1988-12-27 | 1988-12-27 | ペレット実装方法及びペレット実装回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63328065A JPH02174252A (ja) | 1988-12-27 | 1988-12-27 | ペレット実装方法及びペレット実装回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02174252A true JPH02174252A (ja) | 1990-07-05 |
Family
ID=18206125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63328065A Pending JPH02174252A (ja) | 1988-12-27 | 1988-12-27 | ペレット実装方法及びペレット実装回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02174252A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123763A (ja) * | 2007-11-12 | 2009-06-04 | Denso Corp | 半導体装置及びその製造方法 |
-
1988
- 1988-12-27 JP JP63328065A patent/JPH02174252A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123763A (ja) * | 2007-11-12 | 2009-06-04 | Denso Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5569960A (en) | Electronic component, electronic component assembly and electronic component unit | |
| EP0660383B1 (en) | Electronic device package | |
| US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| US20040212053A1 (en) | Semiconductor package for random access memory integrated circuits | |
| WO1999034436A1 (en) | Semiconductor device | |
| KR920008250B1 (ko) | 수지밀봉형 반도체장치 | |
| US6261869B1 (en) | Hybrid BGA and QFP chip package assembly and process for same | |
| US20080009096A1 (en) | Package-on-package and method of fabricating the same | |
| JPH02174252A (ja) | ペレット実装方法及びペレット実装回路 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JP2892055B2 (ja) | 樹脂封止型半導体素子 | |
| JPH11186440A (ja) | 半導体装置 | |
| JPS58157147A (ja) | 混成集積回路基板 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| US6541844B2 (en) | Semiconductor device having substrate with die-bonding area and wire-bonding areas | |
| JP2541586B2 (ja) | 半導体装置 | |
| US20020135059A1 (en) | Chip packaging structure | |
| JP2000299399A (ja) | 半導体装置 | |
| JPH06103701B2 (ja) | 半導体装置の実装体 | |
| JPS62265734A (ja) | 混成集積回路装置 | |
| JP2002313988A (ja) | チップサイズパッケージの製造方法 |