JPS58157147A - 混成集積回路基板 - Google Patents
混成集積回路基板Info
- Publication number
- JPS58157147A JPS58157147A JP57039905A JP3990582A JPS58157147A JP S58157147 A JPS58157147 A JP S58157147A JP 57039905 A JP57039905 A JP 57039905A JP 3990582 A JP3990582 A JP 3990582A JP S58157147 A JPS58157147 A JP S58157147A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- electrode conductor
- hybrid integrated
- insulating substrate
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/281—Auxiliary members
- H10W72/287—Flow barriers
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はフリップ・チツプエ０などの半導体素子を実
装するための混成集積回路基板の改良に関するものであ
る。
装するための混成集積回路基板の改良に関するものであ
る。
電子機器の小形化に伴ない、セラミックなどの材料よシ
なる絶縁性基板上にマルチ・バンプを有する多数の７リ
ツプ・チツプエＣを高密度で実装するための混成集積回
路基板に対する要求が近年特に著しい。この混成集積回
路基板の高密度化に伴ない生産性、特に歩留シ向上が最
大の問題点となっている。
なる絶縁性基板上にマルチ・バンプを有する多数の７リ
ツプ・チツプエＣを高密度で実装するための混成集積回
路基板に対する要求が近年特に著しい。この混成集積回
路基板の高密度化に伴ない生産性、特に歩留シ向上が最
大の問題点となっている。
仁の糧の用途には、従来第１図の断面図に示すような混
成集積回路基板が用いられていた。図において（１）は
セラミックなどの材料よりなる絶縁性基板、（２）は銀
−パラジウム、銀−バラジウム−白金、金メッキされた
モリブデン又はタングステンなどの金属材料よりなる電
極導体、（３）は、ハンダ・ボール（４）の流れを防止
するための絶縁性ダムでガラスなどの無機材料で形成さ
れ開口部（３ａ）を有している。電極導体（２）、絶縁
性ダム（３）は厚膜技術により形成される。（４）はハ
ンダ・ボールで、電極導体（２）上にハンダ・フラック
スなどで固定される。
成集積回路基板が用いられていた。図において（１）は
セラミックなどの材料よりなる絶縁性基板、（２）は銀
−パラジウム、銀−バラジウム−白金、金メッキされた
モリブデン又はタングステンなどの金属材料よりなる電
極導体、（３）は、ハンダ・ボール（４）の流れを防止
するための絶縁性ダムでガラスなどの無機材料で形成さ
れ開口部（３ａ）を有している。電極導体（２）、絶縁
性ダム（３）は厚膜技術により形成される。（４）はハ
ンダ・ボールで、電極導体（２）上にハンダ・フラック
スなどで固定される。
第２図は、第１図に示した混成集積回路基板にフリップ
［株］チップエＣを実装した状態を示す断面図で（４ａ
）はハンダ・バンプ、（６）は７リツプφチツプエ０、
（７）はフリップ・チツプエ０（６）の電極バンプであ
る。
［株］チップエＣを実装した状態を示す断面図で（４ａ
）はハンダ・バンプ、（６）は７リツプφチツプエ０、
（７）はフリップ・チツプエ０（６）の電極バンプであ
る。
フリップΦチツプエＣ（６）の絶縁性基板（１）への実
装は、フリップ・チップエ０の電極パッド（７）をハン
ダ・ボール（４）と所定の位置関係でもって接して配置
し、ハンダ・リフロー法により上記電極パッド（７）と
ハンダ・ボール（４）とを熱融着してハンダ・バンプ（
４ａ）・を形成する事、によりなされるので、ハンダ・
ボール（４Ｌ 電極導体（２）及び絶縁性ダム（３）
とで囲まれる空隙部（５）に上記熱融着工種において、
ハンダ・ボール（４）を電極導体（２）に固定するため
のハンダ・７ラツクスのガスが充満し、このガス圧によ
って上記ハンダ・パンダ（４ａ）の高さが不均一になる
結果、クリップ拳チップエＣ（６）が絶縁性基板（１）
Ｋ歩留り良く実装されず且つその信頼性が悪い欠点があ
った。
装は、フリップ・チップエ０の電極パッド（７）をハン
ダ・ボール（４）と所定の位置関係でもって接して配置
し、ハンダ・リフロー法により上記電極パッド（７）と
ハンダ・ボール（４）とを熱融着してハンダ・バンプ（
４ａ）・を形成する事、によりなされるので、ハンダ・
ボール（４Ｌ 電極導体（２）及び絶縁性ダム（３）
とで囲まれる空隙部（５）に上記熱融着工種において、
ハンダ・ボール（４）を電極導体（２）に固定するため
のハンダ・７ラツクスのガスが充満し、このガス圧によ
って上記ハンダ・パンダ（４ａ）の高さが不均一になる
結果、クリップ拳チップエＣ（６）が絶縁性基板（１）
Ｋ歩留り良く実装されず且つその信頼性が悪い欠点があ
った。
特に、ハンダ番ボールの直径が５０−２００μｍでその
数が数十個に及ぶ場合には、７リツプ・チップ（６）の
絶縁性基板（１）への実装は事実上不可能であった。
数が数十個に及ぶ場合には、７リツプ・チップ（６）の
絶縁性基板（１）への実装は事実上不可能であった。
又、厚膜技術を用いて絶縁性ダム（３）に直敷が′”５
Ｏ−１００μｍの穴を数千個形成する事は性能上および
信、 この発明は上記のような従来のものの欠点を除去
するためになされたもので、所定パターンの電極導体と
複数個の凹部が設けられた絶縁性基板と、上記凹部に対
応した位置に開口部を有する絶縁性ダムと、上記凹部お
よび開口部に配置されたハンダ・ボールとで構成するこ
とにより、生産性が良く且つ信頼性の高い混成集積回路
基板を提供する事を目的としている。
Ｏ−１００μｍの穴を数千個形成する事は性能上および
信、 この発明は上記のような従来のものの欠点を除去
するためになされたもので、所定パターンの電極導体と
複数個の凹部が設けられた絶縁性基板と、上記凹部に対
応した位置に開口部を有する絶縁性ダムと、上記凹部お
よび開口部に配置されたハンダ・ボールとで構成するこ
とにより、生産性が良く且つ信頼性の高い混成集積回路
基板を提供する事を目的としている。
以下この発明の一実施例を第３図を用いて説明する。−
において、αＱはセラミックなどの材料よシなる絶縁性
基板、（１０ａ）はレーザ法などの手法により絶縁性基
板（イ）Ｋ設けられた凹部、（１）は所定パターンで形
成された電極導体、に）はハンダ−ボール（４）の流れ
を防止するための絶縁性ダムで、ポリイミド々どの樹脂
よシ々ゐ感光性フィルムを写真製版技術などの手法によ
り上記凹部（１０ａ）に対応し喪位置に開口部（３０ａ
）が設けられている。電極導体（ホ）は、従来と同種の
材料を用いて厚膜技術、写真製版技術などの手法によシ
形成される。
において、αＱはセラミックなどの材料よシなる絶縁性
基板、（１０ａ）はレーザ法などの手法により絶縁性基
板（イ）Ｋ設けられた凹部、（１）は所定パターンで形
成された電極導体、に）はハンダ−ボール（４）の流れ
を防止するための絶縁性ダムで、ポリイミド々どの樹脂
よシ々ゐ感光性フィルムを写真製版技術などの手法によ
り上記凹部（１０ａ）に対応し喪位置に開口部（３０ａ
）が設けられている。電極導体（ホ）は、従来と同種の
材料を用いて厚膜技術、写真製版技術などの手法によシ
形成される。
第１図に示した絶縁性ダム（３）、電極導体（２）及び
ハンダ書ポール（４）とで囲まれる空隙部（５）が上記
第３図では発生せず、第２図に示し九ハンダ・バンプ（
４ａ）の高さが均一になる結果、フリップ・チップＩＯ
の絶縁性基板ＧＯへの実装における歩留シおよび信頼性
が飛躍°的に向上する。又、絶縁性基板ａりの凹部αＯ
ａ）をレーザ法により形成すると共に、絶縁性ダム−〇
開口部−）を感光性フィルムを用い九写真製版技術によ
シ形成しているので、例えば絶縁性基板ＱＯ上に直径が
５０−２００μｍのハンダ・ボール（４）を数十個配置
する事は比較的容易である。
ハンダ書ポール（４）とで囲まれる空隙部（５）が上記
第３図では発生せず、第２図に示し九ハンダ・バンプ（
４ａ）の高さが均一になる結果、フリップ・チップＩＯ
の絶縁性基板ＧＯへの実装における歩留シおよび信頼性
が飛躍°的に向上する。又、絶縁性基板ａりの凹部αＯ
ａ）をレーザ法により形成すると共に、絶縁性ダム−〇
開口部−）を感光性フィルムを用い九写真製版技術によ
シ形成しているので、例えば絶縁性基板ＱＯ上に直径が
５０−２００μｍのハンダ・ボール（４）を数十個配置
する事は比較的容易である。
第４図はこの発明の他の実施例を示す混成集積回路基板
の断面図で、第３図の実施例では電極導体−を絶縁性基
板αＱの凹部αＯａ）にも設けたのに対【７、この実施
例では絶縁性基板ＱＯＯ上に電極導体（ハ）を形成した
後レーザ法により、この電極導体（ハ）および絶縁性基
板ＱＯに凹部（１０ａ）を同時に形成する事によシ生産
性向上及び集積密度の向上を図ったものである。尚、絶
縁性基板ＱＯに凹部（１０ａ）を設けた後、との凹部（
１０ａ）を除いて電極導体（２）を形成しても良い。
の断面図で、第３図の実施例では電極導体−を絶縁性基
板αＱの凹部αＯａ）にも設けたのに対【７、この実施
例では絶縁性基板ＱＯＯ上に電極導体（ハ）を形成した
後レーザ法により、この電極導体（ハ）および絶縁性基
板ＱＯに凹部（１０ａ）を同時に形成する事によシ生産
性向上及び集積密度の向上を図ったものである。尚、絶
縁性基板ＱＯに凹部（１０ａ）を設けた後、との凹部（
１０ａ）を除いて電極導体（２）を形成しても良い。
嬉５図は、第４図に示した混成集積回路基板に７リツプ
拳チツプエＣ（６）を従来と同様の手法によシハンダ・
バンプ←ａ）によシ実装した状態を示す断面図である。
拳チツプエＣ（６）を従来と同様の手法によシハンダ・
バンプ←ａ）によシ実装した状態を示す断面図である。
第３図および第４図の実施例では絶縁性基板αＱの凹１
１１（ＩＯＩＬ）をレーザ法で形成したが、サンド・プ
ラスト法、グリーン拳シート法などの手法によシ形成し
ても良い事は勿論である。
１１（ＩＯＩＬ）をレーザ法で形成したが、サンド・プ
ラスト法、グリーン拳シート法などの手法によシ形成し
ても良い事は勿論である。
以上のように、この発明によれば絶縁性基板に形成され
た凹部に位置合せして感光性フィルムに開口部を設け、
上記凹部および開口部にハンダ・ボールを配置するよう
に構成したので、混成集積回路基板に多数の７リツプ・
チップエＯを高密度で歩留り良く、高信頼度で実装でき
る効果がある。
た凹部に位置合せして感光性フィルムに開口部を設け、
上記凹部および開口部にハンダ・ボールを配置するよう
に構成したので、混成集積回路基板に多数の７リツプ・
チップエＯを高密度で歩留り良く、高信頼度で実装でき
る効果がある。
第１図線従来の混成集積回路基板を示す断面図、第２図
線第１図の混成集積回路基板にフリップφチップエＣを
実装した状態を示す断面図、第３図はこの発明の一実施
例による混成集積回路基板を示す断面図、第４図はこの
発明の他の実施例を示す断面図、第５図は第４図の混成
集積回路基板に７シツプ・チツプエＣを実装した状態を
示す断面図である。 図において、（１）−絶縁性基板、（２）、勾、＠］）
−電極導体、（３ＬＨ−絶縁性ダＡ 、（３ａ） 、
（３０ａ）−関口部、（４）−ハンダΦボール、（４＆
）−バンダーバンプ（５）−空隙部、（６） −７リツ
プ・チツプエ０、（７）−電極パッド、←０ａ）−凹部
である。 なお、図中同一符号は同−又は和尚部分を示ブ代理人
葛野信− 第１閏 第２図
線第１図の混成集積回路基板にフリップφチップエＣを
実装した状態を示す断面図、第３図はこの発明の一実施
例による混成集積回路基板を示す断面図、第４図はこの
発明の他の実施例を示す断面図、第５図は第４図の混成
集積回路基板に７シツプ・チツプエＣを実装した状態を
示す断面図である。 図において、（１）−絶縁性基板、（２）、勾、＠］）
−電極導体、（３ＬＨ−絶縁性ダＡ 、（３ａ） 、
（３０ａ）−関口部、（４）−ハンダΦボール、（４＆
）−バンダーバンプ（５）−空隙部、（６） −７リツ
プ・チツプエ０、（７）−電極パッド、←０ａ）−凹部
である。 なお、図中同一符号は同−又は和尚部分を示ブ代理人
葛野信− 第１閏 第２図
Claims (3)
- （１） 複数個の凹部を有する絶縁性基板、この基板
上に所定パターンで形成された電極導体、この電極導体
の一部を覆い、上記凹部に対応した位置に開口部を有す
る絶縁性ダム、上記凹部および開口部に配置され九ハン
ダ・ボール、とを備えたことを特徴とする混成集積回路
基板。 - （２）絶縁性ダムが感光性フィルムで形成されたことを
特徴とする特許請求Ｏ蛎囲第１項記龍Ｏ偽成集積回路基
板。 - （３）電極導体が絶縁性基板上および凹部に形成された
ことを特徴とする特許請求の範囲第１項記載の混成集積
回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57039905A JPS58157147A (ja) | 1982-03-12 | 1982-03-12 | 混成集積回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57039905A JPS58157147A (ja) | 1982-03-12 | 1982-03-12 | 混成集積回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58157147A true JPS58157147A (ja) | 1983-09-19 |
Family
ID=12565968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57039905A Pending JPS58157147A (ja) | 1982-03-12 | 1982-03-12 | 混成集積回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58157147A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178140A (ja) * | 1984-09-26 | 1986-04-21 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS63121448U (ja) * | 1987-01-31 | 1988-08-05 | ||
| US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| JP2016157900A (ja) * | 2015-02-26 | 2016-09-01 | ローム株式会社 | 電子装置 |
-
1982
- 1982-03-12 JP JP57039905A patent/JPS58157147A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178140A (ja) * | 1984-09-26 | 1986-04-21 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS63121448U (ja) * | 1987-01-31 | 1988-08-05 | ||
| US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| US6163463A (en) * | 1996-12-06 | 2000-12-19 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection |
| JP2016157900A (ja) * | 2015-02-26 | 2016-09-01 | ローム株式会社 | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2809115B2 (ja) | 半導体装置とその製造方法 | |
| JP3351706B2 (ja) | 半導体装置およびその製造方法 | |
| US7565737B2 (en) | Manufacturing method of package substrate | |
| US6596560B1 (en) | Method of making wafer level packaging and chip structure | |
| JP2005051240A (ja) | 改善された半田ボールランドの構造を有する半導体パッケージ | |
| KR100449307B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001168125A (ja) | 半導体装置 | |
| US20150011052A1 (en) | Pin attachment | |
| US7340829B2 (en) | Method for fabricating electrical connection structure of circuit board | |
| JP2004214543A (ja) | 半導体装置及びその製造方法 | |
| JPS58157147A (ja) | 混成集積回路基板 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2008109138A (ja) | 積層チップパッケージ及び該パッケージの製造方法 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP2004146728A (ja) | 半導体装置とその製造方法 | |
| JP2005012022A (ja) | フリップチップ実装体及びフリップチップ実装方法 | |
| JP4701563B2 (ja) | 半導体チップ搭載基板及びそれを用いた半導体装置 | |
| JP2004006670A (ja) | スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006228897A (ja) | 半導体装置 | |
| KR100963618B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JPH0410635A (ja) | フリップチップ実装方法 | |
| EP0923128A1 (en) | Semiconductor package and method for manufacturing the same | |
| JPH09223759A (ja) | 半導体装置およびその製造方法 | |
| US20010000156A1 (en) | Package board structure and manufacturing method thereof | |
| JPS6127667A (ja) | 半導体装置 |