JPH02174263A - 半導体保護素子 - Google Patents
半導体保護素子Info
- Publication number
- JPH02174263A JPH02174263A JP33087588A JP33087588A JPH02174263A JP H02174263 A JPH02174263 A JP H02174263A JP 33087588 A JP33087588 A JP 33087588A JP 33087588 A JP33087588 A JP 33087588A JP H02174263 A JPH02174263 A JP H02174263A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- voltage
- junction
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 230000001681 protective effect Effects 0.000 title abstract 4
- 239000000463 material Substances 0.000 claims description 12
- 230000015556 catabolic process Effects 0.000 abstract description 20
- 239000012535 impurity Substances 0.000 abstract description 4
- 230000002159 abnormal effect Effects 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体保護素子に関し、特に通信機器分暗にお
いて通信ケーブルを通って侵入してくる異常電圧から有
線通信機器を守るための半導体保護素子に関する。
いて通信ケーブルを通って侵入してくる異常電圧から有
線通信機器を守るための半導体保護素子に関する。
従来、この種の半導体保護素子は、第４図の断面図に示
されるように、Ｐ型半導体材料からなる第二半導体領域
２及び第三半導体領域３と、Ｎ型半導体材料からなる第
一半導体領域ｌ及び第四半導体領域４とのＰＮＰＮの四
層と、これに素子の順阻止電圧上昇率ｄｖ／ｄｔを大き
くするため第三半導体領域３と第四半導体領域４を短絡
するよう、に設けられたカソード電極７及び第二半導体
領域２とオーミック接触を持つアノード電極６とからな
り、画電極はＳｉＯ□膜８に設けられた開口部に形成さ
れている。
されるように、Ｐ型半導体材料からなる第二半導体領域
２及び第三半導体領域３と、Ｎ型半導体材料からなる第
一半導体領域ｌ及び第四半導体領域４とのＰＮＰＮの四
層と、これに素子の順阻止電圧上昇率ｄｖ／ｄｔを大き
くするため第三半導体領域３と第四半導体領域４を短絡
するよう、に設けられたカソード電極７及び第二半導体
領域２とオーミック接触を持つアノード電極６とからな
り、画電極はＳｉＯ□膜８に設けられた開口部に形成さ
れている。
このようなデバイス構造を持つ従来の半導体保護素子は
、アノード電極６とカソード電極７との間に第一半導体
領域１と第三半導体領域３からなるＰＮ接合の逆耐圧を
越える異常電圧が印加されると、第二半導体領域２と第
一半導体領域１と第三半導体領域３とからなるＰＮＰの
三層に電流が流れるなだれ降伏状態を経た後、第二半導
体領域２と第一半導体領域１と第三半導体領域３と第四
半導体領域４とのＰＮＰＮ四層からなるサイリスタがオ
ン状態に入って異常電圧を吸収するようになっていた。
、アノード電極６とカソード電極７との間に第一半導体
領域１と第三半導体領域３からなるＰＮ接合の逆耐圧を
越える異常電圧が印加されると、第二半導体領域２と第
一半導体領域１と第三半導体領域３とからなるＰＮＰの
三層に電流が流れるなだれ降伏状態を経た後、第二半導
体領域２と第一半導体領域１と第三半導体領域３と第四
半導体領域４とのＰＮＰＮ四層からなるサイリスタがオ
ン状態に入って異常電圧を吸収するようになっていた。
上述した従来の半導体保護素子では、そのブレークダウ
ン電圧ＶＢＲは第一半導体領域１と第三半導体領域３に
より形成されるＰＮ接合の降伏電圧により定まると考え
られていた。
ン電圧ＶＢＲは第一半導体領域１と第三半導体領域３に
より形成されるＰＮ接合の降伏電圧により定まると考え
られていた。
しかしながら実際には、第４図に示したデバイス構造か
らもわかるように、アノード電極６とカソード電８ｉ！
７間に印加される電圧は第一半導体領域１と第三半導体
領域３とからなるＰＮ接合だけでなく、第二半導体領域
２をも含んだＰＮＰ三層に対して加わることになる。
らもわかるように、アノード電極６とカソード電８ｉ！
７間に印加される電圧は第一半導体領域１と第三半導体
領域３とからなるＰＮ接合だけでなく、第二半導体領域
２をも含んだＰＮＰ三層に対して加わることになる。
このため、今第−半導体領域１と第三半導体領域３とか
らなるＰＮ接合の降伏電圧をＶ２Ｃとすると、この半導
体保護素子のブレークダウン電圧Ｖ８Ｒは一般に Ｖ
ＢＲ＝ Ｖ ｚｏ ”！ゴー］１ と表わされる値とな
る。ここでｎは定数で、Ｓｔでは通常３である。又、α
ＦはＰＮＰ三層をトランジスタとみなした時の順方向電
流伝達率である。
らなるＰＮ接合の降伏電圧をＶ２Ｃとすると、この半導
体保護素子のブレークダウン電圧Ｖ８Ｒは一般に Ｖ
ＢＲ＝ Ｖ ｚｏ ”！ゴー］１ と表わされる値とな
る。ここでｎは定数で、Ｓｔでは通常３である。又、α
ＦはＰＮＰ三層をトランジスタとみなした時の順方向電
流伝達率である。
すなわち、従来構造の半導体保護素子においては、その
ブレークダウン電圧は第一半導体領域１と第三半導体領
域３によるＰＮ接合の降伏電圧だけでなく、第二半導体
領域２をも含んだＰＮＰ三層のトランジスタ特性の影響
も受けてしまうことになる。
ブレークダウン電圧は第一半導体領域１と第三半導体領
域３によるＰＮ接合の降伏電圧だけでなく、第二半導体
領域２をも含んだＰＮＰ三層のトランジスタ特性の影響
も受けてしまうことになる。
しかも、従来のなだれ降伏状態での電圧−電流特性は、
第５図のグラフに示すような負抵抗特性となるため、立
ち上がり速度の遅い異常電圧に対してはブレークダウン
電圧ＶＢＲで制限される電圧でオン状態に入るが、立ち
上がり速度の速い異常電圧に対してはブレークダウン電
圧ＶＢＲが保持できず、ブレークオーバ電圧■Ｂｏで制
限される電圧でオン状態に入ってしまい、すなわち印加
電圧の立ち上がり速度によりオン電圧に入る制限電圧が
２分極化してしまうという欠点もある。
第５図のグラフに示すような負抵抗特性となるため、立
ち上がり速度の遅い異常電圧に対してはブレークダウン
電圧ＶＢＲで制限される電圧でオン状態に入るが、立ち
上がり速度の速い異常電圧に対してはブレークダウン電
圧ＶＢＲが保持できず、ブレークオーバ電圧■Ｂｏで制
限される電圧でオン状態に入ってしまい、すなわち印加
電圧の立ち上がり速度によりオン電圧に入る制限電圧が
２分極化してしまうという欠点もある。
本発明は、Ｎ型半導体材料で形成された第一半導体領域
と、前記第一半導体領域の両表面のうちの一方の面とＰ
Ｎ接合を形成するＰ型半導体材料で形成された第二半導
体領域と、前記第一半導体領域の両表面のうちの他方の
面とＰＮ接合を形成するＰ型半導体材料で形成された第
三半導体領域と、前記第三半導体領域の表面の一部分と
ＰＮ接合を形成するＮ型半導体材料で形成された第四半
導体領域と、前記第二半導体領域とオーミック接触を持
つアノード電極と、前記第三半導体領域と第四半導体領
域の両領域とオーミック接触を持つカソード電極とから
なる半導体保護素子において、前記第二半導体領域を突
き抜けて前記アノード電極と前記第一半導体領域とを短
絡するＮ型半導体材料で形成された第五半導体領域を設
けた半導体保護素子である。
と、前記第一半導体領域の両表面のうちの一方の面とＰ
Ｎ接合を形成するＰ型半導体材料で形成された第二半導
体領域と、前記第一半導体領域の両表面のうちの他方の
面とＰＮ接合を形成するＰ型半導体材料で形成された第
三半導体領域と、前記第三半導体領域の表面の一部分と
ＰＮ接合を形成するＮ型半導体材料で形成された第四半
導体領域と、前記第二半導体領域とオーミック接触を持
つアノード電極と、前記第三半導体領域と第四半導体領
域の両領域とオーミック接触を持つカソード電極とから
なる半導体保護素子において、前記第二半導体領域を突
き抜けて前記アノード電極と前記第一半導体領域とを短
絡するＮ型半導体材料で形成された第五半導体領域を設
けた半導体保護素子である。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す半導体保護素子の断面
図である。第二半導体領域２の一部分に表面からＮ型不
純物を第一半導体領域１に達するまで押し込んだ第五半
導体領域５を形成し、この第五半導体領域５と第二半導
体領域２の両方にオーミック接触を持つようにアノード
電極６を作っである。
図である。第二半導体領域２の一部分に表面からＮ型不
純物を第一半導体領域１に達するまで押し込んだ第五半
導体領域５を形成し、この第五半導体領域５と第二半導
体領域２の両方にオーミック接触を持つようにアノード
電極６を作っである。
すなわち、本発明の半導体保護素子では、アノード電ｆ
ｉ６は第二半導体領域２だけでなく第−半導体領域１と
もオーミック接触を持っている。この構造においては、
オン状態においてアノード電極６とカソード電極７に印
加される電圧は、直接第一半導体領域１と第三半導体領
域３で形成されるＰＮ接合に逆方向に加わることになる
。
ｉ６は第二半導体領域２だけでなく第−半導体領域１と
もオーミック接触を持っている。この構造においては、
オン状態においてアノード電極６とカソード電極７に印
加される電圧は、直接第一半導体領域１と第三半導体領
域３で形成されるＰＮ接合に逆方向に加わることになる
。
このため、このＰＮ接合の逆耐圧がそのまま半導体保護
素子のブレークダウン電圧ＶＢＲとなり、第二半導体領
域２とは無関係に定めることができる。第２図は本発明
の半導体保護素子の電圧−電流特性を示すグラフである
。第２図に示すように、そのなだれ降伏状態もＰＮ接合
の逆方向電圧電流特性となるため負抵抗特性とはならず
、よって半導体保護素子がオン状態に入る制限電圧はブ
レークオーバ電圧ＶＢＯのみで決まり２分極化すること
もない。
素子のブレークダウン電圧ＶＢＲとなり、第二半導体領
域２とは無関係に定めることができる。第２図は本発明
の半導体保護素子の電圧−電流特性を示すグラフである
。第２図に示すように、そのなだれ降伏状態もＰＮ接合
の逆方向電圧電流特性となるため負抵抗特性とはならず
、よって半導体保護素子がオン状態に入る制限電圧はブ
レークオーバ電圧ＶＢＯのみで決まり２分極化すること
もない。
又、本発明の半導体保護素子は逆電圧に対してはダイオ
ード特性になるため、保護素子として必要な双方向特性
を得たい時は、単にこのデバイスを逆向きに直列につな
ぐだけで双方向特性を得ることもできる。
ード特性になるため、保護素子として必要な双方向特性
を得たい時は、単にこのデバイスを逆向きに直列につな
ぐだけで双方向特性を得ることもできる。
第３図は本発明の応用例を示す断面図である。
この応用例では、第一半導体領域１と第三半導体領域３
で形成されるＰＮ接合の表面部分に、Ｎ型の不純物を押
し込んだ第六半導体領域９を形成し、この部分の不純物
濃度により第一半導体領域１と第三半導体領域３で形成
されるＰＮ接合の逆耐圧、すなわち半導体保護素子のブ
レークダウン電圧を制御できるようにしたものである。
で形成されるＰＮ接合の表面部分に、Ｎ型の不純物を押
し込んだ第六半導体領域９を形成し、この部分の不純物
濃度により第一半導体領域１と第三半導体領域３で形成
されるＰＮ接合の逆耐圧、すなわち半導体保護素子のブ
レークダウン電圧を制御できるようにしたものである。
以上説明したように本発明は、第一〜第四半導体領域か
らなる半導体保護素子に第五半導体領域を作ることによ
り１．半導体保護素子のブレークダウン電圧が第一半導
体領域と第三半導体領域により形成されるＰＮ接合の逆
耐圧のみで決まり、しかも立ち上がり速度の速い印加電
圧に対しても一定の制限電圧でオン状態に入ることがで
きるようになるという効果がある。
らなる半導体保護素子に第五半導体領域を作ることによ
り１．半導体保護素子のブレークダウン電圧が第一半導
体領域と第三半導体領域により形成されるＰＮ接合の逆
耐圧のみで決まり、しかも立ち上がり速度の速い印加電
圧に対しても一定の制限電圧でオン状態に入ることがで
きるようになるという効果がある。
第１図は本発明の一実施例を示す断面図、第２図は本発
明の半導体保護素子の電圧−電流特性を示すグラフ、第
３図は本発明の応用例を示す断面図、第４図は従来の半
導体保護素子の断面図、第５図は従来の半導体保護素子
の電圧−電流特性を示すグラフである。 １・・・第一半導体領域、２・・・第二半導体領域、３
・・・第三半導体領域、４・・・第四半導体領域、５・
・・第五半導体領域、６・・・アノード電極、７・・・
カソード電極、８・・・５ｉ０２膜、９・・・第六半導
体°領域。
明の半導体保護素子の電圧−電流特性を示すグラフ、第
３図は本発明の応用例を示す断面図、第４図は従来の半
導体保護素子の断面図、第５図は従来の半導体保護素子
の電圧−電流特性を示すグラフである。 １・・・第一半導体領域、２・・・第二半導体領域、３
・・・第三半導体領域、４・・・第四半導体領域、５・
・・第五半導体領域、６・・・アノード電極、７・・・
カソード電極、８・・・５ｉ０２膜、９・・・第六半導
体°領域。
Claims (1)
- Ｎ型半導体材料で形成された第一半導体領域と、前記第
一半導体領域の両表面のうちの一方の面とＰＮ接合を形
成するＰ型半導体材料で形成された第二半導体領域と、
前記第一半導体領域の両表面のうちの他方の面とＰＮ接
合を形成するＰ型半導体材料で形成された第三半導体領
域と、前記第三半導体領域の表面の一部分とＰＮ接合を
形成するＮ型半導体材料で形成された第四半導体領域と
、前記第二半導体領域とオーミック接触を持つアノード
電極と、前記第三半導体領域と第四半導体領域の両領域
とオーミック接触を持つカソード電極とからなる半導体
保護素子において、前記第二半導体領域を突き抜けて前
記アノード電極と前記第一半導体領域とを短絡するＮ型
半導体材料で形成された第五半導体領域を設けたことを
特徴とする半導体保護素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33087588A JPH02174263A (ja) | 1988-12-27 | 1988-12-27 | 半導体保護素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33087588A JPH02174263A (ja) | 1988-12-27 | 1988-12-27 | 半導体保護素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02174263A true JPH02174263A (ja) | 1990-07-05 |
Family
ID=18237491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33087588A Pending JPH02174263A (ja) | 1988-12-27 | 1988-12-27 | 半導体保護素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02174263A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04320067A (ja) * | 1991-04-18 | 1992-11-10 | Agency Of Ind Science & Technol | サージ防護デバイスにおけるブレーク・オーバ電流または保持電流に関する設計仕様値からの誤差低減方法 |
| JP2011249601A (ja) * | 2010-05-27 | 2011-12-08 | Shindengen Electric Mfg Co Ltd | 短絡型サイリスタ |
-
1988
- 1988-12-27 JP JP33087588A patent/JPH02174263A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04320067A (ja) * | 1991-04-18 | 1992-11-10 | Agency Of Ind Science & Technol | サージ防護デバイスにおけるブレーク・オーバ電流または保持電流に関する設計仕様値からの誤差低減方法 |
| JP2011249601A (ja) * | 2010-05-27 | 2011-12-08 | Shindengen Electric Mfg Co Ltd | 短絡型サイリスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967256A (en) | Overvoltage protector | |
| US5077591A (en) | Electrostatic discharge protection for semiconductor input devices | |
| EP0315213B1 (en) | Vertical mosfet device having protector | |
| US3947864A (en) | Diode-integrated thyristor | |
| KR102383935B1 (ko) | 하이브리드 과전압 보호 장치 및 조립체 | |
| US5545914A (en) | Semiconductor device having zener diodes with temperature stability between base and collector regions | |
| JPH07254613A (ja) | 半導体デバイスの降伏電圧強度を増大させる装置及び方法 | |
| US3078196A (en) | Semiconductive switch | |
| US5821586A (en) | Semiconductor device including a protective element having negative resistance characteristic | |
| US3230429A (en) | Integrated transistor, diode and resistance semiconductor network | |
| US4262295A (en) | Semiconductor device | |
| JPH0485963A (ja) | 半導体保護素子 | |
| JPH02174263A (ja) | 半導体保護素子 | |
| GB2208257A (en) | Overvoltage protector | |
| US3260901A (en) | Semi-conductor device having selfprotection against overvoltage | |
| JPH0536979A (ja) | サージ防護素子 | |
| JP2668238B2 (ja) | Ｐｎｐｎサージ防護デバイス | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JP2960108B2 (ja) | 過電圧保護機能付半導体素子 | |
| JPS5931869B2 (ja) | 静電誘導形サイリスタ | |
| JP3007647B2 (ja) | 負性抵抗形半導体素子 | |
| JPH0276263A (ja) | 半導体保護素子 | |
| JPS5947549B2 (ja) | 電流制御装置 | |
| JPH0614546B2 (ja) | 複合サイリスタ | |
| JPH02105575A (ja) | 半導体保護素子 |