JPH02174265A - 多極の双方向半導体制御素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、雷サージ等の異常電圧から機器を防護する
ための多極の双方向半導体制御素子に関する。

（従来の技術） 従来、この種の双方向半導体制御素子としては第８図に
示すものが知られている。この双方向半導体制御素子ｌ
は、順次に隣接する半導体層Ｎｌ、半導体層Ｐ２、半導
体層Ｎ３、半導体層Ｐ４及び半導体層Ｎ５の５層領域か
ら成り、半導体層Ｎ１、Ｎ３−及びＮ５はｎ型半導体、
半導体層Ｐ２、及びＰ４はｐ型半導体である。一方の端
部における半導体層Ｎ１と半導体層Ｐ２とは電極２によ
って短絡され、他方の端部における半導体層Ｐ４と半導
体層Ｎ５とは電極３によって短絡されている。電極２に
は端子４が形成され、電極３には端子５が形成されてい
る また、この従来の双方向半導体制御素子の電圧−電流特
性は第９図に示すように、高抵抗領域６ａ、６ｂと比較
的低い微分抵抗を有する降伏領域７ａ、７ｂと移行領域
８ａ、８ｂと低抵抗領域ＩＩａ、ｌｌｂとから成るスイ
ッチ特性を持っている。図中の点９ａ、９ｂはブレーク
オーバ電圧、点１０ａ、１０ｂは保持電流である。

次に、この従来の双方向半導体制御素子を用いて通信中
継機器用保安器を構成した例を第１０図に示す。

中継器１１の入カドランス１２の側の通信線の心線１４
と心線１５との間に素子１８、心線１４．１５とアース
２４との間に素子１９および２０、出カドランス１３の
側の心線１６．１７とアース２４との間にに素子２１お
よび２２、心線１６と心線１７との間に素子２３が、そ
れぞれ接続されている。雷サージが、例えば、心線１４
とアース２４との間に印加されると、素子１９がＯＮし
て雷サージ電流をアース２４へ流して中継器１１を防護
する。通常、襲雷時において、心線１４とアース２４と
の間及び心線１５とアース２４との間には、同時刻に同
電圧のサージが印加される。このとき、素子工９と素子
２０とに動作特性の差があると、その差に応じた電圧（
最大で各素子のブレークオーバ電圧の差）が心線１・４
と心線１５との間、すなわち中継器１１に印加されるの
で、中継器１１が損傷することがある。また、心線１４
と心線１５との間に直接異常電圧が印加された場合、心
線１４と心線１５との間には素子１９と素子２０とが直
列に挿入されることとなり、動作電圧は素子１９．２０
が単独の場合より大きくなり（最大で各素子のブレーク
オーバ電圧の和）、中継器１１を防護できない場合があ
る。これらを避けるために素子１９と素子２０とは動作
特性の等しいものを使うことが望ましく、さらに、心線
Ｉ４と心線１５との間に素子１８を入れる場合が多い０
以上のことは出カドランス１３の側も同様であり、この
例では四個ないし六個の双方向半導体制御素子が必要と
なる。

（発明が解決しようとする課題） ところで、従来の双方向半導体制御素子では、次のよう
な問題点があった。

異常電圧から機器を防護する保安器等を構成する場合、
次のように、多数の双方向半導体制御素子を必要とする
。−本の通信線の心線に対し少なくとも一個の双方向半
導体制御素子を用いなＣすればならない、また、双方向
半導体制御素子は同一ロットで製造されたものでも動作
特性に差異を生じる場合があり、動作特性の差異に起因
する機器の損傷を避けるための双方向半導体制御素子を
付加しなければならない。

そこで、この発明は、上記の問題点を解決した多極の双
方向半導体制御素子を提供することを目的とする。

（課題を解決するための手段） このような目的を達成するために、この発明の多極の双
方向半導体制御素子は、複数のｐｎｐｎ型二端子サイリ
スタから成る双方向半導体制御素子において、第１の導
電型から成る第１の半導体層と、第１の半導体層の一方
の主面に互いに離間して形成された第２の導電型から成
る複数以上の第２の半導体層と、複数以上の第２の半導
体層の各々に第２の半導体層に内包され且つ第２の半導
体層の外部表面に露出して形成された第１の導電型から
成る第３の半導体層と、第１の半導体層の他方の主面に
互いに離間して形成された第２の導電型から成る複数以
上の第４の半導体層と、複数以上の第４の半導体層の各
々に第４の半導体層に内包され且つ第４の半導体層の外
部表面に露出して形成された第１の導電型から成る第５
の半導体層と、複数以上の第２の半導体層と第２の半導
体層に形成された第３の半導体層とを各々の外部表面に
おいて対を成して短絡して形成された複数以上の電極と
、複数以上の第４の半導体層と第４の半導体層に形成さ
れた第５の半導体層とを各々の外部表面において対を成
して短絡して形成された複数以上の電極とから成るもの
である。

（作用） この発明においては、複数のｐｎｐｎ型二端子サイリス
タが同じ半導体基板に隣接して形成され多極の双方向半
導体制御素子を構成する。したがって、各ｐｎｐｎ型二
端子サイリスタは、互いに極めて近い動作特性になる。

また、保安器等を構成する場合、使用する素子数が減少
することにより、小型化が可能で端子数も減少する。

（実施例） 第１図は、この発明の多極の双方向半導体制御素子の一
実施例の断面図である。この多極の双方向半導体制御素
子２５は、第１の導電型としてｎ型、第２の導電型とし
てｐ型を用いている。そして、ｎ型半導体から成る第１
の半導体層Ｎ６、第３の半導体層Ｎ７ａ、Ｎ７ｂ及び第
５の半導体層Ｎ８ａ、Ｎ８ｂ、ｐ型半導体から成る第２
の半導体層Ｐ１０ａ、Ｐ１０ｂ及び第４の半導体層ＰＩ
ｌａ、ｐＨｂの５層頭域から成っている。半導体層Ｎ７
ａと半導体層Ｐ１０ａとは電極２６ａ１半導体層μ７ｂ
と半導体層Ｐ１０ｂとは電極２６ｂ、半導体１１Ｎ８ａ
と半導体層ｐＨａとは電極２７ａ、半導体層Ｎ８ｂと半
導体層ｐＨｂとは電極２７ｂによってそれぞれ短絡され
ている。

第２図は１、この多極の双方向半導体制御素子を通信機
器の保安器として使用する例の結線図である。多極の双
方向半導体制御素子２５の電極２６ａと電極２６ｂとに
は端子２８、電極２７ａには端子２９゛ａ、電極２７ｂ
には端子２９ｂがそれぞれ設けられる。端子２８はアー
ス３０へ、端子２９ａは通信線の心線３１ａへ、端子２
９ｂは通信線の心線３１ｂへそれぞれ接続される。そし
て心線３１ａ、３１ｂは通信機器３２へ接続される。

次に、この多極の双方向半導体制御素子の動作を説明す
る。まず、この多極の双方向半導体制′４■素子２５を
、電極２６ａと電極２７ａとによって挟まれた双方向半
導体制御素子３３ａと、電極２６ｂと電極２７ｂとによ
って挟まれた双方向半導体制御ｌ素子３３ｂと、これら
の素子間の第一の半導体層Ｎ６から成る抵抗Ｒとに分割
して考える。

ここで、襲雷時に、例えば端子２８が正電位に端子２９
ａが負電位になるように、雷サージが印加されると、第
９図の電圧−電流特性を示して素子３３ａがＯＮとなり
通信機器３２を防護する。このとき、抵抗Ｒは耐圧を得
るために高比抵抗にしである第一の半導体層Ｎ６から成
っているので、その抵抗値は充分に大きく素子３３ｂに
対する影響は極めて小さい、すなわち、素子３３ａと素
子３３ｂとは電気的に絶縁しているものと見なせる。

したがって、素子３３ａと素子３３ｂとは各々独立して
動作する。また、これらの素子において正方向動作と逆
方向動作との電流経路は構造上対称的であるため、正方
向特性と逆方向特性とは極めて近いものが容易に得られ
る。

また、この多極の双方向半導体制御ｎ素子２５を構成す
る素子３３ａと素子３３ｂとは、同一半導体基板に隣接
して同時に形成されるので、互いに極めて特性の近いも
のが得られる。したがって、従来の技術の説明で述べた
理由により、素子間の動作電圧の差異によって心線３１
ａと心線３１ｂとの間に生じる電圧は元来低いものであ
る。

第３図は、この多極の双方向半導体制御素子を通信機器
の保安器として使用する他の例の結線図である。この例
では心線３１ａと心８３　ｌ　ｂとの間に生じる電圧か
ら確実に通信機器３２を防護するために、三個の双方向
半導体制御素子から成る多極の双方向半導体制御素子３
４を用いたものである。第２図と同一部分には同一番号
を付しである。新たに設けられた三個口の素子３３ｃは
、−方の電極３５ａに接続された端子３６ａが端子２９
ａに、他方の電極３５ｂに接続された端子３６ｂが端子
２９ｂにそれぞれ接続されている。したがって、心線３
１ａと心線３１ｂとの間に電圧が生しても素子３３ｃに
よってより確実に通信機器３２を防護できる。

さらに、第４図は、第１０図に示した従来の双方向半導
体制御素子を六個用いて構成した保安器を、この発明の
多極の双方向半導体制？ｉｌｌ素子を一個用いて置き換
えた例である。この多極の双方向半導体制御素子３７で
は、双方向半導体制御素子３８ないし４３が第１の半導
体層Ｎ６を介して接続された構造をしている。中継器１
１の入カドランス１２の側において、素子３８の電極４
４ａと素子４０の電極４６ｂとは端子５０によって短絡
され通信用の心線１４に接続され、素子３８の電極４４
ｂと素子３９の電極４５ｂとは端子５１によって短絡さ
れ通信用の心線１５に接続されている。出カドランス１
３の側において、素子４１の電極４７ｂと素子４３の電
極４９ａとは端子５３によって短絡され通信用の心線１
６に接続され、素子４２の電極４８ｂと素子４３の電極
４９ｂとは端子５２によって短絡され通信用の心線１７
に接続されている。また、素子３９の電極４５ａと素子
−４０の電極４６ａと素子４１の電極４７ａと素子４２
の電極４８ａとは端子５４によって短絡されアース２４
に接続されている。すなわち、素子３８は心線１４と心
線１５との間、素子３９は心線１５とアース２４との間
、素子４０は心線１４とアース２４との間、素子４１は
心線１６とアース２４との間、素子４２は心線１７とア
ース２４との間、素子４３は心線１６と心線１７との間
にそれぞれ設けられ、それらに発生した異常電圧から中
継器１１等を防護する。なお、素子３９と素子４０とは
隣接して形成されるために動作特性がほとんど等しい。

したがって、心線１４と心線１５との間に発生する異常
電圧は小さいので、素子３日は省略してもよい。同様に
素子４３も省略してもよい。このように、保安器を構成
するのに、従来六個必要であった双方向半導体制御素子
が、この発明の多極の双方向半導体制御素子を使えば一
個で実現できる。したがって、保安器の小型化、保安器
筐体への組み込み工程の簡略化、素子の組合せ選択工程
の省略化などの製造工数の低減が図れる。

第５図は、この発明の多極の双方向半導体制御素子の断
面図である。このように、第１の半導体層Ｎ６、第２の
半導体層Ｐ１０ａ、Ｐ１０ｂ、・・、第３の半導体層Ｎ
７　ａ、Ｎ７　ｂ、　　・・・第４の半導体層ｐＨａ、
ｐＨｂ、−・−１第５の半導体層Ｎ８ａ、Ｎ８ｂ、・・
・、電極２６ａ、２６ｂ、　・・・、２７ａ１２７ｂ１
　・　・　・から成る双方向半導体制御素子を並列に何
個形成してもよい。

第６図および第７図は、この発明の多極の双方向半導体
制御素子の他の実施例である。第１図及び第２図と同一
部分には同一番号を付し、説明を省略する。

第６図において、第３の半導体層Ｎ７ａ、Ｎ７ｂ及び第
５の半導体層Ｎ８ａ、Ｎ８ｂの設けられる位置が第１図
と異なっている。このように形成してもよい。

第７図の第１の半導体１ｉＮ６において、第２の半導体
層Ｐ１０ａ、Ｐ１０ｂが形成されない面に溝５５ａ、第
４の半導体層ｐＨａ、ｐＨｂが形成されない面に溝５５
ｂがそれぞれ形成されている。これらの溝５５３，５５
ｂによって、図中に示した抵抗Ｒの値を大きくでき、素
子３３ａと素子３３ｂとの絶縁性をより高めることがで
きる。

なお、溝５５ａ、５５ｂはどちらか一方だけを形成して
もよい。

なお、以上の実施例において第３の半導体層と第５の半
導体層とのどちらか一方または両方に、保持電流を大き
くするために、電極側からスリラットを入れてもよい。

さらに、以上の実施例では、第１の導電型としてｎ型、
第２の導電型としてｐ型を用いているが、勿論、第１の
導電型としてｐ型、第２の導電型としてｎ型を用いても
よい。

（発明の効果） 以上説明したように、この発明の多極の双方向半導体制
御素子によれば、複数のｐｎｐｎ型二端子サイリスタを
一体化して一個の半導体チップに形成したので、保安器
等を構成する素子数を減らすことができ、筐体への組み
込み工程の簡略化、素子の組合せ選択工程の省略化など
の製造工数の低減が図れる。

【図面の簡単な説明】

第１図はこの発明の多極の双方向半導体制御素子の一実
施例を示す断面図、第２図はこの発明の多極の双方向半
導体制御素子を通信機器の保安器として使用する例の結
線図、第３図はこの発明の多極の双方向半導体制御素子
を通信機器の保安器として使用する他の例の結線図、第
４図はこの発明の多極の双方向半導体制御素子を通信機
器用中継器の保安器として使用する場合の結線図、第５
図はこの発明の多極の双方向半導体制御素子の断面図、
第６図および第７図はこの発明の多極の双方向半導体制
御素子の他の実施例を示す断面図、第８図は従来の双方
向半導体制御素子を示す断面図、第９図は従来の双方向
半導体制御素子の電圧−電流特性を示すグラフ、第１Ｏ
図は従来の双方向半導体制御素子を通信機器用中継器の
保安器として使用する場合の結線図である。 Ｎ６・・・第１の半導体層、ＰＩＯａ、ＰＩＯｂ、Ｐｌ
ｏｃｍ−−第２の半導体層、Ｎ７ａ、Ｎ１ｂ、Ｎ１ｃｍ
−・第３の半導体層、ｐＨａ。 、ｐＨｂ、ｐＨｃ・・・第４の半導体層、Ｎ８ａ、Ｎ８
ｂ、Ｎ８ｃ　・−−第５の半導体層、２６ａ、　、２６
ｂ、２６ｃ、２８ａ、２８ｂ、２８Ｃ・・・電極。 特許出願人・・・株式会社　白山製作所代理人　・・・
　弁理士　吉１）芳春 ７ａ ７ｂ 第 ！ 図 第３図 第 図 第 図 第 ７図 第４

Claims (1)

1. 【特許請求の範囲】 複数のｐｎｐｎ型二端子サイリスタから成る双方向半導
   体制御素子において、 第１の導電型から成る第１の半導体層と、 第１の半導体層の一方の主面に互いに離間して形成され
   た第２の導電型から成る複数以上の第２の半導体層と、 複数以上の第２の半導体層の各々に、第２の半導体層に
   内包され、且つ第２の半導体層の外部表面に露出して形
   成された第１の導電型から成る第３の半導体層と、 第１の半導体層の他方の主面に互いに離間して形成され
   た第２の導電型から成る複数以上の第４の半導体層と、 複数以上の第４の半導体層の各々に、第４の半導体層に
   内包され、且つ第４の半導体層の外部表面に露出して形
   成された第１の導電型から成る第５の半導体層と、 複数以上の第４の半導体層と第４の半導体層に形成され
   た第５の半導体層とを、各々の外部表面において対を成
   して短絡して形成された複数以上の電極と、 複数以上の第４の半導体層と第４の半導体層に形成され
   た第５の半導体層とを、各々の外部表面において対を成
   して短絡して形成された複数以上の電極とから成ること
   を特徴とする多極の双方向半導体制御素子。