JPS63310156A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS63310156A JPS63310156A JP62147432A JP14743287A JPS63310156A JP S63310156 A JPS63310156 A JP S63310156A JP 62147432 A JP62147432 A JP 62147432A JP 14743287 A JP14743287 A JP 14743287A JP S63310156 A JPS63310156 A JP S63310156A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit layer
- silicon substrate
- terminal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/211—Design considerations for internal polarisation
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路、特に、コンデンサを内蔵した集積回
路に関する。
路に関する。
近年の集積回路は高集積化、高速化する傾向にあり、集
積回路単独で安全な動作をする事が困難となってきた。
積回路単独で安全な動作をする事が困難となってきた。
その為通常集積回路は、その電源端子に最短距離で結線
した高周波特性の良いコンデンサを必要とする。
した高周波特性の良いコンデンサを必要とする。
一般に、集積回路はシリコン単結晶基板（以下シリコン
基板と略す）と、このシリコン基板上に拡散成長させた
Ｎ型やＰ型半導体からなる複数の回路素子群と、蒸着金
属等による複数の導電線群と、酸化金属等による複数の
絶縁体群と、前記各回路素子を前記各導電線や前記各絶
縁体によシ結線又は絶縁した複数の端子群と、これら端
子群を除いて表面をおおう石英ガラス等からなる保護膜
を含んで構成される。
基板と略す）と、このシリコン基板上に拡散成長させた
Ｎ型やＰ型半導体からなる複数の回路素子群と、蒸着金
属等による複数の導電線群と、酸化金属等による複数の
絶縁体群と、前記各回路素子を前記各導電線や前記各絶
縁体によシ結線又は絶縁した複数の端子群と、これら端
子群を除いて表面をおおう石英ガラス等からなる保護膜
を含んで構成される。
通常互いに結線又は絶縁した複数の回路素子群からなる
層の事を電子回路層と呼ぶ。またこの電子回路層がもつ
端子群には、電源端子とグランド端子と入出力信号端子
がある。この集積回路は、入出力信号端子間でディジタ
ル回路では論理演算アナログ回路では増幅等の動作を行
う。
層の事を電子回路層と呼ぶ。またこの電子回路層がもつ
端子群には、電源端子とグランド端子と入出力信号端子
がある。この集積回路は、入出力信号端子間でディジタ
ル回路では論理演算アナログ回路では増幅等の動作を行
う。
従来の集積回路はシリコン基板と、前記シリコン基板上
に生成した電子回路層と、全端子群を除いた前記電子回
路層の表面をおおう保護膜とを含んで構成される。
に生成した電子回路層と、全端子群を除いた前記電子回
路層の表面をおおう保護膜とを含んで構成される。
次に従来の集積回路について図面を参照して詳細に説明
する。
する。
第４図は従来の集積回路の一例を示す断面図である。
第４図に示す集積回路はシリコン基板１と、シリコン基
板１上に生成した電子回路層２と、プラス電源端子１１
とグランド端子１２と入出力信号端子群とを除いた前記
電子回路層２の表面をおおう保護膜１５とを含んで構成
される。なお同図では電子回路層２の入出力信号鳴子群
は省略しである。ここでプラス電源端子１１をグランド
端子１２は、外部に電源を接続する為の端子で電子回路
層２は、電源の印加によシ働くディジタル回路やアナロ
グ回路を生成している。
板１上に生成した電子回路層２と、プラス電源端子１１
とグランド端子１２と入出力信号端子群とを除いた前記
電子回路層２の表面をおおう保護膜１５とを含んで構成
される。なお同図では電子回路層２の入出力信号鳴子群
は省略しである。ここでプラス電源端子１１をグランド
端子１２は、外部に電源を接続する為の端子で電子回路
層２は、電源の印加によシ働くディジタル回路やアナロ
グ回路を生成している。
表面保護膜１５は、電子回路層２の中に、外部不純物が
侵入する事を防ぐ為の膜で、通常石英ガラス等が用いら
れる。
侵入する事を防ぐ為の膜で、通常石英ガラス等が用いら
れる。
第５図は、第４図に示す断面図の等価回路図である。同
図に示すようにプラス電源端子１１とグランド端子１２
の間に電源平滑用コンデ／すは存在しない。
図に示すようにプラス電源端子１１とグランド端子１２
の間に電源平滑用コンデ／すは存在しない。
上述した従来の集積回路は内部に電源平滑用コンデンサ
を有していないので、急峻な電源変動や負荷変動の影響
を受けやすいという欠点がちった。
を有していないので、急峻な電源変動や負荷変動の影響
を受けやすいという欠点がちった。
本発明の集積回路はシリコン基板と、前記シリコン基板
上に生成した電子回路層と、前記電子回路層の上部又は
前記シリコン基板の下部に積層した複数の導電膜と、前
記各導電膜ごとに重ね合せた同数の絶縁膜と、前記電子
回路層のプラス端子と渦層ごとの前記導電膜に接続した
第１の結線と前記電子回路層のグランド端子と残りの階
層前記導電膜に接続した第２の結線と全端子を除いた前
記電子回路層の表面をおおう保護膜とを含んで構成され
る。
上に生成した電子回路層と、前記電子回路層の上部又は
前記シリコン基板の下部に積層した複数の導電膜と、前
記各導電膜ごとに重ね合せた同数の絶縁膜と、前記電子
回路層のプラス端子と渦層ごとの前記導電膜に接続した
第１の結線と前記電子回路層のグランド端子と残りの階
層前記導電膜に接続した第２の結線と全端子を除いた前
記電子回路層の表面をおおう保護膜とを含んで構成され
る。
次に、本発明の実施例について、図面を参照して詳細に
説明する。
説明する。
第１図は本発明の一実施例を示す断面図である。
第１図に示す集積回路はシリコン基板１と、シリコン基
板１上に生成した電子回路層２と、電子回路層２の上部
に積層した４層層の導電膜３〜６と、各導電膜３〜６ご
とに重ね合わせた同数の絶縁膜７〜１０と、電子回路層
２のプラス電源端子１１と階層導電膜３，５に接続した
第１の結線１３と、電子回路層２のグランド端子１２と
残シの階層導電膜４，６に接続した第２の結線１４と、
プラス電源端子１１とグランド端子１２と入出力信号端
子群とを除いた電子回路層２の表面をおおう保護膜１５
とを含んで構成される。なお同図では人出力信号端子群
は省略しである。
板１上に生成した電子回路層２と、電子回路層２の上部
に積層した４層層の導電膜３〜６と、各導電膜３〜６ご
とに重ね合わせた同数の絶縁膜７〜１０と、電子回路層
２のプラス電源端子１１と階層導電膜３，５に接続した
第１の結線１３と、電子回路層２のグランド端子１２と
残シの階層導電膜４，６に接続した第２の結線１４と、
プラス電源端子１１とグランド端子１２と入出力信号端
子群とを除いた電子回路層２の表面をおおう保護膜１５
とを含んで構成される。なお同図では人出力信号端子群
は省略しである。
第２図に、第１図に示す断面図の等価回路図を示す。蒸
着アルミニウム等による導電膜３〜６と、気相成長石英
ガラス等による絶縁膜７〜１０は、３つのコンデンサー
を等制約に構成する。第１の結線１３は、３つのコンデ
ンサの各一方の電極３゜５．５とプラス電源端子１１と
を接続し、第２の結線１２は、３つのコンデンサの他方
の電極４，４゜６とグランド端子とを接続している。保
護膜１５は、電子回路層２の中に外部不純物が侵入する
のを防ぐ働きをする。
着アルミニウム等による導電膜３〜６と、気相成長石英
ガラス等による絶縁膜７〜１０は、３つのコンデンサー
を等制約に構成する。第１の結線１３は、３つのコンデ
ンサの各一方の電極３゜５．５とプラス電源端子１１と
を接続し、第２の結線１２は、３つのコンデンサの他方
の電極４，４゜６とグランド端子とを接続している。保
護膜１５は、電子回路層２の中に外部不純物が侵入する
のを防ぐ働きをする。
第３図は本発明の他の実施例を示す断面図である。第３
図に示す集積回路はシリコン基板１とシリコン基板１上
に生成した電子回路層２と、シリコン基板２の下部に積
層した４層の導１ｄ膜３〜６と、各導電膜３〜６ごとに
重ね合わせた同数の絶縁膜７〜１０と、電子回路層２の
プラス電源端子１１と階層導電膜３，５に接続した第１
の結線１３と、電子回路Ｎｉ２のグランド端子１２と残
りの階層導電膜４，６に接続した第２の結線１４と、プ
ラス電源端子１１とグランド端子１２と入出力信号端子
群とを除いた電子回路層２の表面をおおう保護膜１５と
を含んで構成される。なお同図では入出力信号端子群は
省略しである。また第３図の実施例の断面図の等価回路
は、第２図の同様となる。
図に示す集積回路はシリコン基板１とシリコン基板１上
に生成した電子回路層２と、シリコン基板２の下部に積
層した４層の導１ｄ膜３〜６と、各導電膜３〜６ごとに
重ね合わせた同数の絶縁膜７〜１０と、電子回路層２の
プラス電源端子１１と階層導電膜３，５に接続した第１
の結線１３と、電子回路Ｎｉ２のグランド端子１２と残
りの階層導電膜４，６に接続した第２の結線１４と、プ
ラス電源端子１１とグランド端子１２と入出力信号端子
群とを除いた電子回路層２の表面をおおう保護膜１５と
を含んで構成される。なお同図では入出力信号端子群は
省略しである。また第３図の実施例の断面図の等価回路
は、第２図の同様となる。
本発明の集積回路は、電子回路層の上部又は、シリコン
基板の下部にコンデンサを積層することにより、急峻な
電源変動や負荷変動に対して高速安定か動作ができると
いう効果がある。
基板の下部にコンデンサを積層することにより、急峻な
電源変動や負荷変動に対して高速安定か動作ができると
いう効果がある。
第１図は本発明の一実施例を示す断面図、第２図は第１
図に示す断面図の等価回路図、ｍ３図は本発明の他の実
施例を示す断面図、第４図は従来の一例を示す断面図、
第５図は第４図に示す断面図の等価回路である。 １・・・・・・シリコン基板、２・・・・・・電子回路
層、３〜６・・・・・・導電膜、７〜１０・・・・・・
絶縁膜、１１・・・・・・プラス電源端子、１２・・・
・・・グランド端子、１３・・・・・・第１の結線、１
４・・・・・・第２の結線、１−５・・・・・・表面保
護膜。 メー１＼、 代理人 弁１士 内 原 １皿 ＼−−シ・ ＄３区
図に示す断面図の等価回路図、ｍ３図は本発明の他の実
施例を示す断面図、第４図は従来の一例を示す断面図、
第５図は第４図に示す断面図の等価回路である。 １・・・・・・シリコン基板、２・・・・・・電子回路
層、３〜６・・・・・・導電膜、７〜１０・・・・・・
絶縁膜、１１・・・・・・プラス電源端子、１２・・・
・・・グランド端子、１３・・・・・・第１の結線、１
４・・・・・・第２の結線、１−５・・・・・・表面保
護膜。 メー１＼、 代理人 弁１士 内 原 １皿 ＼−−シ・ ＄３区
Claims (1)
- シリコン基板と、前記シリコン基板上に生成した電子回
路層と、前記電子回路層の上部又は前記シリコン基板の
下部に積層した複数の導電膜と、前記各導電膜ごとに重
ね合せた同数の絶縁膜と、前記電子回路層のプラス電源
端子と隔層ごとの前記導電膜に接続した第１の結線と、
前記電子回路層のグランド端子と残りの隔層前記導電膜
に接続した第２の結線と、全端子を除いた前記電子回路
層の表面をおおう保護膜を含むことを特徴とする集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62147432A JPS63310156A (ja) | 1987-06-12 | 1987-06-12 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62147432A JPS63310156A (ja) | 1987-06-12 | 1987-06-12 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63310156A true JPS63310156A (ja) | 1988-12-19 |
Family
ID=15430190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62147432A Pending JPS63310156A (ja) | 1987-06-12 | 1987-06-12 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63310156A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275663A (ja) * | 1989-01-24 | 1990-11-09 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH02280369A (ja) * | 1989-04-20 | 1990-11-16 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5717233A (en) * | 1992-06-12 | 1998-02-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having capacitior and manufacturing method thereof |
| US10153092B2 (en) | 2016-10-11 | 2018-12-11 | Tdk Corporation | Thin-film capacitor |
| US10319524B2 (en) | 2016-10-11 | 2019-06-11 | Tdk Corporation | Thin-film capacitor |
| US10529495B2 (en) | 2016-10-11 | 2020-01-07 | Tdk Corporation | Thin-film capacitor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074470A (ja) * | 1983-09-29 | 1985-04-26 | Fujitsu Ltd | 半導体装置 |
| JPS617660A (ja) * | 1984-06-21 | 1986-01-14 | Toshiba Corp | 半導体装置 |
| JPS6170746A (ja) * | 1984-09-14 | 1986-04-11 | Matsushita Electronics Corp | 半導体装置 |
| JPS61225864A (ja) * | 1985-03-29 | 1986-10-07 | Mitsubishi Electric Corp | 半導体装置 |
-
1987
- 1987-06-12 JP JP62147432A patent/JPS63310156A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074470A (ja) * | 1983-09-29 | 1985-04-26 | Fujitsu Ltd | 半導体装置 |
| JPS617660A (ja) * | 1984-06-21 | 1986-01-14 | Toshiba Corp | 半導体装置 |
| JPS6170746A (ja) * | 1984-09-14 | 1986-04-11 | Matsushita Electronics Corp | 半導体装置 |
| JPS61225864A (ja) * | 1985-03-29 | 1986-10-07 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275663A (ja) * | 1989-01-24 | 1990-11-09 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH02280369A (ja) * | 1989-04-20 | 1990-11-16 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5717233A (en) * | 1992-06-12 | 1998-02-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having capacitior and manufacturing method thereof |
| US10153092B2 (en) | 2016-10-11 | 2018-12-11 | Tdk Corporation | Thin-film capacitor |
| US10319524B2 (en) | 2016-10-11 | 2019-06-11 | Tdk Corporation | Thin-film capacitor |
| US10529495B2 (en) | 2016-10-11 | 2020-01-07 | Tdk Corporation | Thin-film capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01283863A (ja) | Ｍｏｓ型半導体装置 | |
| JPS63310156A (ja) | 集積回路 | |
| JP2663928B2 (ja) | Ｔａｂテープ及びｔａｂテープを用いた半導体装置 | |
| JPS6354763A (ja) | 半導体装置 | |
| JP2579989B2 (ja) | 静電破壊保護装置 | |
| JPS62216351A (ja) | 半導体集積回路 | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JPS5892260A (ja) | 半導体装置 | |
| JP2509300B2 (ja) | 半導体装置の入力回路 | |
| JPH01205549A (ja) | 超電導配線を有する半導体装置 | |
| JPS63258056A (ja) | 半導体装置 | |
| JPH01187965A (ja) | サージ電圧保護回路 | |
| JPH012345A (ja) | 半導体集積回路装置 | |
| JPS61269380A (ja) | 半導体装置 | |
| JP2542206Y2 (ja) | 半導体素子 | |
| JPS62154661A (ja) | 半導体装置 | |
| JPWO2024252870A5 (ja) | ||
| JPS61180467A (ja) | 積層型半導体装置 | |
| JPH03138962A (ja) | 半導体集積回路 | |
| JPH02148845A (ja) | 半導体装置 | |
| JPS58143565A (ja) | 半導体回路配線体 | |
| JPS6156447A (ja) | 半導体装置およびその製造方法 | |
| JPH01273345A (ja) | 集積回路 | |
| JPH04120771A (ja) | マスタースライス方式集積回路装置用遅延セル | |
| JPH02281754A (ja) | 半導体装置 |