JPH02174469A

JPH02174469A - 雑音除去回路

Info

Publication number: JPH02174469A
Application number: JP63332910A
Authority: JP
Inventors: Kiyoshi Imai; 今井　浄
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-12-27
Filing date: 1988-12-27
Publication date: 1990-07-05
Anticipated expiration: 2013-05-20
Also published as: JP2754640B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、テレビジョン受像機等で、複合映像信号に含
まれる白色雑音をフレームメモリを用いて除去する雑音
除去回路に関するものである。

従来の技術近年、雑音除去回路は、Ｉ　ＤＴＶ（Ｉｍｐｒｏｖｅｄ　Ｔｅ１ｅｖｉｓｉｏｎ）の技術の
進歩と共に、その付加機能の一つとして商品化されるよ
うになってきた。ＩＤＴＶではフレームメモリを具帰し
ているのでそれを利用して、フレーム巡回型の雑音除去
回路を付加し易いからである。フレーム巡回型の雑音除
去回路の従来例としては、「ノイズリデューサ−」高橋
著、テレビジョン学会誌第３３巻　第４号（１９７９）
　　Ｐ、Ｐ２９６〜３００がある。

以下、図面を参照しながら、上述した従来の雑音除去回
路の一例について説明する。第４図は、従来の雑音除去
回路のブロック囚を示すものである。第４図において１
は複合映像信号の入力端子、２は雑音除去後の映像出力
端子、３は複合映像信号の入力端子１に接続されたＡ　
／　Ｄ　使換器、４はＡ／Ｄ変換器３でデジタル化した
映像信号に（１−Ｋ）の暉数倍する（１−、−Ｋ）倍回
路、６は入力和を出力する加算器、６は入力差を出力す
る減算器、７は入力された映像信号を１フレーム期間遅
延して出力するフレームメモリ、８はフレームメモリ７
の出力信号をＫの係数倍するに倍回路、９は（１−Ｋ　
）倍回路４とに倍回路８とのＫの値を検出した雑音量に
応じて制御する雑音制御回路、１０は加算器６の出力に
接続されたＤ／Ａ変換器、１１はフレームメモリ７の出
力に接続されたクロマインバータである。

以上のように構成された雑音除去回路について、以下そ
の動作を説明する。テレビの映像信号はフレーム周期で
画像情報がくり返し送られてくるが、フレーム間の自己
相関性は非常に強く、ランダム性の雑音はフレーム周期
で平均すると雑音成分のエネルギーのみが低くなり、Ｓ
／Ｎを改善できる。

（１−Ｋ　）倍回路４とに倍回路８において、例えば、
Ｋ＝Σと設定すると、映像出力端子２の信号は、フレー
ムメモリ７の出力信号と複合映像信号１の信号とを加算
器６で加えた、加算平均出力である。Ｓ／Ｎ改善度はｓ
　ｄＢ　程度である。Ｋ＝。

の時は、Ｋ倍回路８の出力がなくなるので、複合映像信
号入力端子１と、映像信号出力端子２とは同一信号にな
る。Ｓ／Ｎは改善されない。入力された信号の雑音量に
応じてＫ　：Ｏ、、と設定することになる。雑音量を検
出して、雑音が大きい時はＫの値を大きくするよう、自
動制御を行うのが雑音検出回路９である。基本的にはフ
レーム間差言号を減算器６で検出するが、複合映像信号
のクロマ信号の位相がフレーム間で反転しており、単純
な差ではクロマ成分が減算器６の出力に出てしまうので
、フレームメモリアの出力側にクロマインバータ１１を
挿入している。クロマインバータ１１は、ラインメモリ
と色副搬送波のパンドパスフィｐりで構成され、クロマ
は号の位相を反転させるものである。従って減算器６の
出力は、基本的には、雑音成分と、フレーム間で相関の
ない信号成分となり、これを雑音検出回路９の入力とす
る。２次に従来の雑音検出回路９の一例について説明する。

第６図は従来の雑音除去回路に使用されている雑音検出
回路のフォック図を示すものである。第５図において、
２０は検出用信号入力端子で第４図の減算器６の出力に
接続されている。２１は入力された映像信号を１水平走
査期間遅延して出方するラインメモリ、２２は減算器、
２３は減算器出力が２４の固定値設定端子の値よりも大
きい時に１を出力し逆の時は０を出力する比較器、２６
は比較器２３の出力が１の画素数を水平周期で計数する
カウンター、２６は比較器２３とカウンター２６の出力
に応じて減算器２２の出力を取り込む入力制御回路、２
７は入力制御回路の出力デアタを積分する積分回路、２
８は雑音検出出力端子で、第４図の（１−Ｋ　）倍回路
４とに倍回路８とにＫの値を設定する出力を行う。

以上のように構成された雑音検出回路について以下その
動作を説明する。検出用信号入力端子２０の信号は、フ
レーム間相関のある信号は除去されているが、動画では
かなりの信号成分が残留する。

ラインメモリ２１と減算器２２は、残留している信号成
分のうち、ライン間相関のあるものについて除去する。

減算器２２の出力は、雑音とフレーム間・ライン間の相
関のない信号成分との混合出力である。雑音以外の成分
を、さらに除去しようとするのが、比較器２３．カウン
ター２５．入力制御回路２６．で構成される回路である
。比較器２３の出力の１が連続する時、すなわち、減算
器２２の出力振巾が大きい場合が連続して存在する時、
入力制御回路２６は、減算器２２の出力を積分回路２７
へ伝えない。又、１水平期間内で比較器２３の出力が１
となる画素が多ければ、カウンター２５により検出し次
の水平走査期間では、入力制御回路２６は減算器２６の
データを積分回路２７に伝えない。このようにして、積
分回路２７へ入力されるデータは、はぼ雑音成分とされ
る。積分回路２７では、新たな雑音成分が取り込まれな
い時は前の状態を保持する。

以上のようにして雑音除去量Ｋが自動的に制御されるよ
うな雑音除去回路が構成される。

発明が解決しようとする課題しかしながら、上記のような構成では、フレーム間でも
ライン間でも相関のない信号成分を雑音と誤判定すると
いう課題を有していた。

本発明は上記課題に鑑み、雑音成分をより正確に検出し
て雑音除去量を制御できる雑音除去回路を提供するもの
である。

課題を解決するための手段上記課題を解決するために、本発明の雑音除去回路は、
複合映像信号の入力端子と、入力された複合映像信号の
１フレーム期間分を記憶するフレームメモリと、フレー
ムメモリの入出力の和をとる加算器と、加算器の出力に
接続されてバースト部分を監視する雑音検出回路と、雑
音検出回路によって制御される係数器と、係数器によっ
て定まる比で前記の入力された複合映像信号と前記フレ
ームメモリの出力との和をとりフレームメモリへ出力す
る演算器と、複合映像信号の入力端子に接続された同期
分離回路と、同期分離回路のカラーバースト位置に対応
した水平パルス出力により制御されて演算器を迂回する
切替回路と、演算器の出力に接続された映像信号の出力
端子という構成を備えたものである。

作　　　用本発明は上記した構成によって、複合映像信号のフレー
ム間の和のバースト期間部分の雑音を検出するため、画
像の、内容に左右されない安定した自動雑音除去量制御
の行える雑音除去回路を構成できる。

実施例以下、本発明の一実施例における雑音除去回路について
、図面を参照しながら説明する。第１図は、本発明の一
実施例における雑音除去回路のブロック図を示すもので
ある。第１図において、１は複合映像信号入力端子、２
は映像信号出力端子、３はＡ／Ｄ変換器、４は（１−Ｋ
）倍回路、６は加算器、７はフレームメモリ、８はに倍
回路、９は雑音検出回路、１ｏはＤ／Ａ変換器で以上は
従来例と同一回路であシ、第４図と同一番号を付す。

１２．１３は２人力１出力スイッチ、１４は加算器、１
６は同期再生分離回路、１６はバーストゲ−ドパｐス出
力端子、１７は垂直バルヌ出力端子である。

以上のように構成された雑音除去回路について、以下そ
の動作を説明する。まず、スイッチ１２゜１３は制御入
力が０の時、上側の入力（図中に０と示した側）を選択
して出力する。この場合は、信号系の接続は従来例の第
４図と同様になる。同期分離再生回路１６のパーストゲ
ートパルス出力端子１６の信号はカラー４＜−スト期間
だけ１となる水平周期の信号で、この信号が、スイッチ
１２゜１３の制御入力に接続されている。従って、カラ
ーバースト期間、スイッチ１２．１３は下側の入力を出
力し、スイッチ１２の出力はＡ／Ｄ変換器３の出力とな
り、スイッチ１３の出力はなくなる。

つまり、これらスイッチ１２．１３の出力の和を取る加
算器５の出力は、複合映像信号入力端子１からの信号に
等しくなる。加算器６の出力はフレームメモリ７の入力
に接続されており、フレームメモリ７の出力は、バース
ト部分は、単に１つレーム期間、入力された複合映像は
号が除去されたもので、バースト以外の部分は雑音除去
された信号である。次に雑音検出回路９の入力は、フレ
ームメモリ７の入出力和を加算器１４でとったものであ
多、この回路の動作について、第２図と第３図を参照し
て説明する。第２図は、本発明の一実施例の雑音除去口
路に使用している雑音検呂回路のブロック図を示すもの
である。図において、３０は雑音検出用信号の入力端子
で第１図の加算器１４の出力に接続されている。３１は
バンドパス・フィルりで入力信号の色副搬送波の帯域を
通過する。

３２は絶対値回路、３３と３４はクロック刻みでデータ
をシフトするＤラッチ、３６は最大値回路（１）で、絶
対値回路３２、Ｄラッチ３３、Ｄラッチ３４の各出力の
うち最大のものを選択して出力する。３６はＤラッチで
、データ入力は最大値検出回路（１）：３５の出力であ
る。

第１図の同期分離再生回路１６のパーストゲートパルス
入力端子１６が接続されているのが３７の遅延回路で、
バーストの中心位相で立ち上がる水平同期パフレスを合
成する。遅延回路３７の出力がＤラッチ３６のトリガ一
端子に入力されている。

３８は比較器で、３９の固定値設定端子の値よりもＤラ
ッチ３６の出力が大きい時１、その他の時０を出力する
。４ｏは計数回路で、比較器３８の出力が１のときの遅
延回路３７の出力パルスを計数し、垂直同期パルス入力
端子１７の信号により計数値がリセットされる。４１．
４２はＤラッチで、計数回路４ｏの計数データを垂直周
期でシフトする。４３は最大値検出回路（２）で計数回
路４０とＤラッチ４１．４２の各出力のうち最大のもの
を選択して出力する。４４は雑音検出出力端子で、最大
値検出回路（噂４３の出力である。

第３図は、第１図、第２図の各部の波形図である。第３
図の波形ａは、複合映像信号入力端子１における信号波
形を、水平同期信号とバースト信号の部分を拡大して記
したものである。実線が、あるフレームの信号波形１点
線がその前フレームの信号波形として重ねて記している
。バースト部分の位相関係が反転している。従って、フ
レームメモリＴの入出力の和をとる加算器１４の出力信
号のバースト期間はバースト信号成分はなくなシ、雑音
成分となる。波形すは、加算器１４の出力、つまり、雑
音検出用信号入力端子３ｏの信号波形例である。雑音が
乗っている場合について記している。波形Ｃは、波形す
を入力した時の、バンドパス・フィルタ３１の出力波形
例である。色副搬送波周波数を中心として±Ｏ，Ｓ用程
度の雑音成分を抽出する。波形ｄは、波形Ｃを入力した
時の絶対値回路３２の出力波形例である。波形ｅは最大
値検出回路（１）　３６の出力波形例で、波形ｄのピー
ク値の巾を広げた出力となる。遅延回路３７の出力パル
スの立ち上がりエツジは、波形ｅにｐで示す時刻である
とすれば、Ｄラッチ３６は、この時点のデータを一水平
期間保持する。比較器３８の固定値設定端子３９に設定
するデータを例えば波形ｅのＭの値としたら、比較器３
８の出力は、この水平期間は１となる。計数回路４０で
は、計数が一つ進む。つまり、計数回路４０は、１フイ
ールドあたシに、雑音の多い水平期間がいくつあるか数
える。最大値検出回路（坤４３では、３フイ一ルド期間
で最も計数値の多い値を選択して雑音検出出力端子４４
より出力する。これにより第１図の（１−Ｋ　）倍回路
４とに倍回路８のＫの値を制御することで、自動的な雑
音検出による雑音除去回路を構成する。

以上のように、本実施例によれば、複合映像信号のバー
スト部分は巡回型の演算を停止して、単純なフレーム和
をとってバースト期間の雑音量を検出する事ができ、画
像の動静に無関係に安定した検出動作が行える。

なお、本実施例は、ＩＤＴＶの３次元Ｙ／Ｃ分離用のフ
レームメモリを共用すること、又、色信号系はＹ信号系
とは別であることを仮定している。

たとえば、本実施例の映像出力に残っている色成分は、
３次元Ｙ／Ｃ分離で除去するので考慮していない。逆に
、色成分も保存したい場合は、クロマインバータ−をフ
レームメモリからの帰還路に設ける必要がある。

発明の効果以上のように、本発明によれば、入力された複合映像信
号に含まれる雑音の検出を、雑音除去用のフレームメモ
リを利用して精度よく行え、検出結果によって雑音除去
量をきめる係数器を自動制御することにより、常に、雑
音の少ない映像信号を得れるような雑音除去回路を構成
することができる。

【図面の簡単な説明】第１図は本発明の一実施例における雑音除去回路のブロ
ック図、第２図はその雑音検出回路のブロック図、第３
図は第１図、第２図の回路の各部の波形図、第４図は従
来例における雑音除去回路のブロック図、第６図はその
雑音検出回路９ブロツク図である。１・・・・・・複合映像は号の入力端子、２・・・・・
・映像信号の出力端子、４・・・・・・（１−Ｋ　）倍
回路、６・・・・・・加算器、７・・・・・・フレーム
メモリ、８・・・・・・Ｋ倍回路、９・・・・・・雑音
検出回路、１２．１３・・・・・・スイッチ、１４・・
・・・・加算器、１６・・・・・・同期分離再生回路、
１６・・・・・・パーストゲートパルス出力端子、１７
・・・・・・垂直同期パルス出力端子、３０・・・・・
・雑音検出用信号入力端子、３１・・・・・・バンドパ
ス・フィｐり、３２・・・・・・絶対値回路、３６・・
・・・・最大値検出回路（１）、３６・・・・・・Ｄフ
ッチ、３８・・・・・・比較器、３９・・・・・・固定
値、設定端子、４ｏ・・・・・・計数回路、４３・・・
・・・最大値検出回路（２）、４４・・・・・・雑音検
出出力端子。

Claims

【特許請求の範囲】

（１）複合映像信号の入力端子と、入力された複合映像
信号の１フレーム期間分を記憶するフレームメモリと、
フレームメモリの入出力の和をとる加算器と、加算器の
出力に接続された雑音検出回路と、雑音検出回路によっ
て制御される係数器と、係数器によって定まる比で前記
の入力された複合映像信号と前記フレームメモリの出力
との和をとり前記フレームメモリへ出力する演算器と、
前記複合映像信号の入力端子に接続された同期分離回路
と、同期分離回路のカラーバースト位置に対応した水平
パルス出力により制御されて前記演算器を迂回する切替
回路と、前記演算器の出力に接続された映像信号の出力
端子とを備えたことを特徴とする雑音除去回路。
（２）加算器の出力に接続されたバンドパス・フィルタ
と、バンドパス・フィルタの出力に接続された絶対値回
路と、絶対値回路の出力に接続された第一の最大値検出
回路と、第一の最大値検出回路の出力を水平周期でサン
プル・ホールドするラッチと、ラッチ出力を一定値と比
較する比較器と、比較器出力に従って計数が可能になり
垂直周期で値がリセットされ水平パルスを計数する計数
回路と、計数回路の出力に接続された第二の最大値検出
回路とを備え、第二の最大値検出回路の出力により前記
係数器を制御することを特徴とする請求項１記載の雑音
除去回路。