JPS6320970A - テレビジヨン信号の雑音抑圧装置 - Google Patents
テレビジヨン信号の雑音抑圧装置Info
- Publication number
- JPS6320970A JPS6320970A JP61165827A JP16582786A JPS6320970A JP S6320970 A JPS6320970 A JP S6320970A JP 61165827 A JP61165827 A JP 61165827A JP 16582786 A JP16582786 A JP 16582786A JP S6320970 A JPS6320970 A JP S6320970A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- noise
- output
- television signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はフレームメモリを用いて、リカーシブフィルタ
（ｒｅｃｕｒｓｉｖｅ ｆｉｌｔｅｒ）を構成し、テレ
ビジョン信号のランダム雑音を軽減する装置に関するも
のである。
（ｒｅｃｕｒｓｉｖｅ ｆｉｌｔｅｒ）を構成し、テレ
ビジョン信号のランダム雑音を軽減する装置に関するも
のである。
従来の技術
従来のテレビジョン信号の雑音抑圧装置としては、例え
ば（文献 高欄：ノイズリデューサー。
ば（文献 高欄：ノイズリデューサー。
テレビジ冒ン学会誌第３３巻第４号（１９７９）Ｐ２９
６〜３００に示されている。
６〜３００に示されている。
第３図はこの従来のテレビジョン信号の雑音抑圧装置の
ブロック図、第４図は第３図のＳ／Ｎ検出回路のブロッ
ク図を示すものであシ、１は符号化された出力を発生す
るＡ／Ｉ）変換器、２はＡ／Ｄ変換器１の出力を入力と
する加算回路、３ばＡ／Ｄ変換器の出力を入力とする動
き検出回路、４は加算回路２の出力を入力とするフレー
ムメモリで、フレームメモリ４の出力はクロマ反転回路
台を介して、前記動き検出回路３に入力している。
ブロック図、第４図は第３図のＳ／Ｎ検出回路のブロッ
ク図を示すものであシ、１は符号化された出力を発生す
るＡ／Ｉ）変換器、２はＡ／Ｄ変換器１の出力を入力と
する加算回路、３ばＡ／Ｄ変換器の出力を入力とする動
き検出回路、４は加算回路２の出力を入力とするフレー
ムメモリで、フレームメモリ４の出力はクロマ反転回路
台を介して、前記動き検出回路３に入力している。
６は動き検出回路３の出力に応じて定数Ｋを発生する混
合比率発生回路である。７は動き検出回路３の出力と定
数Ｋを乗算する乗算回路、８け動き検出回路３の出力を
用いて、入力テレビジョン信号のＳ／Ｎを検出し、Ｓ／
Ｎに応じて混合比率発生回路６で持っている複数の定数
に４．に２１に３１に４を選択制御するＳ／Ｎ検出回路
、９は加算回路２の出力全出力テレビジョン信号に変換
するＤ／Ａ変換器である。１ｏは動き検出回路３の出力
信号を１ライン（１水平走査期間）遅延させる１ライン
遅延線、１１は１ライン遅延線１０の入力信号から出力
信号を減算する減算回路、１２は減算回路１１の出力と
基準レベル（このレベル以下を雑音成分として扱うレベ
ル）との比較を行なう比較回路、１３は１ライン間の画
素数を数えるカウンタ回路人、１４は１ライン区間内で
減算回路１１の出力振幅が基準レベル以上の画素数（雑
音成分ではなく動き成分と見る画素）を数えるカウンタ
回路Ｂである。１６は減算回路の出力振幅が基準レベル
以下でカウンタ回路Ｂからの禁止制御がない画素のみを
雑音成分とする入力制御回路、１６は雑音成分の平均振
幅を得る積分回路である。
合比率発生回路である。７は動き検出回路３の出力と定
数Ｋを乗算する乗算回路、８け動き検出回路３の出力を
用いて、入力テレビジョン信号のＳ／Ｎを検出し、Ｓ／
Ｎに応じて混合比率発生回路６で持っている複数の定数
に４．に２１に３１に４を選択制御するＳ／Ｎ検出回路
、９は加算回路２の出力全出力テレビジョン信号に変換
するＤ／Ａ変換器である。１ｏは動き検出回路３の出力
信号を１ライン（１水平走査期間）遅延させる１ライン
遅延線、１１は１ライン遅延線１０の入力信号から出力
信号を減算する減算回路、１２は減算回路１１の出力と
基準レベル（このレベル以下を雑音成分として扱うレベ
ル）との比較を行なう比較回路、１３は１ライン間の画
素数を数えるカウンタ回路人、１４は１ライン区間内で
減算回路１１の出力振幅が基準レベル以上の画素数（雑
音成分ではなく動き成分と見る画素）を数えるカウンタ
回路Ｂである。１６は減算回路の出力振幅が基準レベル
以下でカウンタ回路Ｂからの禁止制御がない画素のみを
雑音成分とする入力制御回路、１６は雑音成分の平均振
幅を得る積分回路である。
以上のように構成された従来のテレビジョン信号の雑音
抑圧装置においては、入力されたテレビジョン信号はＡ
／Ｄ変換器１によシ符号化され、この符号化された信号
人は加算回路２と動き検出回路３にそれぞれ加えられる
。動き検出回路３には前記信号人と、この活量ムに対し
て副搬送波の位相が反転された１フレーム前の信号Ｂと
が入力され、２つの信号の差（Ｂ−ム）が絵素ごとに求
められる。この動き検出回路３の絵素ごとの差信号出力
（Ｂ−Ａ）を混合比率発生回路６と乗算回路７に加え、
差信号レベルに応じて定数にの値を決定する。乗算回路
７で差信号（Ｂ−Ａ）に定数Ｋを乗算し、（Ｂ−ム）Ｋ
の出力信号を得る。この信号を加算回路２に加え、この
加算回路２で次のような加算を行なう。
抑圧装置においては、入力されたテレビジョン信号はＡ
／Ｄ変換器１によシ符号化され、この符号化された信号
人は加算回路２と動き検出回路３にそれぞれ加えられる
。動き検出回路３には前記信号人と、この活量ムに対し
て副搬送波の位相が反転された１フレーム前の信号Ｂと
が入力され、２つの信号の差（Ｂ−ム）が絵素ごとに求
められる。この動き検出回路３の絵素ごとの差信号出力
（Ｂ−Ａ）を混合比率発生回路６と乗算回路７に加え、
差信号レベルに応じて定数にの値を決定する。乗算回路
７で差信号（Ｂ−Ａ）に定数Ｋを乗算し、（Ｂ−ム）Ｋ
の出力信号を得る。この信号を加算回路２に加え、この
加算回路２で次のような加算を行なう。
Ｃ＝ム＋（Ｂ−ム）Ｋ （ｃ＞≦に≦１）加算回
路２の出力信号Ｃはフレームメモリ４とＤ／Ａ変換器９
に加えられている。そしてＤ／Ａ変換器９の出力が出力
テレビジョン信号である。上述のようにフレームメモリ
を用いて、Ｃ＝ム＋（Ｂ−ム）Ｋ の演算を行なうこと
によって、Ｓ／Ｎ比を改善することができる。
路２の出力信号Ｃはフレームメモリ４とＤ／Ａ変換器９
に加えられている。そしてＤ／Ａ変換器９の出力が出力
テレビジョン信号である。上述のようにフレームメモリ
を用いて、Ｃ＝ム＋（Ｂ−ム）Ｋ の演算を行なうこと
によって、Ｓ／Ｎ比を改善することができる。
次にＳ／Ｎ検出回路においては、テレビジョン信号のフ
レーム間およびフレーム画像内のライン間の自己相関、
さらに近傍相関を利用して、入力テレビジョン信号の信
号成分を減衰し、雑音成分のみを抽出する回路と、その
雑音信号を時間的に平均して平均電圧を求め、その検出
値より混合比率発生回路の持っている複数の定数に１．
に２．に３゜Ｋ４（Ｓ／Ｎ改善度）を自動的に選択する
ものである。
レーム間およびフレーム画像内のライン間の自己相関、
さらに近傍相関を利用して、入力テレビジョン信号の信
号成分を減衰し、雑音成分のみを抽出する回路と、その
雑音信号を時間的に平均して平均電圧を求め、その検出
値より混合比率発生回路の持っている複数の定数に１．
に２．に３゜Ｋ４（Ｓ／Ｎ改善度）を自動的に選択する
ものである。
動き検出回路３の出力である差信号（Ｂ−ム）は雑音成
分とテレビジョン信号の変化成分だけである。この差信
号にはフレーム相関を持つ信号成分は減衰している。こ
の差信号を１ライン遅延線１ｏと減算器１１に加えて演
算し、１フレ一ム画像内のライン相関をもつ信号成分を
減衰させる。
分とテレビジョン信号の変化成分だけである。この差信
号にはフレーム相関を持つ信号成分は減衰している。こ
の差信号を１ライン遅延線１ｏと減算器１１に加えて演
算し、１フレ一ム画像内のライン相関をもつ信号成分を
減衰させる。
このように得られた信号を比較回路１２で基準レベルと
比較する。この基準レベル以下のものだけを雑音成分と
している。この基準レベル以上のものは雑音成分としな
くて、カウンタ回路Ｂ１４でこの基準レベルを越える画
素数を数える。１ラインの画素数を数えるカウンタ回路
Ａ１３からの１ラインごとのクリアーパルスによってカ
ウンタ回路Ｂ１４はカウンタ値がクリアーされる。この
カウンタ回路Ｂ１４は１ライン中の基準レベルを越える
画素数を数えるカウンタであり、１ライン区間にある全
体の画素数の約２％以上が基準レベル以上であれば、そ
の次の１ライン・区間の信号は雑音成分として扱わない
ように入力制御回路１６を制御する。入力制御回路１６
は上述の条件が満足されたときにのみ、新しい雑音を取
り込み、積分回路１６で積分していく。この積分回路１
６で雑音信号の平均電圧を得る。このようにして得た雑
音電圧で混合比率発生回路の持っている複数の定ｆｉ
Ｋ、 ｌ Ｋ２１ Ｋ５１ Ｋ４等を選択する。このよ
うにして、入力信号のＳ／Ｎに対応した最適なＳ／Ｎ改
善度の動作点を設定している。
比較する。この基準レベル以下のものだけを雑音成分と
している。この基準レベル以上のものは雑音成分としな
くて、カウンタ回路Ｂ１４でこの基準レベルを越える画
素数を数える。１ラインの画素数を数えるカウンタ回路
Ａ１３からの１ラインごとのクリアーパルスによってカ
ウンタ回路Ｂ１４はカウンタ値がクリアーされる。この
カウンタ回路Ｂ１４は１ライン中の基準レベルを越える
画素数を数えるカウンタであり、１ライン区間にある全
体の画素数の約２％以上が基準レベル以上であれば、そ
の次の１ライン・区間の信号は雑音成分として扱わない
ように入力制御回路１６を制御する。入力制御回路１６
は上述の条件が満足されたときにのみ、新しい雑音を取
り込み、積分回路１６で積分していく。この積分回路１
６で雑音信号の平均電圧を得る。このようにして得た雑
音電圧で混合比率発生回路の持っている複数の定ｆｉ
Ｋ、 ｌ Ｋ２１ Ｋ５１ Ｋ４等を選択する。このよ
うにして、入力信号のＳ／Ｎに対応した最適なＳ／Ｎ改
善度の動作点を設定している。
発明が解決しようとする問題点
しかしながら上記のようなＳ／Ｎ検出回路の構成では、
動き検出回路３の出力である差信号（Ｂ−人）は雑音成
分のみでなく動き部分での信号成分も含まれているので
、完全なＳ／Ｎ検出が出来ない。また基準レベルの設定
値を決めるのが難しい。これは入力信号のＳ、／Ｎの範
囲をどこまで包むかによって変わってくる。この基準レ
ベルの値によって、雑音成分と動きによる信号変化分の
判別を行なっているからである０ また、テレビジョン受像機においては電界強度によって
Ｓ／Ｎが大きく異なり、基準レベルで雑音成分と動き部
分を判別して行なうＳ／Ｎ検出回路は完全なＳ／Ｈの検
出が出来ないという問題点を有していた′０ 本発明はかかる点に鑑み、テレビジョン受像機でのテレ
ビジョン信号から雑音成分のみを抽出し、完全なＳ／Ｎ
検出回路を行ない入力信号のＳ／Ｈに対応した最適なＳ
／Ｎ改善度の動作点の自動設定を行なうテレビジョン信
号の雑音抑圧装置を提案することを目的とする。
動き検出回路３の出力である差信号（Ｂ−人）は雑音成
分のみでなく動き部分での信号成分も含まれているので
、完全なＳ／Ｎ検出が出来ない。また基準レベルの設定
値を決めるのが難しい。これは入力信号のＳ、／Ｎの範
囲をどこまで包むかによって変わってくる。この基準レ
ベルの値によって、雑音成分と動きによる信号変化分の
判別を行なっているからである０ また、テレビジョン受像機においては電界強度によって
Ｓ／Ｎが大きく異なり、基準レベルで雑音成分と動き部
分を判別して行なうＳ／Ｎ検出回路は完全なＳ／Ｈの検
出が出来ないという問題点を有していた′０ 本発明はかかる点に鑑み、テレビジョン受像機でのテレ
ビジョン信号から雑音成分のみを抽出し、完全なＳ／Ｎ
検出回路を行ない入力信号のＳ／Ｈに対応した最適なＳ
／Ｎ改善度の動作点の自動設定を行なうテレビジョン信
号の雑音抑圧装置を提案することを目的とする。
問題点を解決するための手段
本発明ば上記問題点を解決するため、テレビジョン信号
の複合同期信号から垂直同期信号の後側の等化パルス期
間のみを分離する回路と、入力信号を人／Ｄ変換器によ
り符号化した信号の前記等化パルス期間中のペデスタル
期間の信号のみをＢＰＦ回路を介して、直流分をカット
し、雑音信号のみを抽出し、この雑音信号の絶対値を取
り、前記等化パルス期間中のペデスタル期間の雑音信号
を積分し、平均化した雑音レベルを検出する回路と、こ
の雑音レベルによって複数の定数にの発生器を選択し、
入力信号のＳ／Ｎに対応したＳ／Ｎ改善度を自動的に設
定する回路を備えたテレビジョン信号の雑音抑圧装置で
ある。
の複合同期信号から垂直同期信号の後側の等化パルス期
間のみを分離する回路と、入力信号を人／Ｄ変換器によ
り符号化した信号の前記等化パルス期間中のペデスタル
期間の信号のみをＢＰＦ回路を介して、直流分をカット
し、雑音信号のみを抽出し、この雑音信号の絶対値を取
り、前記等化パルス期間中のペデスタル期間の雑音信号
を積分し、平均化した雑音レベルを検出する回路と、こ
の雑音レベルによって複数の定数にの発生器を選択し、
入力信号のＳ／Ｎに対応したＳ／Ｎ改善度を自動的に設
定する回路を備えたテレビジョン信号の雑音抑圧装置で
ある。
作用
本発明は前記した構成により、テレビジョン受像機の電
界強度によってＳ／Ｎが大きく変化するテレビジョン信
号であっても、等化パルス期間中のペデスタル期間に発
生する雑音は全て電界強度による雑音のみであり、この
雑音レベルを検出することにより、入力テレビジョン信
号のＳ／Ｎを完全に検出することができ、雑音抑圧装置
のＳ／Ｎ改善度を決定する定数にの値を自動的に設定す
ることができ、入力信号のＳ／Ｎに対応した雑音抑圧装
置を得ることができる。
界強度によってＳ／Ｎが大きく変化するテレビジョン信
号であっても、等化パルス期間中のペデスタル期間に発
生する雑音は全て電界強度による雑音のみであり、この
雑音レベルを検出することにより、入力テレビジョン信
号のＳ／Ｎを完全に検出することができ、雑音抑圧装置
のＳ／Ｎ改善度を決定する定数にの値を自動的に設定す
ることができ、入力信号のＳ／Ｎに対応した雑音抑圧装
置を得ることができる。
実施例
本発明における実施例は、第３図の従来の雑音抑圧装置
のブロック構成と基本的に同一であり、異なっているの
はＳ／Ｎ検出回路である。このため一般的な雑音抑圧装
置の説明は省いて、Ｓ／Ｎ検出回路について説明する。
のブロック構成と基本的に同一であり、異なっているの
はＳ／Ｎ検出回路である。このため一般的な雑音抑圧装
置の説明は省いて、Ｓ／Ｎ検出回路について説明する。
第１図は本発明の実施例におけるＳ／Ｎ検出回路のブロ
ック図を示すものであり、第１図において、２０は複合
同期信号を入力とする単安定マルチバイブレータ（以下
ＭＭ１と記す）、２１はＭＭ１回路２０の出力と複合同
期信号をゲートするＡＮＤ回路、２２はＡＮＤ回路２１
の出力を入力とする再トリガー可能な単安定マルチノく
イブレータ（以下ＭＭ２と記す）、２３はＭＭ２回路２
２の出力を６段シフトするシフトレジスタ回路、２４は
シフトレジスタ回路２３の出力と複合同期信号をゲート
するＨＡＮＤＡＮＤ回路はシフトレジスタ回路２３の出
力とＮＡＮＤ回路２４の出力をゲートするＡＮＤ回路で
あり、これらの回路２６で垂直同期信号の後側の等化パ
ルスの抽出を構成している。２７はＡ／Ｄ変換されたテ
レビジョン信号人から前記等化パルス期間のみの例えば
８ピツ）ＰＣＭ信号をゲートするゲート回路。
ック図を示すものであり、第１図において、２０は複合
同期信号を入力とする単安定マルチバイブレータ（以下
ＭＭ１と記す）、２１はＭＭ１回路２０の出力と複合同
期信号をゲートするＡＮＤ回路、２２はＡＮＤ回路２１
の出力を入力とする再トリガー可能な単安定マルチノく
イブレータ（以下ＭＭ２と記す）、２３はＭＭ２回路２
２の出力を６段シフトするシフトレジスタ回路、２４は
シフトレジスタ回路２３の出力と複合同期信号をゲート
するＨＡＮＤＡＮＤ回路はシフトレジスタ回路２３の出
力とＮＡＮＤ回路２４の出力をゲートするＡＮＤ回路で
あり、これらの回路２６で垂直同期信号の後側の等化パ
ルスの抽出を構成している。２７はＡ／Ｄ変換されたテ
レビジョン信号人から前記等化パルス期間のみの例えば
８ピツ）ＰＣＭ信号をゲートするゲート回路。
２８はム／Ｄ変換器のサンプリングクロック（以下５ｐ
ｃｘと記す）で動作するＤタイプフリップフロップ（以
下Ｄ 、ＦＦと記す）回路、２９はＤ・ＦＦ回路２８の
入力と出力を演算する８ピツトの減算回路であり、Ｄ−
ＦＦ回路２８と減算回路２９でＢＰＦ回路を構成し雑音
成分を抽出する。
ｃｘと記す）で動作するＤタイプフリップフロップ（以
下Ｄ 、ＦＦと記す）回路、２９はＤ・ＦＦ回路２８の
入力と出力を演算する８ピツトの減算回路であり、Ｄ−
ＦＦ回路２８と減算回路２９でＢＰＦ回路を構成し雑音
成分を抽出する。
３０はＢＰＦ回路の出力を絶対値化する絶対値回路、３
１は絶対値回路３０の出力とＩ）、ＦＦ回路３２の出力
を加算する加算回路、Ｄ−ＦＦ３２は５ＰＯＫで動作し
、シフトレジスタ回路２３の出力でクリアーされる。加
算回路３１とり、ＦＦ回路３２で積分回路を構成し、本
実施例の説明では１ｏ２４回の演算を行なうので、積分
回路を１８ビツトに拡張する。３３は積分回路の出力１
８ビツトより平均値を取るためのビットシフト回路、３
４は前記等化パルスの期間中のペデスタル期間のみ５Ｐ
ＧＫでカウントアツプするカウンタ回路であり、０から
カウントアツプして、カウンタ値が１ｏ２４の時ストロ
ーブ信号を発生する。３５はビットシフト回路３３の出
力である８ビツトをカウンタ回路３４のストローブ信号
で取り出すＤ・ＦＦ回路である。
１は絶対値回路３０の出力とＩ）、ＦＦ回路３２の出力
を加算する加算回路、Ｄ−ＦＦ３２は５ＰＯＫで動作し
、シフトレジスタ回路２３の出力でクリアーされる。加
算回路３１とり、ＦＦ回路３２で積分回路を構成し、本
実施例の説明では１ｏ２４回の演算を行なうので、積分
回路を１８ビツトに拡張する。３３は積分回路の出力１
８ビツトより平均値を取るためのビットシフト回路、３
４は前記等化パルスの期間中のペデスタル期間のみ５Ｐ
ＧＫでカウントアツプするカウンタ回路であり、０から
カウントアツプして、カウンタ値が１ｏ２４の時ストロ
ーブ信号を発生する。３５はビットシフト回路３３の出
力である８ビツトをカウンタ回路３４のストローブ信号
で取り出すＤ・ＦＦ回路である。
以上のように構成された本実施例のＳ／Ｎ検出回路につ
いて、第２図に示す垂直同期信号の後側の等化パルスの
抽出を行なうタイムチャートを用いて、以下その動作を
説明する。
いて、第２図に示す垂直同期信号の後側の等化パルスの
抽出を行なうタイムチャートを用いて、以下その動作を
説明する。
複合同期信号の一部を第２図の人に示すが、本実施例の
説明では水平同期信号のパルス幅をｔ、。
説明では水平同期信号のパルス幅をｔ、。
等化パルスのパルス幅をｔ２．垂直同期信号のパルス幅
をｔ、とする。
をｔ、とする。
ＭＭ１回路２ｏに複合同期信号人が入力されると、複合
同期信号の立上りからパルス幅ｔ４のＱ出力Ｂを発生す
る。この出力のパルス幅ｔ４はｔ ４＞ ｔ 、 ＋
ｔ４ ＞ ｔ ２． ｔ ４＜ ｔ ３ を満足する
。この出力ＢはＡＮＤ回路２１で複合同期信号人とゲー
トを取り、ＡＮＤ回路２１の出力は第２図に示すＣとな
る。この出力ＣをＭＭ２回路２２に入力し、°Ｃ信号の
立上りよシパルス幅ｔ５の出力を発生するが、、ｔ５＞
Ｈ／２であるため再トリガーがかかって第２図に示す出
力りを得る。このＭＭ２回路２２の出力りをシフトレジ
スタ回路２３に入力し、複合同期信号人をクロックとし
て６段シフトすれば、シフトレジスタ、回路２３の出力
には第２図に示す出力Ｅを得る。この出力ＥはＮＡＮＤ
回路２４で複合同期信号人とゲートされ第２図に示す出
力Ｆを得て、ＡＮＤ回路２６で°出力Ｆと出力Ｅでゲー
トして、第２図に示す出力Ｇを発生する。
同期信号の立上りからパルス幅ｔ４のＱ出力Ｂを発生す
る。この出力のパルス幅ｔ４はｔ ４＞ ｔ 、 ＋
ｔ４ ＞ ｔ ２． ｔ ４＜ ｔ ３ を満足する
。この出力ＢはＡＮＤ回路２１で複合同期信号人とゲー
トを取り、ＡＮＤ回路２１の出力は第２図に示すＣとな
る。この出力ＣをＭＭ２回路２２に入力し、°Ｃ信号の
立上りよシパルス幅ｔ５の出力を発生するが、、ｔ５＞
Ｈ／２であるため再トリガーがかかって第２図に示す出
力りを得る。このＭＭ２回路２２の出力りをシフトレジ
スタ回路２３に入力し、複合同期信号人をクロックとし
て６段シフトすれば、シフトレジスタ、回路２３の出力
には第２図に示す出力Ｅを得る。この出力ＥはＮＡＮＤ
回路２４で複合同期信号人とゲートされ第２図に示す出
力Ｆを得て、ＡＮＤ回路２６で°出力Ｆと出力Ｅでゲー
トして、第２図に示す出力Ｇを発生する。
この出力Ｇは垂直同期信号の後側の等化パルスの信号と
なり、以上の回路２６で複合同期信号人より垂直同期信
号の後側の等化パルスを抽出することができる。
なり、以上の回路２６で複合同期信号人より垂直同期信
号の後側の等化パルスを抽出することができる。
人／Ｄ変換されたテレビジョン信号人の８ピツ）ＰＣＭ
信号はゲート回路２７で前記等化パルスＧによってゲー
トされて１等化パルス期間中のペデスタル期間のＰＣＭ
信号しか出力されない。この出力はＤ−ＦＦ回路２８と
減算回路２９で構成しているＢＰＦ回路に入力し、５Ｐ
ＯＫの画素ごとに直流成分をカットして、雑音成分のみ
を抽出することができる。この雑音信号は正負の両極性
の信号であるので、絶対値回路３ｏで絶対値を取り、８
ビツトの正極性の信号に変換する。この雑音信号８ピツ
トは加算回路３１とＤ−ＦＦ回路３２で構成される積分
回路に入力され、５ｐｃｘの画素ごとに積分される。こ
のり、ＦＦ回路３２はシフトレジスタ回路２３の出力Ｅ
でフィールドごとにクリアーされる。本発明の実施例に
おいては積分回路は１０２４回積分する場合について説
明するので演算回路は１８ビツトに拡張される。
信号はゲート回路２７で前記等化パルスＧによってゲー
トされて１等化パルス期間中のペデスタル期間のＰＣＭ
信号しか出力されない。この出力はＤ−ＦＦ回路２８と
減算回路２９で構成しているＢＰＦ回路に入力し、５Ｐ
ＯＫの画素ごとに直流成分をカットして、雑音成分のみ
を抽出することができる。この雑音信号は正負の両極性
の信号であるので、絶対値回路３ｏで絶対値を取り、８
ビツトの正極性の信号に変換する。この雑音信号８ピツ
トは加算回路３１とＤ−ＦＦ回路３２で構成される積分
回路に入力され、５ｐｃｘの画素ごとに積分される。こ
のり、ＦＦ回路３２はシフトレジスタ回路２３の出力Ｅ
でフィールドごとにクリアーされる。本発明の実施例に
おいては積分回路は１０２４回積分する場合について説
明するので演算回路は１８ビツトに拡張される。
この積分回路の１０２４回の平均をビットシフト回路３
３で行なうために、１８ビツトのデータより上位８ピツ
トを選択する。
３で行なうために、１８ビツトのデータより上位８ピツ
トを選択する。
一方、カウンタ回路３４はムＮＤ回路２６の出力ＧのＨ
ｉｇｈレベルの期間のみ、５ＰＯＫによってカウントア
ツプを行ないカウンタ値が１０２４の時ストローブ信号
を発生し、このストローブ信号でＤ−ＦＦ回路３６の雑
音信号８ピツトの平均データを取り出す。このデータが
テレビジョン信号の垂直同期信号の後側の等化パルス期
間中のペデスタルレベルに含まれる雑音信号の平均値で
ある。この雑音信号の平均値のデータによってテレビジ
ョン信号に含まれる雑音を検出することができ、このデ
ータの値によって３７Ｈのレベルを判断できる。
ｉｇｈレベルの期間のみ、５ＰＯＫによってカウントア
ツプを行ないカウンタ値が１０２４の時ストローブ信号
を発生し、このストローブ信号でＤ−ＦＦ回路３６の雑
音信号８ピツトの平均データを取り出す。このデータが
テレビジョン信号の垂直同期信号の後側の等化パルス期
間中のペデスタルレベルに含まれる雑音信号の平均値で
ある。この雑音信号の平均値のデータによってテレビジ
ョン信号に含まれる雑音を検出することができ、このデ
ータの値によって３７Ｈのレベルを判断できる。
このＳ／Ｎ検出回路のデータによって、雑音抑圧装装置
の混合比率発生回路の持っている複数の定数に＋ ＩＫ
２ ＋に５ 、に４等の発生器を自動的に選択すること
ができる。
の混合比率発生回路の持っている複数の定数に＋ ＩＫ
２ ＋に５ 、に４等の発生器を自動的に選択すること
ができる。
以上のように本実施例によれば、垂直同期信号の後側の
等化パルス期間を抽出する回路とこの等化パルス期間中
のペデスタルレベルに含まれる雑音信号の平均値を検出
し、この雑音レベルによって複数の定数にの発生器を選
択し、入力信号のＳ／Ｎに対応したＳ／Ｎ改善度を自動
的に設定することができる。
等化パルス期間を抽出する回路とこの等化パルス期間中
のペデスタルレベルに含まれる雑音信号の平均値を検出
し、この雑音レベルによって複数の定数にの発生器を選
択し、入力信号のＳ／Ｎに対応したＳ／Ｎ改善度を自動
的に設定することができる。
発明の詳細
な説明したように１本発明によれば垂直同期（ｉ号の後
側の等化パルス期間のペデスタルレベルに含まれる雑音
成分のみを抽出してＳ／Ｎ検出を行なうので５映像信号
の映像内容によって影響を受けることなく、電界強度等
によってＳ／ｌｆが変化する場合には完全なＳ／Ｎの検
出を行なうことができ、雑音抑圧装置のＳ／Ｎ改善度を
決定する定数にの値を自動的に設定することができ、そ
の実用的効果は大きい。
側の等化パルス期間のペデスタルレベルに含まれる雑音
成分のみを抽出してＳ／Ｎ検出を行なうので５映像信号
の映像内容によって影響を受けることなく、電界強度等
によってＳ／ｌｆが変化する場合には完全なＳ／Ｎの検
出を行なうことができ、雑音抑圧装置のＳ／Ｎ改善度を
決定する定数にの値を自動的に設定することができ、そ
の実用的効果は大きい。
第１図は本発明の一実施例におけるテレビジョン信号の
雑音抑圧装置のブロック図、第２図は同実施例説明のた
めのタイムチャート、第３図は従来のテレビジョン信号
の雑音抑圧装置のブロック図、第４図は第３図のＳ／Ｎ
検出回路のブロック図である。 １・・・・・・Ａ／Ｄ変換器、２・・・・・・加算回路
、３・・・・・・動き検出回路、４・・・・・・フレー
ムメモリ、５・・・・・・クロマ反転回路、６・・・・
・・混合比率発生回路、７・・・・・・乗算回路、９・
・・・・・Ｄ／Ａ変換器、２０・・・・・・ＭＭ１回路
、２１．２６・・・・・・ＡＮＤ回路、２２・・・・・
・ＭＭ２回路、２３・・・・・・シフトレジスタ回路、
２４・・・・・・Ｎ人Ｎ１１回路、２７・・・・・・ゲ
ート回路、２８゜３２．３６・・・・・・Ｄ、ＦＦ回路
１２９・・・・・・減算回路、３０・・・・・・絶対値
回路１３１・・・・・・加算回路１３３・・・・・・ビ
ットシフト回路、３４・・・・・・カウンタ回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ＴＳ
２図
雑音抑圧装置のブロック図、第２図は同実施例説明のた
めのタイムチャート、第３図は従来のテレビジョン信号
の雑音抑圧装置のブロック図、第４図は第３図のＳ／Ｎ
検出回路のブロック図である。 １・・・・・・Ａ／Ｄ変換器、２・・・・・・加算回路
、３・・・・・・動き検出回路、４・・・・・・フレー
ムメモリ、５・・・・・・クロマ反転回路、６・・・・
・・混合比率発生回路、７・・・・・・乗算回路、９・
・・・・・Ｄ／Ａ変換器、２０・・・・・・ＭＭ１回路
、２１．２６・・・・・・ＡＮＤ回路、２２・・・・・
・ＭＭ２回路、２３・・・・・・シフトレジスタ回路、
２４・・・・・・Ｎ人Ｎ１１回路、２７・・・・・・ゲ
ート回路、２８゜３２．３６・・・・・・Ｄ、ＦＦ回路
１２９・・・・・・減算回路、３０・・・・・・絶対値
回路１３１・・・・・・加算回路１３３・・・・・・ビ
ットシフト回路、３４・・・・・・カウンタ回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ＴＳ
２図
Claims (1)
- 入力テレビジョン信号Ａとフレームメモリの出力信号Ｂ
の差信号Ｂ−Ａを得て、この差信号の大小により定数Ｋ
を発生し、前記差信号Ｂ−ＡをＫ倍して、入力テレビジ
ョン信号Ａに加算して前記フレームメモリに記憶するこ
とにより、入力テレビジョン信号に含まれている雑音を
抑圧する方式において、前記入力テレビジョン信号の複
合同期信号から垂直同期信号の後側の等化パルス期間を
抽出する手段と、前記入力テレビジョン信号Ａの前記等
化パルス期間中のペデスタル期間の雑音を抽出し、この
雑音を積分し平均化した雑音レベルを検出する手段と、
この雑音レベルによって前記定数にの発生器を選択し、
入力テレビジョン信号ムのＳ／Ｎに対応した最適なＳ／
Ｎ改善度を自動的に設定する手段とを備えたことを特徴
とするテレビジョン信号の雑音抑圧装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61165827A JPS6320970A (ja) | 1986-07-15 | 1986-07-15 | テレビジヨン信号の雑音抑圧装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61165827A JPS6320970A (ja) | 1986-07-15 | 1986-07-15 | テレビジヨン信号の雑音抑圧装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6320970A true JPS6320970A (ja) | 1988-01-28 |
Family
ID=15819754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61165827A Pending JPS6320970A (ja) | 1986-07-15 | 1986-07-15 | テレビジヨン信号の雑音抑圧装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6320970A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01221015A (ja) * | 1988-02-29 | 1989-09-04 | Sony Corp | ノイズリデューサ |
| JPH01279675A (ja) * | 1988-04-30 | 1989-11-09 | Nec Home Electron Ltd | スパイクノイズ除去回路 |
| US5775594A (en) * | 1994-12-09 | 1998-07-07 | Yoshino Kogyosho Co., Ltd. | Sprayer |
| JP2009027619A (ja) * | 2007-07-23 | 2009-02-05 | Olympus Corp | 映像処理装置および映像処理プログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5925426A (ja) * | 1983-07-11 | 1984-02-09 | Nec Corp | 半導体回路 |
| JPS59176984A (ja) * | 1983-03-28 | 1984-10-06 | Toshiba Corp | 基準信号発生回路 |
-
1986
- 1986-07-15 JP JP61165827A patent/JPS6320970A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59176984A (ja) * | 1983-03-28 | 1984-10-06 | Toshiba Corp | 基準信号発生回路 |
| JPS5925426A (ja) * | 1983-07-11 | 1984-02-09 | Nec Corp | 半導体回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01221015A (ja) * | 1988-02-29 | 1989-09-04 | Sony Corp | ノイズリデューサ |
| JPH01279675A (ja) * | 1988-04-30 | 1989-11-09 | Nec Home Electron Ltd | スパイクノイズ除去回路 |
| US5775594A (en) * | 1994-12-09 | 1998-07-07 | Yoshino Kogyosho Co., Ltd. | Sprayer |
| JP2009027619A (ja) * | 2007-07-23 | 2009-02-05 | Olympus Corp | 映像処理装置および映像処理プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4050084A (en) | Comb filter for television signals having adaptive features | |
| US4665437A (en) | Adaptive field or frame store processor | |
| JP3306671B2 (ja) | ノイズ低減回路 | |
| JP3879692B2 (ja) | 映像信号処理装置及びそれを用いたテレビ受像機 | |
| JP2523886B2 (ja) | ドット妨害除去装置及び色副搬送波垂直相関検出装置 | |
| US4635099A (en) | Apparatus for detecting nonstandard video signals | |
| JPS63132518A (ja) | ノイズ調整型循環フイルタ | |
| JPS6320970A (ja) | テレビジヨン信号の雑音抑圧装置 | |
| US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
| JP3679208B2 (ja) | コンポジットビデオ信号の動き検出回路 | |
| JP2756697B2 (ja) | ビデオ信号処理装置 | |
| KR100234238B1 (ko) | 디지탈 잡음 저감장치 | |
| JPS60254986A (ja) | カラーテレビジヨン信号のデコーダ | |
| JP2563402B2 (ja) | 非標準信号検出回路 | |
| JPH03226072A (ja) | 同期信号発生装置 | |
| JP2570272B2 (ja) | デジタル輪郭強調回路 | |
| JP2669019B2 (ja) | 非標準検出回路 | |
| JP2986194B2 (ja) | 映像信号処理装置 | |
| JP3189526B2 (ja) | 映像色信号の雑音低減装置 | |
| JPH11261845A (ja) | 映像信号処理回路 | |
| KR0119489Y1 (ko) | 칼라 킬러 검출 장치 | |
| JPS6065696A (ja) | 動き検出器 | |
| JP2623842B2 (ja) | 非標準信号検出回路 | |
| JPH0419884Y2 (ja) | ||
| JP2692697B2 (ja) | 映像信号の特殊効果回路 |