JPH02174560A - 入力保護機能付整流回路 - Google Patents
入力保護機能付整流回路Info
- Publication number
- JPH02174560A JPH02174560A JP32499488A JP32499488A JPH02174560A JP H02174560 A JPH02174560 A JP H02174560A JP 32499488 A JP32499488 A JP 32499488A JP 32499488 A JP32499488 A JP 32499488A JP H02174560 A JPH02174560 A JP H02174560A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- input
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009993 protective function Effects 0.000 title 1
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 9
- 230000006641 stabilisation Effects 0.000 claims description 11
- 238000011105 stabilization Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
- Rectifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、整流回路に関し、特に、半導体集積回路に関
する。
する。
従来の技術
従来の技術としては、第4図に示されている如く、一般
的に保護ダイオードが設けられ、保護したい部分に逆方
向にタイオードを挿入する構成が知られている。
的に保護ダイオードが設けられ、保護したい部分に逆方
向にタイオードを挿入する構成が知られている。
発明が解決しようとする課題
第4図を用いて、従来の保護回路の欠点を以下に述べる
。
。
保護ダイオードの逆耐圧は、通常10■〜20V程度で
ある。つまり、電圧安定化回路の入力電圧が10V〜2
0V程度になる。もし、電圧安定化回路の入力電圧の耐
圧が7V程度であるとすると、この保護タイオードは入
力保護の役割を果たさない事になる。従来の保護ダイオ
ードでは以上述へた様な欠点を持つ。
ある。つまり、電圧安定化回路の入力電圧が10V〜2
0V程度になる。もし、電圧安定化回路の入力電圧の耐
圧が7V程度であるとすると、この保護タイオードは入
力保護の役割を果たさない事になる。従来の保護ダイオ
ードでは以上述へた様な欠点を持つ。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な整流回路を提供する
ことにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な整流回路を提供する
ことにある。
発明の従来技術に対する相違点
上述した従来の入力保護ダイオードは、耐圧即ち降伏電
圧が、デバイスの特性により、決まってしまうのである
が、本発明では、設計段階で耐圧を設定することが可能
である。但し、スピードの速い信号(例えばハザード)
には対応できないといった欠点を持つが、電圧の上昇が
回路全体の応答に対して余裕をもって遅けれは、十分対
応できるので有効である 課題を解決するための手段 前記目的を達成する為に、本発明にr系る入力作護機能
1寸整流回路は、コイル、電流源、整流回路、電圧検出
回路 電圧安定fヒ回路、電圧比較回路を有しており、
第1、第2の端子は、それぞれ前記コイルの両端と接続
されており、これらの端子間を電流か流れ、第3の端子
は、前記電圧比較回路の出力と接続されており、前記電
圧比較回路の出力電圧がH”レベル又はパL“レベルに
なるのを検出して前記第1、第2の端子間に電流を流す
か否か制御する端子てあり、前記整流回路は4つの端子
をもち、それらの端子はそれぞれ前記コイルの両端と接
続している2端子とGND端子と整流後出自端子であり
、前記電圧安定化回路は、前記整流回路の整流後の出力
を入力とし、一定電圧を出力する回路であり、前記電圧
検出回路は、前記整流回路の整流後の出力を入力とし、
出力電圧は前記入力の電圧に対して単調に増加し、前記
入力電圧がある特定の値に達しな時に前記電圧比較回路
の出力が°°H°°レベル又は°°L°゛レベルになる
櫟に調整され、前記電圧比較回路は、前記電圧安定(ヒ
回路の出力、前記電圧検出回路の出力をそれぞれ入力と
し、これら2入力の電圧を比較し、前記電圧比較回路の
入力が、前記ある特定の値になった時に出力が“′H°
゛又は’L”L、ベルになる様に設定されており、この
場合には前記安定化回路の出力はリファレンス用入力と
して用いられる事を特徴としている。
圧が、デバイスの特性により、決まってしまうのである
が、本発明では、設計段階で耐圧を設定することが可能
である。但し、スピードの速い信号(例えばハザード)
には対応できないといった欠点を持つが、電圧の上昇が
回路全体の応答に対して余裕をもって遅けれは、十分対
応できるので有効である 課題を解決するための手段 前記目的を達成する為に、本発明にr系る入力作護機能
1寸整流回路は、コイル、電流源、整流回路、電圧検出
回路 電圧安定fヒ回路、電圧比較回路を有しており、
第1、第2の端子は、それぞれ前記コイルの両端と接続
されており、これらの端子間を電流か流れ、第3の端子
は、前記電圧比較回路の出力と接続されており、前記電
圧比較回路の出力電圧がH”レベル又はパL“レベルに
なるのを検出して前記第1、第2の端子間に電流を流す
か否か制御する端子てあり、前記整流回路は4つの端子
をもち、それらの端子はそれぞれ前記コイルの両端と接
続している2端子とGND端子と整流後出自端子であり
、前記電圧安定化回路は、前記整流回路の整流後の出力
を入力とし、一定電圧を出力する回路であり、前記電圧
検出回路は、前記整流回路の整流後の出力を入力とし、
出力電圧は前記入力の電圧に対して単調に増加し、前記
入力電圧がある特定の値に達しな時に前記電圧比較回路
の出力が°°H°°レベル又は°°L°゛レベルになる
櫟に調整され、前記電圧比較回路は、前記電圧安定(ヒ
回路の出力、前記電圧検出回路の出力をそれぞれ入力と
し、これら2入力の電圧を比較し、前記電圧比較回路の
入力が、前記ある特定の値になった時に出力が“′H°
゛又は’L”L、ベルになる様に設定されており、この
場合には前記安定化回路の出力はリファレンス用入力と
して用いられる事を特徴としている。
実施例
次に本発明をその好ましい各実施例について図面を参照
しながら具体的に説明する。
しながら具体的に説明する。
第1図は1本発明による第1の実施例を示す回路プロ・
ツク構成図である。
ツク構成図である。
第1図を参照するに、本発明による第1の実施例は、コ
イル1、電流源2、整流回路3、電圧検出回路4、電圧
安定fヒ回Bz 、電圧比転回Fl@ 6により構成さ
れている。
イル1、電流源2、整流回路3、電圧検出回路4、電圧
安定fヒ回Bz 、電圧比転回Fl@ 6により構成さ
れている。
以下、第1図を用いて本実施例の動作を説明する。但し
、本発明においては、整流回路の動作は、整流後の平滑
化も含むものとする。
、本発明においては、整流回路の動作は、整流後の平滑
化も含むものとする。
コイル1の両端に交流信号が入力されているとする。そ
の交流信号は、整流回路3により整流、平滑化され、そ
の出力がそれぞれ電圧検出回路4、電圧安定化回路5の
入力となる。
の交流信号は、整流回路3により整流、平滑化され、そ
の出力がそれぞれ電圧検出回路4、電圧安定化回路5の
入力となる。
例えば整流回路3の出力が、次第に大きくなってきたと
する。電圧安定化回路5の出力は、整流回路3の出力に
係わらず一定のレベルを保つ。しかしながら、電圧検出
回路4の出力は、整流回路3の出力が増加するにつれて
単調増加する様になっているので、整流回路3の出力が
、ある一定の値になった際に、電圧安定化回路5の出力
をリファレンスとして、ある一定の値を検出する事がて
きる。そのある一定の値を検出する部分が電圧比較回路
6である。電圧比較回路6がある一定の値を検出すると
、電圧比較回路6の出力がアクティブになり、接続先で
ある電流源2を動作させ、電流源2の両端に電流が流れ
る。電流源2の両端に父電流か流れると コイル1にか
がっている負荷か重くなるために、コイル1の両側の電
位は降下する その結果、整流回路3の出力レベルが下がる。
する。電圧安定化回路5の出力は、整流回路3の出力に
係わらず一定のレベルを保つ。しかしながら、電圧検出
回路4の出力は、整流回路3の出力が増加するにつれて
単調増加する様になっているので、整流回路3の出力が
、ある一定の値になった際に、電圧安定化回路5の出力
をリファレンスとして、ある一定の値を検出する事がて
きる。そのある一定の値を検出する部分が電圧比較回路
6である。電圧比較回路6がある一定の値を検出すると
、電圧比較回路6の出力がアクティブになり、接続先で
ある電流源2を動作させ、電流源2の両端に電流が流れ
る。電流源2の両端に父電流か流れると コイル1にか
がっている負荷か重くなるために、コイル1の両側の電
位は降下する その結果、整流回路3の出力レベルが下がる。
そして、電圧安定fヒ回路5の出力は変わらないが、電
圧検出回路4の出力は下がるために、電圧比較回路6の
出力は逆転し、電流源2の両端には電流は流れない。
圧検出回路4の出力は下がるために、電圧比較回路6の
出力は逆転し、電流源2の両端には電流は流れない。
これらの動作を繰り返す事により、整流回路3の出力し
ベルは、ある一定の値以上にはならない事か判る。
ベルは、ある一定の値以上にはならない事か判る。
ある一定の値は、設計時に又はトリミング等により、設
定することが可能である。
定することが可能である。
第2図は本発明による第2の実施例を示す回路構成図で
あり、第3図は入出力持性を示している、第2図を参照
するに、水弟2の実施例は、コイル1、ダイオード7、
第1のP型1403 トランジスタ8、第2のP型MO
3トランジスタ9、第1のN型lイOSトランジスタ1
1〕、第2のN型MO3)−ランジスタ11、第1の抵
抗12.第2の抵抗13、第3の抵抗14 コンII
?し一夕15、第4の抵抗16より構成される、 次に第2図、第3図を用いて水弟2の実施例について説
明する、 第3図は、横軸に整流口l?83の出力電圧をとり、縦
軸に各部の電圧をとっている、 第2図に於いて、第2の抵抗13と第3の抵抗14によ
り、整流回路3の出力を分圧し、コン7Aシータの(=
)副入力としている そのなめに、分圧点A点の電位は
整流回路3の出力電圧に比例している(第3図参照)
電圧安定1ヒ回路5の出力は、整流回路3の出力電圧が
小さいうちは整流回路3(こ比例して大きくなるか、整
流回路3の出力がある程度以上になると整流口li!8
3の出力電位か大きくなっても変化しなくなる(第3図
参照)−第3図より、整流口Fl@3の出力電圧か大き
くなり、点Pの位置の値になったとする。その時から、
A点の電位と電圧安定fヒ回路5の出力の大小関係が逆
転し、コンiし一夕15の出力が°゛L“°しベルから
H“°しベルとなる コンiし一夕15の出力が“’H”l、ベルになると。
あり、第3図は入出力持性を示している、第2図を参照
するに、水弟2の実施例は、コイル1、ダイオード7、
第1のP型1403 トランジスタ8、第2のP型MO
3トランジスタ9、第1のN型lイOSトランジスタ1
1〕、第2のN型MO3)−ランジスタ11、第1の抵
抗12.第2の抵抗13、第3の抵抗14 コンII
?し一夕15、第4の抵抗16より構成される、 次に第2図、第3図を用いて水弟2の実施例について説
明する、 第3図は、横軸に整流口l?83の出力電圧をとり、縦
軸に各部の電圧をとっている、 第2図に於いて、第2の抵抗13と第3の抵抗14によ
り、整流回路3の出力を分圧し、コン7Aシータの(=
)副入力としている そのなめに、分圧点A点の電位は
整流回路3の出力電圧に比例している(第3図参照)
電圧安定1ヒ回路5の出力は、整流回路3の出力電圧が
小さいうちは整流回路3(こ比例して大きくなるか、整
流回路3の出力がある程度以上になると整流口li!8
3の出力電位か大きくなっても変化しなくなる(第3図
参照)−第3図より、整流口Fl@3の出力電圧か大き
くなり、点Pの位置の値になったとする。その時から、
A点の電位と電圧安定fヒ回路5の出力の大小関係が逆
転し、コンiし一夕15の出力が°゛L“°しベルから
H“°しベルとなる コンiし一夕15の出力が“’H”l、ベルになると。
第2のN型MO3l−ランジスタ11には第1の抵抗1
2と第2のN型MO3)−ランシスタによって決まるあ
る電流か流れる。二の電流値を11とする、もし、第2
のN型MO3トランジスタ11と第1のN型i、j O
S l−ラシシスタICIのサイスか等しけれは、力し
シ1へミラーになっているので第1のN型MO31〜ラ
ンジスタ1(1にも電流■1か流れる。又、第2のP型
+4O3+・ランジスタ9のトしインと第1のN型)4
O3+−ランジスタ1〔:のドしインが接続されている
ために、第2のP型MOS +−ランジスタ9にも電流
1、が流れる。第2のP型MOSトランジスタ9と第1
のP型1.lO3トランジスタ8のサイズか等しけれは
カレン1〜ミラーになっているので、第1のP型HO3
+−ランシスタ8にも電流11が流れる。この裸にコイ
ルの両端に流れる電流1□は設計時に設定が可能である
9ダイオ−F 7は第1のP型MO3トランジスタに於
いてソースよりl〜レインの電圧が高くならないために
設けられている。そのために、もし、整流回路3が全波
整流回路であれば、コイルの両端に電流か流れるのは半
周期の期間のみという事になる。
2と第2のN型MO3)−ランシスタによって決まるあ
る電流か流れる。二の電流値を11とする、もし、第2
のN型MO3トランジスタ11と第1のN型i、j O
S l−ラシシスタICIのサイスか等しけれは、力し
シ1へミラーになっているので第1のN型MO31〜ラ
ンジスタ1(1にも電流■1か流れる。又、第2のP型
+4O3+・ランジスタ9のトしインと第1のN型)4
O3+−ランジスタ1〔:のドしインが接続されている
ために、第2のP型MOS +−ランジスタ9にも電流
1、が流れる。第2のP型MOSトランジスタ9と第1
のP型1.lO3トランジスタ8のサイズか等しけれは
カレン1〜ミラーになっているので、第1のP型HO3
+−ランシスタ8にも電流11が流れる。この裸にコイ
ルの両端に流れる電流1□は設計時に設定が可能である
9ダイオ−F 7は第1のP型MO3トランジスタに於
いてソースよりl〜レインの電圧が高くならないために
設けられている。そのために、もし、整流回路3が全波
整流回路であれば、コイルの両端に電流か流れるのは半
周期の期間のみという事になる。
第4の抵抗16は、コイルの両端め高電圧か直接第1の
P型rイO8トランジスタ8のソーストレイン間にかか
らない裸に、この部分ていくつかの電圧降下の効果をも
たせるために設けられている。
P型rイO8トランジスタ8のソーストレイン間にかか
らない裸に、この部分ていくつかの電圧降下の効果をも
たせるために設けられている。
以上説明した様に、整流回路3の出力電圧か、ある電圧
(設定可能である)になった際、コイル1の両端に、あ
る電流(設定可能である)を流す事が可能である9 コイル1の両端に電流を流すと、コイルの負背か重くな
るので、コイル両端の電庫が下がる9その結果、整流口
FI!I3の出力かある一定のしベル以上にならない事
か判る 発明の詳細 な説明した様に、本発明によれは、整流回路のコイルの
両端に電流源を1寸加する事により、整流回路の出力電
圧をある一定のレベル以上にならない様に医護する事か
可能である9 特に、本発明によれは、その電圧レベルを任意に設定で
きるので大きな効果が得られる。現在の入力保護電圧は
、ダイオ−1〜の逆耐圧を用いているので、ある一定の
レベルで決まってしまうという点を考慮すれば、とりわ
け効果が大きいことが判る。
(設定可能である)になった際、コイル1の両端に、あ
る電流(設定可能である)を流す事が可能である9 コイル1の両端に電流を流すと、コイルの負背か重くな
るので、コイル両端の電庫が下がる9その結果、整流口
FI!I3の出力かある一定のしベル以上にならない事
か判る 発明の詳細 な説明した様に、本発明によれは、整流回路のコイルの
両端に電流源を1寸加する事により、整流回路の出力電
圧をある一定のレベル以上にならない様に医護する事か
可能である9 特に、本発明によれは、その電圧レベルを任意に設定で
きるので大きな効果が得られる。現在の入力保護電圧は
、ダイオ−1〜の逆耐圧を用いているので、ある一定の
レベルで決まってしまうという点を考慮すれば、とりわ
け効果が大きいことが判る。
第1図は本発明による第1の実施例を示す回路ブロック
構成図、第2図は本発明による第2の実施例を示す回路
プロ・ツク構成図、第3図は第2の実施例の動作を示す
図、第4図は従来例を示すプロlり図である。 1・ コイル、2 ・電流源、3 ・整流回路、4電圧
検出回路、5・・電圧安定(ヒ回路、6 ・電圧比較回
路、7・・ダイオード、8・第1のP型140s トラ
ンジスタ、9・・第2のP型MOS +−ランジスタ、
1f1・・第1のN型1403 トランジスタ、11・
・第2のN型HO3トランジスタ、12・・第1の抵抗
、13・・第2の抵抗、14・・・第3の抵抗、15・
・コンパレータ、 16・第4の抵抗
構成図、第2図は本発明による第2の実施例を示す回路
プロ・ツク構成図、第3図は第2の実施例の動作を示す
図、第4図は従来例を示すプロlり図である。 1・ コイル、2 ・電流源、3 ・整流回路、4電圧
検出回路、5・・電圧安定(ヒ回路、6 ・電圧比較回
路、7・・ダイオード、8・第1のP型140s トラ
ンジスタ、9・・第2のP型MOS +−ランジスタ、
1f1・・第1のN型1403 トランジスタ、11・
・第2のN型HO3トランジスタ、12・・第1の抵抗
、13・・第2の抵抗、14・・・第3の抵抗、15・
・コンパレータ、 16・第4の抵抗
Claims (1)
- コイル、電流源、整流回路、電圧検出回路、電圧安定化
回路、電圧比較回路を有し、前記電流源は3つの端子を
有しており、第1、第2の端子は、それぞれ前記コイル
の両端と接続されており、これらの端子間を電流が流れ
、第3の端子は、前記電圧比較回路の出力と接続されて
おり、前記電圧比較回路の出力電圧が“H”レベル又は
“L”レベルになるのを検出して前記第1、第2の端子
間に電流を流すか否か制御する端子であり、前記整流回
路は4つの端子をもち、それらの端子はそれぞれ前記コ
イルの両端と接続している2端子とGND端子と整流後
出力端子であり、前記電圧安定化回路は、前記整流回路
の整流後の出力を入力とし、一定電圧を出力する回路で
あり、前記電圧検出回路は、前記整流回路の整流後の出
力を入力とし、出力電圧は前記入力の電圧に対して単調
に増加し、前記入力電圧がある特定の値に達した時に前
記電圧比較回路の出力が“H”レベル又は“L”レベル
になるように調整され、前記電圧比較回路は、前記電圧
安定化回路の出力、前記電圧検出回路の出力をそれぞれ
入力とし、これら2入力の電圧を比較し、前記電圧比較
回路の入力が、前記ある特定の値になった時に出力が“
H”又は“L”レベルになるように設定されており、こ
の場合には前記安定化回路の出力はリファレンス用入力
として用いられる事を特徴とする入力保護機能付整流回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32499488A JPH02174560A (ja) | 1988-12-23 | 1988-12-23 | 入力保護機能付整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32499488A JPH02174560A (ja) | 1988-12-23 | 1988-12-23 | 入力保護機能付整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02174560A true JPH02174560A (ja) | 1990-07-05 |
Family
ID=18171945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32499488A Pending JPH02174560A (ja) | 1988-12-23 | 1988-12-23 | 入力保護機能付整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02174560A (ja) |
-
1988
- 1988-12-23 JP JP32499488A patent/JPH02174560A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2643813B2 (ja) | 安定化電源回路 | |
| US4581551A (en) | Input/output circuit for use with various voltages | |
| US3395317A (en) | Transistor filter protection circuit | |
| US5375032A (en) | Trip control device for circuit breaker | |
| US3706024A (en) | Tap changing apparatus having a gate control tripper | |
| JPH0819164A (ja) | 半導体装置 | |
| JPH02174560A (ja) | 入力保護機能付整流回路 | |
| USRE37876E1 (en) | Power supply switch reference circuitry | |
| JP3474775B2 (ja) | インバータ制御用半導体装置 | |
| JP2584337Y2 (ja) | スイッチング電源 | |
| JPH05275704A (ja) | 半導体装置 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| US4207515A (en) | Battery charger | |
| JPH04372582A (ja) | 整流装置のコンデンサ突入電流防止回路 | |
| JP2001168652A (ja) | 保護回路及び保護回路を有する半導体装置 | |
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| JPH03229314A (ja) | 電力用半導体装置 | |
| JPS6093805A (ja) | 検波回路 | |
| JP2001258148A (ja) | 過電圧保護回路 | |
| JPH02164227A (ja) | 接地回路 | |
| KR100532378B1 (ko) | 오프셋 전류방지회로를 가지는 전파 정류기 | |
| JP2621934B2 (ja) | 遅延型漏電ブレーカ | |
| JPS6380779A (ja) | インバ−タ装置 | |
| JP2538565Y2 (ja) | 定電圧装置の電流制限回路 | |
| KR930001683Y1 (ko) | 과전압 및 저전압 보호회로 |