JPS6093805A - 検波回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、交流入力信号を検波する為の検波回路に関す
るもので、特に低電圧電源を使用する機器に用いて好適
な検波回路に関する。

（ロ）従来技術 低電圧電源を使用する機器が最近多用されている。その
様な機器としては、例えばヘンドフォンステレオがあり
、これは乾電池２本（３■）を用いて磁気テープの駆動
及びラジオの聴取を行い得るものである。しかして、そ
の様な機器は、外形寸法が小さく、内部回路をＩＣ（集
積回路）化する必要があるが、電源電圧が３ｖと低い為
、通常使用されているＩＣをそのまま利用することが出
来ないという問題があった。

一般のバイポーラリニアＩＣは、シリコントランジスタ
及びシリコンダイオードを含んでいるが、それらの素子
の立上り電圧は約０．７■である。一方、３■の電源を
使用する機器においては、定格電圧（３ｖ）の６０％（
１，８Ｖ）迄電源電圧が低下しても、ＩＣが正常動作を
行なわなければならないので、前記ＩＣ内に縦続接続さ
れたトランジスタやダイオードが存在すると、ダイナミ
ックレンジが不足して正常動作を行い得ない場合がある
。

例えば、第１図は、ヒスノイズ等の低減を計る為のノイ
ズ除去ＩＣに使用される検波回路を示すものであるが、
この回路構成では３■用ＩＣに利用することが出来ない
。すなわち、先に述べた如く、１．８ｖで正常動作を行
い得る様にする為には、前段差動増幅回路（、りを構成
する一対のトランジスタ（２）及び（３）のベース・エ
ミッタ間電圧（■□＝０．７■）と定電流トランジスタ
（４）のコレクタ・エミッタ間電圧（ＶＣ，＝０．２　
Ｖ　）　ｋ考慮して、前記一対のトランジスタ（２）及
び（３）のベースバイアス電圧■。

を０．９Ｖに設定しなければならないが、シリコン検波
ダイオード（５）のオフセット電圧■ｆが０．７Ｖある
為に、検波出力信号としては、０．２　Ｖ　（＝　１．
８（Ｖｌ−０，７（Ｖｌ−０，９（Ｖ）Ｌカ取ル、ニド
が出来すくすり、ダイナミックレンジが不足し、正常動
作を行なわしめることが出来ない。

（ハ）発明の目的 本発明は、上述の点に鑑み成されたもので、３Ｖ程度の
低電圧電源を使用しても、確実に動作する検波回路を提
供ぜんとするものである。

に）発明の構成 本発明に係る検波回路は、人力信号が印加される入力端
子と、検波出力が得られる出力端子と、前記入力端子と
前記出力端子との間の信号路に挿入されるスイッチング
部と、前記出力端子に接続される平滑コンデンサと、前
記入力信号と前記出力信号とを比較し、その差に応じた
出力信号により前記スイッチング部を制御する比較回路
とによって構成される。

（ホ）実施例 第２図は、本発明に係る検波回路の基本動作を説明する
為の回路図で、（６）は交流入力信号が印加される入力
端子、（７）は該入力端子（６）に印加された入力信号
を増幅するバッファ増幅回路、（８）は該バッファ増幅
回路（７）の出力端子に接続されたスイッチ、（９）は
直流出力信号が得られる出力端子、（至）は該出力端子
（９）とアースとの間に接続された平滑用のコンデンサ
、及び０］）は前記入力端子（６）に印加される入力信
号と、前記出力端子（９）に得られる出力信号とを比較
し、前記入力信号が大のときスイッチ（８）を閉成し、
前記出力信号が犬のときスイッチ（８）を開放する為の
制御信号を発生する比較回路である。

次に動作を説明する。いま、平滑用のコンデンサαＱが
放電状態にあるとすれば、出力端子（９）の電圧は零で
あり、比較回路（１１）の負入力端子に印加される信号
も零である。その状態で入力端子（６）に入力信号が印
加されると、比較回路０１）から出力信号が発生１７、
スイッチ（８）を閉成する。その為、入力端子（６）に
印加された入力１１号は、バッファ増幅回路（７）及び
スイッチ（８）を介してコンデンサ（至）を充電し、出
力端子（９）に前記人力信号レベルに応じた直流電圧が
発生する。その後、第７図（イ）に示す如き交流信号が
入力端子（６）に印加されるとすれば、前記入力信号の
レベルに応じて比較回路０１）の出力信号が発生し、ス
イッチ（８）が断続されるので、出力端−ｆ−（９）に
得られる出力信号は、第７図（ロ）に示す如くなる。尚
、バッファ増幅回路（７）は、入力端子（６）と出力端
子（９）とを分離する為のものであり、その増幅率は信
号の減衰を補うＳ度に設定される。

第３図は、本発明の一実施例を示す回路図で、第２図の
スイッチ（８）を一対の差動トランジスタ（２）及び０
３と、該差動トランジスタ０埠及びα１の共通エミッタ
に接続された定電流トランジスタ０菊と、ダイオード０
υ及びトランジスタＱ枠から成る電流反転回路＠とによ
って構成し、第２図の比較回路咀）を、一対の差動トラ
ンジスタ（ト）及びα呻と、該差動トランジスタ（ト）
及び０Ｉの共通エミッタに接続された定電流源翰と、ダ
イオードＱ１）及びトランジスタ翰から成る電流反転回
路（ハ）とによって構成し、定電流トランジスタ（ロ）
のペースな差動トランジスタα呻のコレクタに接続した
ものである。しかして、入力信号のレベルが出力信号の
レベルよりも小であると、比較回路＠の一方の差動トラ
ンジスタ（ト）がオン、他方の差動トランジスタ萌かオ
フするので、定電流トランジスタα荀がオフし、差動ト
ランジスタ（６）及び（至）がオフして信号路が遮断さ
れる。従って、コンデンサ（ト）は放電状態となり、出
力端子（９）に得られる出力信号のレベルは、時定数に
応じて低下する。一方、入力信号のレベルが出力信号の
レベルよりも大になると、比較回路（ロ）の一方の差動
トランジスタ（ト）がオフ、他方の差動トランジスタα
呻がオンするので、定電流トランジスタα→がオンし、
差動トランジスタ０２及びａ場もオンして信号路が導通
状態となる。その為、入力信号は、差動トランジスタ０
３のベースに発生してコンデンサ（ト）を充電１７、そ
の結果出力端子（９）に得られる出力信号のレベルは、
入力（ｉｔ号のレベル迄上昇する。

この様に第３図の回路を用いれば、入力信号のレベルに
応じたｉ！流出力信号を得ることが出来、しかもオフセ
ット電圧ｖｆを零とすることが出来る。尚、第３図の回
路を用いて、所定値のオフセット電圧を得たい場合には
、スイッチとして働く差動トランジスタＨのベースと比
較回路として働く差動トランジスタ（ト）のベースとの
間に抵抗（ハ）を挿入すればよい。その場合、オフセッ
ト電圧■ｆは、 ■！＝１１−　Ｉ。　・・・・・・・・・（１３となり
、前記抵抗（ハ）の抵抗値を変えるだけで、所望の値の
オフセット電圧を得ることが出来る。

第４図は、本発明の別の実施例を示すもので、両波整流
形と１７だ点が第３図と異る。入力端子（６）に交流入
力信号が印加されると、該入力信号はバッファ増幅回路
（ホ）を介して第１差動トランジスタ■のベースに印加
されるとともに、反転増幅回路（ホ）を介して第２差動
トランジスタ翰のベースに印加される。前記第１及び第
２差動トランジスタ（財）及び翰は、コレクタ同志及び
エミッタ同志が共通接続されており、第３差動トランジ
スタに）とともに３差動回路を構成している。また、前
記バッファ増幅回路（イ）の出力信号は第４差動トラン
ジスタ０１）のベースに、反転増幅回路（ハ）の出力信
号は第５差動トランジスタに）のベースにそれぞれ印加
されており、前記第４及び第５差動トランジスタ０η及
び■はコレクタ同志及びエミッタ同志が共通接続されて
いるので、その共通エミッタには、両波整流された出力
信号が発生する。そして、前記出力信号は、オフセット
設定用の抵抗（至）を介して比較回路（ロ）を構成する
第６差動トランジスタ（ロ）のベースに印加される。前
記比較回路りの第７差動トランジスタに）のベースには
、トランジスタ（至）を介して出力端子（９）に得られ
る出力信号が印加されているから、前記第６差動ｌ・ラ
ンラスタ０荀のベース電圧が前記第７差動トランジスタ
（ハ）のベース電圧よりも高い時のみ定電流トランジス
タＱ４）が導通し、第１乃至第３差動トランジスタ＠　
ｂ　（４）（至）から成り、スイッチとして動作する３
差動回路が動作する。

第４図の場合、入力信号を第７図（イ）とすれば、比較
回路（（υの第６差動トランジスタ（財）のベースに印
加される信号は第７図（ハ）となり、出力端子（９）に
得られる信号は第７図に）となる。

第３図の場合と同様に、第４図においてもオフセット設
定用の抵抗（至）の抵抗値をＲ１定電流源０ηに流れる
電流をＩｏ　とすれば、ＲＩ、のオフセット電圧Ｖ／が
得られる。しかしながら、前記オフセット電圧Ｖｊは、
他の方法によっても設定することが出来る。すなわち、
第５図に示す如く、比較回路（ｕ）￥構成する第６及び
第７差動トランジスタ（財）及び（至）のコレクタ間に
接続される電流反転回路［相］の電流反転比を１：２（
一般に１；ｎ）とすれば、該電流反転比に応じたオフセ
ット電圧Ｖ、を得ることが出来る。また、第６図に示す
如く、電流反転回路を用いず、第７差動トランジスタ（
至）のコレクタに抵抗（至）を接続しても、オフセント
電圧Ｖ／を得ることが出来る。その場合、前記オフセッ
ト電圧ｖｆは、 ■ ｖｆ＝ｖ、−Ｒ，・す　・・・・・・・・・（２）とな
る。

（へ）発明の効果 以上述べた如く、本発明に係る検波回路は、オフセット
電圧を零とすることが出来るので、電源電圧が１．８Ｖ
迄低下しても十分なるダイナミックレンジを確保するこ
とが出来るという利点を有し、特に低電圧電源を用いる
機器に利用して好適である。また、本発明に係る検波回
路に、オフセット電圧設定用の手段（抵抗や電流反転回
路）を付加すれば、任意の値のオフセット電圧を自由に
設定することが出来るので、本発明に係る検波回路は、
応用範囲の拡大が計れるという利点を有する。

【図面の簡単な説明】

第１図は、従来の検波回路を示す回路図、第２図は本発
明の基本動作を説明する為の回路図、第３図は本発明の
一実施例を示す回路図、第４図は本発明の別の実施例を
示す回路図、第５図はそのオフセット電圧を設定する別
の方法を示す回路図、第６図は前記オフセット電圧を設
定する更に別の方法を示す回路図、及び第７図（イ）乃
至（ニ）は、本発明の説明に供する為の特性図である。 主な図番の説明 （６）・・・入力端子、　（８）・・・スイッチ、　（
９）・・・出力端子、　０１・・・コンデンサ、　リ・
・・比較回路。 第１図 第４Ｎ ノ 第７図 〔；〕

Claims (1)

【特許請求の範囲】
1. （１）交流入力信号を検波する為の検波回路であって、
   前記入力信号が印加される入力端子と、検波出力信号が
   得られる出力端子と、前記入力端子と前記出力端子との
   間の信号路に挿入されるスイッチング部と、前記出力端
   子に接続される平滑コンデンサと、前記入力信号と前記
   出力信号とを比較し、その差に応じた出力信号を発生す
   る比較回路とから成り、該比較回路の出力信号によって
   前記スイッチング部を制御し、前記入力信号の検波を行
   う様にした検波回路。