JPH0217677U - - Google Patents
Info
- Publication number
- JPH0217677U JPH0217677U JP9571288U JP9571288U JPH0217677U JP H0217677 U JPH0217677 U JP H0217677U JP 9571288 U JP9571288 U JP 9571288U JP 9571288 U JP9571288 U JP 9571288U JP H0217677 U JPH0217677 U JP H0217677U
- Authority
- JP
- Japan
- Prior art keywords
- hold circuit
- peak hold
- display device
- level
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
第１図乃至第６図はこの考案に係るレベル表示
装置の実施例を示し、第１図は実施例１のブロツ
ク図、第２図は実施例２のブロツク図、第３図は
実施例３のブロツク図、第４図は実施例４のブロ
ツク図、第５図は実施例５のブロツク図、第６図
は実施例６のブロツク図である。第７図は従来例
を示したブロツク図である。 主な番号の説明、２：レベル検出回路、３：第
１のピークホールド回路、４：コントローラ、５
，２５：リセツトスイツチ、６：ピーク表示ＯＮ
／ＯＦＦの表示スイツチ、７：第２のピークホー
ルド回路、８，１０，２１，２３：ＡＮＤ回路、
１１：ＯＲ回路、１２：レベルメータドライブ回
路、１３：表示ドライブ回路、１４：レベル表示
器、２０：ピークホールド回路、２１：タイマ回
路、２２：タイマスイツチ。
装置の実施例を示し、第１図は実施例１のブロツ
ク図、第２図は実施例２のブロツク図、第３図は
実施例３のブロツク図、第４図は実施例４のブロ
ツク図、第５図は実施例５のブロツク図、第６図
は実施例６のブロツク図である。第７図は従来例
を示したブロツク図である。 主な番号の説明、２：レベル検出回路、３：第
１のピークホールド回路、４：コントローラ、５
，２５：リセツトスイツチ、６：ピーク表示ＯＮ
／ＯＦＦの表示スイツチ、７：第２のピークホー
ルド回路、８，１０，２１，２３：ＡＮＤ回路、
１１：ＯＲ回路、１２：レベルメータドライブ回
路、１３：表示ドライブ回路、１４：レベル表示
器、２０：ピークホールド回路、２１：タイマ回
路、２２：タイマスイツチ。
Claims (1)
- 【実用新案登録請求の範囲】 １ レベル検出回路と、短時間の信号ピーク値を
ホールドする第１のピークホールド回路と、上記
レベル検出回路の出力信号と第１のピークホール
ド回路の出力信号の論理和（ＯＲ）を取る論理和
（ＯＲ）回路と、レベル表示器に表示するための
レベルメータドライブ回路と、レベル表示器とで
構成したレベル表示装置において、 上記第１のピークホールド回路より長時間の信
号ピーク値をホールドする第２のピークホールド
回路と、この第２のピークホールド回路を任意に
リセツトするリセツトスイツチと、第２のピーク
ホールド回路の出力信号をＯＮ／ＯＦＦする表示
スイツチとを設けて、上記レベル表示器に表示す
るよう構成したことを特徴とするレベル表示装置
。 ２ 第２のピークホールド回路を任意にリセツト
するリセツトスイツチと、第２のピークホールド
回路の出力信号をＯＮ／ＯＦＦする表示スイツチ
とを兼用し、出力信号がＯＦＦになつた時に第２
のピークホールド回路をリセツトするよう構成し
たことを特徴とする請求項１記載のレベル表示装
置。 ３ 第２のピークホールド回路の出力信号をＯＮ
／ＯＦＦする表示スイツチで第１のピークホール
ド回路の出力信号をもＯＮ／ＯＦＦするよう構成
したことを特徴とする請求項１記載のレベル表示
装置。 ４ 第２のピークホールド回路を任意にリセツト
するリセツトスイツチと、第２のピークホールド
回路の出力信号をＯＮ／ＯＦＦする表示スイツチ
とを兼用し、出力信号がＯＦＦになつた時に第２
のピークホールド回路をリセツトするよう構成し
たことを特徴とする請求項３記載のレベル表示装
置。 ５ 表示スイツチで第２のピークホールド回路の
出力信号をＯＮにした時、ピーク文字を表示する
表示手段を備えたレベル表示器にピーク文字を表
示するよう構成したことを特徴とする請求項３又
は４記載のレベル表示装置。 ６ レベル検出回路と、信号ピーク値をホールド
するピークホールド回路と、上記レベル検出回路
の出力信号とピークホールド回路の出力信号との
論理和（ＯＲ）を取る論理和（ＯＲ）回路と、レ
ベル表示器に表示するためのレベルメータドライ
ブ回路と、レベル表示器とで構成したレベル表示
装置において、 このピークホールド回路を任意にリセツトする
ためのタイマ回路と、このタイマ回路によるリセ
ツト信号をＯＮ／ＯＦＦするタイマスイツチとを
備えたことを特徴とするレベル表示装置。 ７ タイマスイツチがＯＦＦの時、ピークホール
ド回路を任意にリセツトするリセツトスイツチを
別に設けて構成したことを特徴とする請求項６記
載のレベル表示装置。 ８ タイマスイツチでリセツト信号をＯＦＦにし
た時、ピーク文字を表示する表示手段を備えたレ
ベル表示器にピーク文字を表示するよう構成した
ことを特徴とする請求項６又は７記載のレベル表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9571288U JPH0217677U (ja) | 1988-07-21 | 1988-07-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9571288U JPH0217677U (ja) | 1988-07-21 | 1988-07-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0217677U true JPH0217677U (ja) | 1990-02-05 |
Family
ID=31320416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9571288U Pending JPH0217677U (ja) | 1988-07-21 | 1988-07-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0217677U (ja) |
-
1988
- 1988-07-21 JP JP9571288U patent/JPH0217677U/ja active Pending